KR930003371A - 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법 - Google Patents

바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법 Download PDF

Info

Publication number
KR930003371A
KR930003371A KR1019920011504A KR920011504A KR930003371A KR 930003371 A KR930003371 A KR 930003371A KR 1019920011504 A KR1019920011504 A KR 1019920011504A KR 920011504 A KR920011504 A KR 920011504A KR 930003371 A KR930003371 A KR 930003371A
Authority
KR
South Korea
Prior art keywords
region
conductive
mos
transistor
semiconductor substrate
Prior art date
Application number
KR1019920011504A
Other languages
English (en)
Other versions
KR100227710B1 (ko
Inventor
디. 하이든 제임스
씨. 멜리 토마스
케이. 베이커 프랭크
Original Assignee
챨스 알. 루이스
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 챨스 알. 루이스, 모토로라 인코포레이티드 filed Critical 챨스 알. 루이스
Publication of KR930003371A publication Critical patent/KR930003371A/ko
Application granted granted Critical
Publication of KR100227710B1 publication Critical patent/KR100227710B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

바이폴러 및 MOS트랜지스터가 통합된 반도체 디바이스와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명에 따른 통합된 바이폴러 및 MOS 트랜지스터를 형성하기 위한 공정을 설명하는 반도체 디바이스의 부분 단면도.

Claims (3)

  1. 바이폴러 및 MOS 트랜지스터가 통합된 반도체 디바이스(10)에 있어서, MOS 트랜지스터의 벌크 영역 및 바이폴러 트랜지스터의 콜렉터로 작용하는 제1전도성의 반도체 기판(17)과, MOS게이트의 제1엣지에 인접하여 형성되는 제1측벽스페이서(29)및 오버라이닝 절연층(23)을 가지며, 반도체 기판상에 놓여 게이트 절연체(21)에 의해 상기 기판으로 부터 분리되는 MOS 게이트(22)와, 활성 베이스 영역은 제2전도성이며 반도체 기판에서 형성되고 MOS페이트의 제1엣지에 자기 정돈되며, 또한 MOS트랜지스터에 대해 드레인 영역으로 작용하는 바이폴러 트랜지스터의 활성 베이스 영역(27)과, 제1전도성이며 활성 베이스 영역에 형성되는 바이폴러 트랜지스터 제1에미터 영역(40)과, 제1전도성이며 상기 제1에미터 영역상에 형성되며 MOS게이트를 부분적으로 걸치며 제1측벽 스페이서 및 오버라이닝 절연층에 의해 MOS게이트로 분리되는 바이폴러 트랜지스터의 제2에미터 영역(32)과, 제2전도성이며, 제1엣지 반대편에 위치한 MOS 게이트의 제2엣지에 인접한 반도체 기판에 형성되는 MOS 트랜지스터의 소스 영역(25, 38)을 구비하는 것을 특징으로 하는 반도체 디바이스.
  2. 바이폴러 및 MOS트랜지스터가 통합된 반도체 디바이스(10′)에 있어서, MOS트랜지스터의 벌크 영역 및 바이폴러 트랜지스터의 콜렉터로 작용하는 제1전도성의 반도체 기판(17)과, 스페이스에 의해 분리되며, 반도체 기판상에 놓이며 각 전도 부재는 오버라이닝 절연층(23, 22′)을 가지며, 제1전도 부재는 MOS 게이트로 작용하는 제1및 제2전도 부재 (22, 22′)와, 제2전도성이며, 두 전도 부재사이의 스페이스내 반도체 기판에서 형성되며, 또한 MOS 트랜지스터에 대해 드레인 영역으로 작용하는 활성 베이스 영역(27′)과, 제1전도성이며 활성 베이스 영역에서 형성되는 바이폴러 트랜지스터의 제1에미터 영역(40)과, 제1전도성이며 제1에미터 영역상에 형성되며 두 전도 부재 사이의 공간에 위치하여 양 전도 부재위에 부분적으로 놓이며, 또한 제1및 제2전도 부재의 제1엣지 반대편에 위치한 둘중 하나상에 형 성된 측벽 스페이셔(29, 29′)및 오버라이닝 절연층에 의해 제 1및 제2전도 부재로 부터 분리되는 바이폴러 트랜지스터의 제2에미터영역(32′)과, 반도체 기판상에 형성되며 MOS 게이트의 제2엣지에 인접한 MOS 트랜지스터의 소스 영역(25, 38)을 구비하는 것을 특징으로 하는 반도체 디바이스.
  3. 바이폴러 및 MOS트랜지스터가 통합된 반도체 디바이스(10) 제조방법에 있어서, MOS트랜지스터의 벌크 영역 및 바이폴러 트랜지스터의 콜렉터로써 작용하는 제1전도성의 반도체 기판(17)을 제공하는 단계와, 반도체 기판위에 놓이며 게이트 절연체(21)에 의해 기판으로 부터 분리되며, 게이트가 오버라이닝 절연층(23)을 갖은 MOS트랜지스터의 게이트(22)를 형성하는 단계와, 제2전도성이며 MOS 트랜지스터의 제1엣지에 자기 정돈되고, 또한 MOS트랜지스터의 드레인 영역으로 작용하는 바이폴러 트랜지스터의 활성 베이스영역(27)을 반도체 기판에서 형성하는 단계와, MOS게이트의 제1엣지 및 제2엣지 인접하여 제1및 제2측벽 스페이서(29)를 형성하는 단계와, 제1에미터 영역은 제1전도성이며 제1측벽 스페이서 및 오버라이닝 절연층에 의해 MOS 게이트로부터 분리되며 활성 베이스 영역상에서 바이폴러 트랜지스터의 제1에미터 영역을 형성하기 위해 전도 물질(32, 32′)을 증착 및 패턴화 시키는 단계와, 활성 베이스 영역의 제1에미터 영역 아래에서 제1전도성인 바이폴러 트랜지스터의 제2에미터 영역(40)을 형성하는 단계와, 반도체 기판에서 MOS 게이트의 제2엣지에 인접하여 제2전도성인 MOS 트랜지스터의 소스 영역(25, 38)을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920011504A 1991-07-01 1992-06-30 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조 방법 KR100227710B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US724,285 1991-07-01
US07/724,285 US5101257A (en) 1991-07-01 1991-07-01 Semiconductor device having merged bipolar and MOS transistors and process for making the same

Publications (2)

Publication Number Publication Date
KR930003371A true KR930003371A (ko) 1993-02-24
KR100227710B1 KR100227710B1 (ko) 1999-11-01

Family

ID=24909807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011504A KR100227710B1 (ko) 1991-07-01 1992-06-30 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조 방법

Country Status (5)

Country Link
US (1) US5101257A (ko)
EP (1) EP0521702B1 (ko)
JP (1) JPH05190780A (ko)
KR (1) KR100227710B1 (ko)
DE (1) DE69221966T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200397B1 (ko) * 1990-07-23 1999-06-15 야스카와 히데아키 반도체장치 및 그 제조방법
US5387811A (en) * 1991-01-25 1995-02-07 Nec Corporation Composite semiconductor device with a particular bipolar structure
US5629547A (en) * 1991-04-23 1997-05-13 Intel Corporation BICMOS process for counter doped collector
GB2255226B (en) * 1991-04-23 1995-03-01 Intel Corp Bicmos process for counter doped collector
US5416031A (en) * 1992-09-30 1995-05-16 Sony Corporation Method of producing Bi-CMOS transistors
KR960012252B1 (ko) * 1993-03-05 1996-09-18 삼성전자 주식회사 반도체 메모리장치
US5438009A (en) * 1993-04-02 1995-08-01 United Microelectronics Corporation Method of fabrication of MOSFET device with buried bit line
DE69434183D1 (de) * 1993-10-22 2005-01-20 Zetex Plc MOS/bipolar Anordnung
GB9321819D0 (en) * 1993-10-22 1993-12-15 Zetex Plc Mos/bipolar device
US5441903A (en) * 1993-12-03 1995-08-15 Texas Instruments Incorporated BiCMOS process for supporting merged devices
US5538908A (en) * 1995-04-27 1996-07-23 Lg Semicon Co., Ltd. Method for manufacturing a BiCMOS semiconductor device
US5684313A (en) * 1996-02-20 1997-11-04 Kenney; Donald M. Vertical precharge structure for DRAM
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
JP3244065B2 (ja) * 1998-10-23 2002-01-07 日本電気株式会社 半導体静電保護素子及びその製造方法
DE19856128A1 (de) 1998-12-04 2000-06-15 Volkswagen Ag Verfahren und Einrichtung zum Lesen von Navigationsdaten
US6051456A (en) * 1998-12-21 2000-04-18 Motorola, Inc. Semiconductor component and method of manufacture
DE602005019244D1 (de) * 2005-11-25 2010-03-25 St Microelectronics Srl Transistorstruktur mit hoher Eingangsimpedanz und hohem Stromvermögen und zugehöriges Herstellungsverfahren
US9601607B2 (en) * 2013-11-27 2017-03-21 Qualcomm Incorporated Dual mode transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3650186T2 (de) * 1985-01-30 1995-05-24 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu deren Herstellung.
US4786961A (en) * 1986-02-28 1988-11-22 General Electric Company Bipolar transistor with transient suppressor
US4868135A (en) * 1988-12-21 1989-09-19 International Business Machines Corporation Method for manufacturing a Bi-CMOS device

Also Published As

Publication number Publication date
DE69221966T2 (de) 1998-03-12
US5101257A (en) 1992-03-31
EP0521702A1 (en) 1993-01-07
EP0521702B1 (en) 1997-09-03
DE69221966D1 (de) 1997-10-09
KR100227710B1 (ko) 1999-11-01
JPH05190780A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
KR930003371A (ko) 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법
KR910017676A (ko) 박막트랜지스터
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR930020666A (ko) 수직형 집적 반도체 구조체
KR920001763A (ko) 박막 트랜지스터 및 그의 제조방법
KR950021772A (ko) 적어도 하나의 모오스(mos) 트랜지스터를 구비한 집적회로의 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR840006873A (ko) 반도체 메모리
KR970054342A (ko) 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법
KR910019142A (ko) 반도체 디바이스용으로 제조되는 접점 구조물 및 이를 제조하는 방법
KR910017655A (ko) 반도체장치
KR900017184A (ko) 반도체장치 및 그 제조방법
KR920022548A (ko) 박막 트랜지스터를 향상시키는 반도체 디바이스
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR950021529A (ko) 평면구조 모스 트랜지스터 및 그 제조방법
KR960026964A (ko) 반도체 장치 및 그의 제조 방법
KR900015311A (ko) 반도체장치 및 그 제조방법
KR900003963A (ko) 반도체장치
KR920018934A (ko) 반도체장치
KR930022601A (ko) 반도체 장치의 제조방법
KR840005929A (ko) Mos 트랜지스터 집적회로
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법
KR950034841A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070710

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee