KR920022548A - 박막 트랜지스터를 향상시키는 반도체 디바이스 - Google Patents
박막 트랜지스터를 향상시키는 반도체 디바이스 Download PDFInfo
- Publication number
- KR920022548A KR920022548A KR1019920008975A KR920008975A KR920022548A KR 920022548 A KR920022548 A KR 920022548A KR 1019920008975 A KR1019920008975 A KR 1019920008975A KR 920008975 A KR920008975 A KR 920008975A KR 920022548 A KR920022548 A KR 920022548A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- insulating film
- substrate
- gate electrode
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 17
- 239000010409 thin film Substances 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims 11
- 239000010408 film Substances 0.000 claims 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 230000005669 field effect Effects 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예을 도시하는 평면도.
제4A도 내지 4C도는 본 발명의 제1실시예를 도시하기 위한 제3도의 라인 A-A, B-B 및 C-C를 따라 각각 취해진 단면도.
제5A 및 5B도는 제1실시예의 제조과정으로부터 추출된 단계를 도시하는 평면도.
제6A 및 6B도는 제1실시예의 제조과정으로부터 추출된 단계를 도시하기 위한 제5A도의 라인 A-A 및 제5B도의 라인 B-B을 따라 취해진 단면도.
제7A 및 7B도는 제1실시예의 제조과정으로부터 추출된 단계를 도시하기 위한 제5A도의 라인 A-A 및 제5B도의 라인 B-B을 따라 취해진 단면도.
제8A내지 8C도는 제조과정의 관점에서 단계적으로 제2실시예를 도시하는 단면도.
제9도는 제조과정에 있어서, 제2실시예가 응요된 SRAM의 메모리 셀의 평면도.
제10도는 제2실시예가 응용된 SRAM의 메모리셀의 평면도.
제11도는 제3실시예를 도시하는 평면도.
제12A도 내지 12C도는 본 발명의 제3실시예를 도시하기 위한 제11도의 라인 A-A, B-B 및 C-C를 따라 각각 취해진 단면도.
제13A 및 13B도는 제3실시예의 제조과정으로부터 추출된 단계를 도시하기 위한 제11도의 라인 A-A를 따라 취해진 단면도.
제14도는 그것의 제조 과정에 있어서 제3실시예가 응용되는 SRAM의 메모리 셀의 평면도.
제15도는 제3실시예가 응용되는 SRAM의 메모리의 셀의 평면도.
Claims (7)
- 돌출부를 가진 반도체 기판위에 형성된 절연막과, 상기 절연막위에 형성되고 상기 돌출부의 세로부분을 가로질러 황장하는 제1영역, 상기 절연막위에 형성되며 상기 제1영역에서 떨어져 있는 상기 돌출부의 또다른 세로부분을 가로질러 확장하는 제2영역과, 상기 절연막위에 형성되며 상기 제1 및 제2영역사이에서 상호 접속하기 위하여 상기 돌출부의 최소 하나의 측면을 따라 확장하는 제3영역으로이루어진 반도체 박막과, 소스, 드레인 및 채널 영역으로서 상기 제1, 제2 및제3영역으로 이루어진 TFT를 포함하는 반도체 디바이스.
- 제1항에 있어서, 상기 반도체 기판은 실리콘 기판이며, 상기 돌출부는 상기 실리콘 기판표면에 형성된 MOS 트랜지스트 게이트 전극인 반도체 디바이스.
- 제1항 또는 제2항에 있어서, 상기 TFT가 상기 반도체막 위에 형성된 게이트 절연막과, 상기 게이트 절연막위에 형성된 게이트 전극을 포함하는 반도체 디바이스.
- 제1항 또는 제2항에 있어서, 상기 MOS트랜지스터의 게이트 전극은 상기 TFT의 게이트 전극으로 사용된 공통 게이트 전극이며, 상기 반도체막의 상기 제3영역과 상기 MOS 트랜지스터의 게이트 전극 사이의 상기 절연막의 상기 TFT의 게이트 절연막으로 작용하는 반도체 디바이스.
- 제3항 또는 제4항에 있어서, 상기 반도체 디바이스는 SRAM이며, 상기 실리콘 기판은 p형 실리콘 기판이고, 상기 MOS 트랜시스터는 n채널 MOS 트랜지스터로 이루어진 드라이브 트랜지스터이며, 상기 반도체막은 폴리실리콘이며, 그리고 상기 TFT는 p채널 TFT로 이루어진 로드 성분인 반도체 디바이스.
- 기판, 상기 기판위에 형성된 제1절연층, 상기 제1절연층에 수직한 측벽을 가진 돌출부, 상기 돌출부의 상기 측벽위에 형성된 제2절연층, 상기 돌출부의 상기 측벽을 덮는 반도체층과 , 상기 반도체층에 형성된 소스 및 드레인 영역과, 상기 제1절연막의 주표면에 수직에 방향으로 상기 제2절연층의 폭과 동일한 폭을 가진 채널 영역을 가진 제1전계 효과 트랜지스터를 포함하는 반도체 디바이스.
- 제6항에 있어서, 상기 기판은 상기 돌출부에 형성된 게이트 전극과 상기 반도체 기판에 형성된 소스 및 드레인 영역을 가진 상기 제1절연측과 제2전계 효과 트랜지스터 아래에 형성된 반도체 기판인 반도체 디바이스.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-120597 | 1991-05-27 | ||
JP12059791 | 1991-05-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920022548A true KR920022548A (ko) | 1992-12-19 |
KR960011186B1 KR960011186B1 (ko) | 1996-08-21 |
Family
ID=14790198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920008975A KR960011186B1 (ko) | 1991-05-27 | 1992-05-27 | 박막 트랜지스터를 향상시키는 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5309010A (ko) |
JP (1) | JP2789931B2 (ko) |
KR (1) | KR960011186B1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426315A (en) * | 1993-10-04 | 1995-06-20 | Motorola Inc. | Thin-film transistor having an inlaid thin-film channel region |
JP2601202B2 (ja) * | 1994-07-05 | 1997-04-16 | 日本電気株式会社 | 半導体記憶装置 |
JP3315293B2 (ja) * | 1995-01-05 | 2002-08-19 | 株式会社東芝 | 半導体記憶装置 |
JP2687946B2 (ja) * | 1995-08-16 | 1997-12-08 | 日本電気株式会社 | リードフレーム |
US5640023A (en) * | 1995-08-31 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Spacer-type thin-film polysilicon transistor for low-power memory devices |
KR100290899B1 (ko) * | 1998-02-06 | 2001-06-01 | 김영환 | 반도체소자및이의제조방법 |
JPH11345887A (ja) * | 1998-03-31 | 1999-12-14 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2003332580A (ja) * | 2002-05-09 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
EP1586108B1 (en) * | 2002-12-19 | 2010-09-15 | International Business Machines Corporation | Finfet sram cell using inverted finfet thin film transistors |
US6762448B1 (en) * | 2003-04-03 | 2004-07-13 | Advanced Micro Devices, Inc. | FinFET device with multiple fin structures |
US6943405B2 (en) * | 2003-07-01 | 2005-09-13 | International Business Machines Corporation | Integrated circuit having pairs of parallel complementary FinFETs |
JP3860582B2 (ja) | 2003-07-31 | 2006-12-20 | 株式会社東芝 | 半導体装置の製造方法 |
AU2003297751A1 (en) * | 2003-12-08 | 2005-07-21 | International Business Machines Corporation | Semiconductor memory device with increased node capacitance |
US7122412B2 (en) * | 2004-04-30 | 2006-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a necked FINFET device |
US6949768B1 (en) * | 2004-10-18 | 2005-09-27 | International Business Machines Corporation | Planar substrate devices integrated with finfets and method of manufacture |
US7608892B2 (en) * | 2006-04-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP5206668B2 (ja) * | 2007-03-28 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
KR102103913B1 (ko) * | 2012-01-10 | 2020-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US20220199807A1 (en) * | 2020-12-21 | 2022-06-23 | Intel Corporation | Fabrication of thin film fin transistor structure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4533934A (en) * | 1980-10-02 | 1985-08-06 | Westinghouse Electric Corp. | Device structures for high density integrated circuits |
JPS5799777A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Metal oxide semiconductor type semiconductor device |
JPH069245B2 (ja) * | 1987-07-23 | 1994-02-02 | 工業技術院長 | 電界効果型半導体装置 |
JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
JPH0230147A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
GB2222306B (en) * | 1988-08-23 | 1992-08-12 | Plessey Co Plc | Field effect transistor devices |
US5115289A (en) * | 1988-11-21 | 1992-05-19 | Hitachi, Ltd. | Semiconductor device and semiconductor memory device |
JP2927463B2 (ja) * | 1989-09-28 | 1999-07-28 | 株式会社日立製作所 | 半導体記憶装置 |
JP2659619B2 (ja) * | 1990-12-21 | 1997-09-30 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-05-14 JP JP4121550A patent/JP2789931B2/ja not_active Expired - Fee Related
- 1992-05-27 KR KR1019920008975A patent/KR960011186B1/ko not_active IP Right Cessation
- 1992-05-27 US US07/888,806 patent/US5309010A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05283700A (ja) | 1993-10-29 |
JP2789931B2 (ja) | 1998-08-27 |
KR960011186B1 (ko) | 1996-08-21 |
US5309010A (en) | 1994-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920022548A (ko) | 박막 트랜지스터를 향상시키는 반도체 디바이스 | |
KR910017676A (ko) | 박막트랜지스터 | |
KR930020661A (ko) | 반도체 디바이스 | |
KR900019265A (ko) | 트랜치 게이트 mos fet | |
KR920008966A (ko) | 반도체장치 | |
KR950021539A (ko) | 반도체 집적 회로 | |
KR930001438A (ko) | 정적 반도체 메모리 장치 | |
KR850005163A (ko) | 전계효과형 트랜지스터의 제조방법 | |
KR930006950A (ko) | 정적 메모리 장치 | |
KR930003371A (ko) | 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법 | |
KR920010902A (ko) | 반도체장치 | |
KR890004444A (ko) | Mos트랜지스터 | |
KR900017193A (ko) | 스태틱형 메모리 | |
KR960032771A (ko) | 접합 전계 효과 트랜지스터를 갖는 반도체 장치 | |
KR940004807A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
KR930022601A (ko) | 반도체 장치의 제조방법 | |
KR950021538A (ko) | 반도체 집적 회로 | |
KR920003550A (ko) | 반도체 장치 | |
KR850005162A (ko) | 전계효과형 트랜지스터 | |
KR940012631A (ko) | 반도체 메모리장치 | |
KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
KR900017190A (ko) | 반도체 집적회로 장치 | |
JPH04196478A (ja) | 薄膜半導体装置 | |
KR970053899A (ko) | 씨모스 박막트랜지스터 및 그 제조방법 | |
KR970030844A (ko) | 적층형 박막 트랜지스터를 가진 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030807 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |