KR101788929B1 - 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터 - Google Patents

금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터 Download PDF

Info

Publication number
KR101788929B1
KR101788929B1 KR1020150136193A KR20150136193A KR101788929B1 KR 101788929 B1 KR101788929 B1 KR 101788929B1 KR 1020150136193 A KR1020150136193 A KR 1020150136193A KR 20150136193 A KR20150136193 A KR 20150136193A KR 101788929 B1 KR101788929 B1 KR 101788929B1
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
oxide thin
metal
heat treatment
Prior art date
Application number
KR1020150136193A
Other languages
English (en)
Other versions
KR20170037089A (ko
Inventor
서형탁
김진서
이상연
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020150136193A priority Critical patent/KR101788929B1/ko
Priority to US15/275,795 priority patent/US10217871B2/en
Publication of KR20170037089A publication Critical patent/KR20170037089A/ko
Application granted granted Critical
Publication of KR101788929B1 publication Critical patent/KR101788929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

금속산화물 박막의 전기 전도도 향상 방법이 개시된다. 금속산화물 박막의 전기 전도도는 금속산화물 박막을 열처리한 후 물 분자 및 산소 분자를 포함하는 분위기에서 금속산화물 박막에 자외선을 조사하여 금속산화물 박막에 수소를 도핑함으로써 향상될 수 있다. 이러한 방법에 따르면 투명도를 저하시키지 않으면서 영구적으로 금속산화물 박막의 전기 전도도를 향상시킬 수 있다.

Description

금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터{METHOD OF CONTROLLING ELECTRIC CONDUCTIVITY OF METAL OXIDE THIN FILM AND THIN FILM TRANSISTOR INCLUDING THE METAL OXIDE THIN FILM HAVING THE CONTROLLED ELECTRIC CONDUCTIVITY}
본 발명은 금속 산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 향상된 금속산화물 박막을 포함하는 박막트랜지스터에 관한 것으로서, 영구적으로 금속산화물 박막의 전기 전도도를 향상시킬 수 있다.
금속산화물은 박막트랜지스터의 반도체 채널, 다양한 전자소자의 투명전극 등의 소재로 디스플레이 소자, 에너지 소자, 터치스크린 패널, 기타 전자 기기에 널리 활용되고 있다. 그러나 진성 이원소계 산화물과 같은 순수 금속산화물은 산소 공극에 의한 전자 전도와 같은 반도체 특성을 가지기 때문에 대부분의 응용분야에서 필요로 하는 높은 이동도, 투명성, 고 신뢰성을 확보하기 어렵다. 이러한 문제점을 해결하기 위해 다양한 외성 도핑 (Extrinsic Doping)에 의한 소재 개발이 이루어져 왔는데, 대표적인 것이 불순물 금속 원자의 첨가에 의한 다양한 다성분계 금속산화물들이고 현재 널리 사용 중이다.
하지만, 이러한 다성분계 금속산화물은 증착이나 형성 방법에 따라 조성 제어가 상당히 어렵고, 조성에 따라 상당한 전기적 특성 편차를 보이는 문제점이 있다. 특히, 다성분계 금속산화물의 조성 불균일성 문제가 해결되지 않으면, 대면적 특성이 요구되는 디스플레이 분야 등에 적용될 수 없다. 또한, 이러한 다성분계 금속산화물에서는 일반적으로 외성 도핑 금속으로 고가의 전이 금속(In, Ga)이 사용되는데, 이에 의해 소재의 단가가 상승하는 문제점이 있다. 예를 들며, 투명전극으로 가장 많이 사용되고 있는 ITO(Indium-Tin Oxide)의 경우, 인듐의 가격 급등(2003년 기준 87$/kg이던 가격이 현재 600$/kg)으로 최근 이의 대체 소재 개발이 활발히 진행되고 있다.
따라서 고가의 전이 금속을 도핑하지 않고도 대면적 특성이 우수한 금속산화물 소재의 개발이 강력히 요구되고 있다.
본 발명의 일 목적은 열처리 및 자외선 조사를 통한 수소 도핑을 통해 대면적의 금속산화물 반도체 또는 전도체를 제조할 수 있는 금속산화물 박막의 전기 전도도 향상 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 금속산화물 박막을 채널층으로 포함하는 박막트랜지스터를 제공하는 것이다.
본 발명의 실시예에 따른 금속산화물 박막의 전기 전도도 향상 방법은 금속산화물 박막을 형성하는 단계; 상기 금속산화물 박막을 열처리하는 단계; 및 물 분자 및 산소 분자를 포함하는 분위기에서 상기 금속산화물 박막에 자외선을 조사하는 단계를 포함한다.
일 실시예에 있어서, 상기 금속산화물 박막은 ZnO, Ga2O3, In2O3, SnO2, IZO(Indium Zinc Oxide), SIZO(Silicon Indium Zinc Oxide), HIZO(Hafnium Indium Zinc Oxide), IGZO(Indium Galium Zinc Oxide) 및 ZTO(Zinc Tin Oxide)로 이루어진 그룹에서 선택된 하나의 박막일 수 있다.
일 실시예에 있어서, 상기 금속산화물 박막은 약 60nm 이상 200nm 이하의 두께로 형성될 수 있다.
일 실시예에 있어서, 상기 금속산화물 박막을 열처리하는 단계 동안 상기 금속산화물 박막의 결정화 또는 재결정화가 일어날 수 있다. 예를 들면, 상기 금속산화물 박막을 열처리하는 단계는 상기 금속산화물 박막을 300℃ 이상의 온도에서 제1 시간동안 유지한 후 상온까지 서냉시키는 단계를 포함할 수 있따.
일 실시예에 있어서, 상기 자외선 조사에 의해 상기 물 분자의 광분해에 의해 생성된 수소 원자 라디칼이 상기 금속산화물 박막에 도핑되어, 상기 금속산화물 박막 표면에 금속-OH 복합체층이 형성될 수 있다. 이를 위해, 상기 자외선은 120분 이상 240분 이하의 시간동안 상기 금속산화물 박막에 조사될 수 있고, 이 경우, 상기 금속-OH 복합체층은 5nm 이상 40nm 이하의 두께로 형성될 수 있다.
본 발명의 실시예에 따른 박막트랜지스터는 게이트 전압에 의해 소스 전극과 드레인 전극을 연결하는 채널을 형성하는 채널층을 포함하고, 이 경우 상기 채널층은 표면에 금속-OH 복합체층이 형성된 금속산화물 박막을 포함한다.
일 실시예에 있어서, 상기 금속-OH 복합체층은 5nm 이상 40nm 이하의 두께로 형성되고, 상기 금속-OH 복합체층을 포함하는 상기 금속산화물 박막은 60nm 이상 200nm 이하의 두께를 가질 수 있다.
일 실시예에 있어서, 상기 금속산화물 박막은 다결정 구조를 가질 수 있다.
본 발명에 따르면, 열처리 및 자외선 조사에 의한 수소 도핑을 통해 금속산화물 박막의 전기 전도도를 향상시키므로, 저비용으로 대면적의 금속산화물 반도체 또는 전도체를 제조할 수 있다. 또한, 수소 도핑은 금속산화물 박막의 광학적 특성에 거의 영향을 미치지 않으므로, 광투과도의 감소 없이 금속산화물 박막의 전기 전도도를 영구적으로 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 금속산화물 박막의 전기 전도도 향상 방법을 설명하기 위한 순서도이다.
도 2는 ZnO 박막을 채널층으로 포함하는 박막트랜지스터에 있어서 게이트 전압에 따른 드레인 전류를 측정한 그래프이다.
도 3은 열처리 온도 및 열처리 시간에 따른 ZnO 박막의 전기 전도도 변화를 나타내는 그래프이다.
도 4는 열처리가 수행되지 않은 ZnO 박막들과 열처리가 수행된 ZnO 박막들에 대한 자외선 조사 시간에 따른 전도도 변화를 나타내는 그래프이다.
도 5는 ZnO 박막들의 두께에 따른 전기 전도도 변화를 나타내는 그래프이다.
도 6a 및 도 6b는 '증착 직후의 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 대한 광 흡수도 및 투과도를 각각 나타내는 그래프들이다.
도 7a 및 도 7b는 ZnO 박막에 대해 증착 직후 및 열처리와 자외선 조사가 모두 수행된 후 측정된 XPS 결과들이다.
도 8a 내지 도 8c는 '증착 직후의 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 있어서 박막 깊이에 따른 원소 분포를 나타내는 그래프들이고, 도 8d는 '증착 직후의 ZnO 박막', '증착 직후 열처리 없이 자외선을 조사한 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 있어서 박막 깊이에 따른 수소 분포를 나타내는 그래프이다.
도 9a 내지 도 12b는 '증착 직후의 ZnO 박막', '증착 후 열처리 없이 자외선을 조사한 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 대한 이미지들과 이에 대한 EELS(Electron Energy Loss Spectroscopy) 측정 결과들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 금속산화물 박막의 전기 전도도 향상 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 금속산화물 박막의 전기 전도도 향상 방법은 기판 상에 금속산화물 박막을 형성하는 단계(S110), 상기 금속산화물 박막을 열처리하는 단계(S120) 및 물 분자와 산소 분자를 포함하는 분위기에서 상기 금속산화물 박막에 자외선을 조사하는 단계(S130)를 포함한다.
상기 기판 상에 금속산화물 박막을 형성하는 단계(S110)에 있어서, 상기 금속산화물 박막은 ZnO, Ga2O3, In2O3, SnO2 등과 같은 2원계 금속산화물, IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide) 등과 같은 3원계 금속산화물, IGZO(Indium Galium Zinc Oxide), SIZO(Silicon Indium Zinc Oxide), HIZO(Hafnium Indium Zinc Oxide) 등과 같은 4원계 금속산화물로 이루어질 수 있다. 예를 들면, 상기 금속산화물 박막은 ZnO로 형성될 수 있다. 한편, 상기 금속산화물 박막은 적어도 일부분이 다결정 구조를 가질 수 있다.
상기 기판 상에 상기 금속산화물 박막을 형성하는 방법은 특별히 제한되지 않는다. 예를 들면, 상기 금속산화물 박막은 스퍼터링 방식, 원자층 증착(ALD) 방식, 펄스 레이저 증착(PLS) 방식 등으로 형성되거나 전구체를 이용한 용액 공정 등을 통해 상기 기판 상에 형성될 수 있다.
상기 금속산화물 박막은 약 60nm 이상 및 약 200nm 이하의 두께로 형성될 수 있다. 상기 금속산화물 박막의 두께가 60nm 미만인 경우에는 자외선 조사에 의해 금속산화물 박막 표면에 형성되는 수산화기의 영향이 너무 강하여 열처리 및 자외선 조사에 의하더라도 상기 금속산화물 박막의 전기 전도도가 향상되지 않거나 전기 전도도의 제어가 용이하지 않은 문제점이 발생할 수 있고, 상기 금속산화물 박막의 두께가 200nm를 초과하는 경우에는 표면 거칠기가 증가하고 박막 내의 벌크 결함들이 증가하여 열처리 및 자외선 조사에 의하더라도 상기 금속산화물 박막의 전기 전도도가 향상되지 않는 문제점이 발생할 수 있다.
상기 금속산화물 박막을 열처리하는 단계(S120)는 상기 금속산화물 박막의 결정화 또는 재결정화가 일어나는 온도에서 수행될 수 있다. 이러한 금속산화물 박막에 대한 열처리에 의해 상기 금속산화물 박막을 형성하는 단계에서 형성된 상기 금속산화물 박막의 결함들이 최소화되고 이 후 수행될 자외선 조사에 의한 수소 도핑의 효율이 향상될 수 있다. 예를 들면, 상기 금속산화물 박막이 다결정 구조를 갖는 경우, 상기 열처리에 의해 상기 금속산화물 박막의 결정립의 크기가 증가하고 결정면 간격이 감소하는 방향으로 재결정화가 일어날 수 있다. 이와 같이 재결정화가 일어난 상기 금속산화물 박막의 결정립 크기는 수십 나노미터(nm) 내지 수십 마이크로미터(㎛) 스케일의 크기를 가질 수 있다.
일 실시예에 있어서, 상기 금속산화물 박막에 대한 열처리는 약 200℃ 이상, 바람직하게는 약 300℃ 이상의 열처리 온도에서 수행될 수 있다. 상기 금속산화물 박막에 대한 열처리는 상기 금속산화물 박막을 일정한 속도로 승온시킨 후 상기 열처리 온도에서 일정시간 동안 유지하고, 이어서 상온까지 공기 중에서 서서히 냉각시키는 방식으로 수행될 수 있다. 상기 열처리 시간은 특별히 제한되지 않는다. 예를 들면, 상기 금속산화물 박막은 상기 열처리 온도에서 약 5 내지 60분 동안 유지될 수 있다.
상기 수증기(H2O) 및 산소(O2) 함유 분위기에서 상기 금속산화물 박막에 자외선을 조사하는 단계(S130) 동안 수소가 상기 금속산화물 박막 표면 또는 내부에 도핑되고 상기 금속산화물 박막 표면에 산소 공극이 형성될 수 있다. 수증기 및 산소 함유 분위기에서 상기 금속산화물 박막에 자외선을 조사하는 경우, 물 분자(H2O)가 광분해되어 형성된 수소 원자 라디칼(radical)은 상기 금속산화물 박막의 표면에 침투하여 금속산화물 박막 격자 내의 산소 이온과 반응하여 금속산화물 박막 표면에 '금속-OH 복합체층'을 형성할 수 있다. 예를 들면, 상기 금속산화물 박막의 표면에 침투한 수소 원자 라디칼은 금속산화물 박막 격자에서 금속과 결합하고 있는 산소 이온(O2-)과 반응하여 수산화 이온(OH-)과 전자(e-)를 생성하게 되고, 그 결과, 금속산화물 박막 내부의 자유 전자 밀도를 증가시킬 수 있다. 한편, 자외선 조사에 의해 형성된 활성화된 산소 원자는 상기 금속산화물 박막 격자의 산소 이온과 반응하여 산소 공극(oxygen vacancy)을 형성시킬 수 있다. 상기와 같이 자유 전자 밀도의 증가 및 산소 공극의 형성에 의해 상기 금속산화물 박막의 전기 전도도가 증가할 수 있다. 한편, 수소 원자 라디칼이 금속산화물 박막 표면에서 금속-OH 복합체를 형성함으로써, 표면 댕글링 결합을 보호하므로 금속산화물 박막의 표면 캐리어 트래핑이 감소될 수 있다.
일 실시예에 있어서, 상기 자외선은 약 60분 이상 조사될 수 있다. 상기 자외선 조사 시간이 60분 미만인 경우, 금속 산화물 박막으로 침투되는 수소 원자량이 적어 금속 산화물 박막의 전기 전도도가 향상되지 않을 수 있다. 일 실시예로, 상기 자외선은 약 60분 이상 약 240분 이하의 시간으로 조사될 수 있다. 상기 자외선의 조사 시간이 240분을 초과하는 경우, 추가적으로 자외선을 조사하더라도 상기 금속산화물 박막의 전도성이 추가적으로 증가하지 않기 때문이다.
본 발명의 실시예에 따를 경우, 열처리 및 자외선 조사에 의한 수소 도핑을 통해 금속산화물 박막의 전기 전도도를 향상시키므로, 저비용으로 대면적의 금속산화물 반도체 또는 전도체를 제조할 수 있다. 또한, 수소 도핑은 금속산화물 박막의 광학적 특성에 거의 영향을 미치지 않으므로, 광투과도의 감소 없이 금속산화물 박막의 전기 전도도를 영구적으로 향상시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기와 같이 형성된 금속산화물 박막은 박막트랜지스터의 채널층으로 사용될 수 있다.
도 2는 ZnO 박막을 채널층으로 포함하는 박막트랜지스터에 있어서 게이트 전압에 따른 드레인 전류를 측정한 그래프이다.
도 2를 참조하면, ZnO를 증착한 후 자외선을 조사하지 않은 경우('as-dep'), 자외선을 30분 조사한 경우('UV_30min') 및 자외선을 60분 조사한 경우('UV_60min')의 ZnO 박막들을 채널층으로 포함하는 트랜지스터들에 비해 ZnO를 증착한 후 자외선을 120분 조사한 경우('UV_120min') 및 자외선을 180분 조사한 경우('UV_180min')의 ZnO 박막들을 채널층으로 포함하는 트랜지스터들에 있어서 on/off ratio가 약 102 정도 증가하는 동시에 드레인 전류의 on-current가 증가하고 off-current가 감소함을 확인할 수 있다.
한편 ZnO를 증착한 후 자외선을 120분 조사한 경우('UV_120min')의 ZnO를 채널층으로 포함하는 박막트랜지스터의 경우 자외선을 180분 조사한 경우('UV_180min')의 ZnO 박막을 채널층으로 포함하는 트랜지스터에 비해 on/off ratio는 서로 유사하였으나 off-current의 감소로 누설전류가 감소함에 반해 on-current도 감소함을 확인할 수 있다.
즉, ZnO에 자외선을 조사하여 박막트랜지스터의 채널층을 형성하는 경우, 자외선은 약 2시간 이상 조사하는 것이 바람직하다.
이하 본 발명의 실시예들에 대해 상술한다. 하기의 실시예들은 본 발명의 일부 실시 태양에 불과한 것으로서, 본 발명이 하기의 실시예들에 한정되는 것은 아니다.
[실시예 및 비교예]
진공 챔버 내에서 SiO2가 약 285nm의 두께로 피복된 실리콘 웨이퍼들 상에 RF 플라즈마 스퍼터링 방법을 이용하여 20nm 두께의 ZnO 박막들을 형성하였다.
RTA(Rapid Thermal Annealing)를 이용하여 상기 ZnO 박막들에 대해 열처리 온도 및 열처리 시간을 변화시키면서 열처리를 수행하였다. 상기 열처리는 로터리 펌프(rotary pump)를 이용하여 진공 상태를 15분간 유지한 후 상기 열처리 온도까지 승온 시켰고, 이어서 상기 열처리 온도에서 상기의 시간 동안 유지한 후 상온까지 공기 중에서 서냉시켰다.
한편, 열처리가 ZnO 박막의 전기적 특성에 미치는 영향을 파악하기 위하여 일부 ZnO 박막들에 대해서는 상기 열처리를 수행하지 않았다.
이어서, 상기 열처리를 수행한 ZnO 박막들 및 상기 열처리를 수행하지 않은 ZnO 박막들에 대해 1000W 및 285nm의 출력 및 파장을 갖는 UV 램프를 이용하여 자외선을 조상하였다. 구체적으로, UV 램프를 ZnO 박막들로부터 약 1mm 정도 이격되게 배치한 후 ZnO 박막들에 대해 수증기 및 산소를 포함하는 대기 분위기에서 조사 시간을 변화시키면서 자외선을 조사하였다. 이 때, 자외선에 의한 ZnO 박막들의 가열을 방지하기 위하여 팬(Fan)을 이용하여 내부 환기를 시키면서 자외선을 조사하였다.
[실험예: 전기적 특성]
도 3은 열처리 온도 및 열처리 시간에 따른 ZnO 박막의 전기 전도도 변화를 나타내는 그래프이다.
도 3을 참조하면, 열처리 시간에 따른 ZnO 박막들의 전기 전도도 변화는 상대적으로 작았으나 열처리 온도는 ZnO 박막들의 전기 전도도 변화에 큰 영향을 미침을 알 수 있다. 구체적으로, 열처리 온도가 200℃ 미만인 경우에는 ZnO 박막들의 전기 전도도 변화가 거의 없었으나, 열처리 온도가 200℃ 이상인 경우에는 열처리 온도에 따른 ZnO 박막들의 전기 전도도가 크게 변화하였다.
따라서, 열처리 온도는 200℃ 이상이 바람직하다. 보다 바람직하게는 열처리 온도는 300℃ 이상이 바람직하다.
도 4는 열처리가 수행되지 않은 ZnO 박막들과 열처리가 수행된 ZnO 박막들에 대한 자외선 조사 시간에 따른 전도도 변화를 나타내는 그래프이다.
도 4를 참조하면, 열처리가 수행되지 않은 ZnO 박막들에 대해서는 자외선을 조사하더라도 ZnO 박막들의 전기 전도도가 절연체 수준에서 미미하게 변화였다. 이에 반해, 열처리가 수행된 ZnO 박막들에 대해서는 90분 이상 자외선을 조사하는 경우, ZnO 박막의 전기 전도도가 급격히 증가하였다. 따라서, 금속산화물 박막에 대한 열처리는 수소 도핑을 향상시켜 금속산화물 박막의 전기 전도도 향상에 크게 기여함을 확인할 수 있었다. 그리고 열처리를 수행한 금속산화물 박막의 경우에도, 금속산화물 박막의 전기 전도도를 반도체 또는 전도체 수준으로 증가시키기 위해서는 자외선 조사 시간이 90분 이상인 것이 바람직하다.
[실시예 및 비교예]
진공 챔버 내에서 SiO2가 약 285nm의 두께로 피복된 실리콘 웨이퍼들 상에 RF 플라즈마 스퍼터링 방법을 이용하여 20nm, 40nm, 60nm, 80nm, 100nm 및 120nm 두께의 ZnO 박막들을 증착한 후 500℃에서 5분 동안 열처리하고, 이어서 ZnO 박막들로부터 약 1mm 정도 이격되게 배치된 1000W 및 285nm의 출력 및 파장을 갖는 UV 램프를 이용하여 상기 ZnO 박막들에 2시간 동안 자외선을 조사하였다.
[실험예: 전기적, 광학적 및 화학적 특성]
도 5는 ZnO 박막들의 두께에 따른 전기 전도도 변화를 나타내는 그래프이다. 도 5에 있어서, '검정색 곡선'은 ZnO 증착 직후의 박막들에 대한 전기 전도도를 나타내고, '빨강색 곡선'은 ZnO 증착 후 열처리만을 수행한 박막들에 대한 전기 전도도를 나타내며, '파란색 곡선'은 상기의 실시예에 따라 ZnO 증착 후 열처리 및 자외선 조사를 모두 수행한 박막들에 대한 전기 전도도를 나타낸다.
도 5를 참조하면, 증착 직후의 ZnO 박막들 및 이에 대해 열처리만을 수행한 ZnO 박막들에 비해, 실시예에 따라 증착 후 열처리 및 자외선 조사를 수행한 ZnO 박막들이 현저하게 향상된 전기 전도도를 나타냄을 알 수 있다.
그리고 실시예에 따라 증착 후 열처리 및 자외선 조사를 수행한 ZnO 박막들에 있어서도, 박막들의 두께가 60nm 미만인 경우에는 전기 전도도가 박막의 두께에 따라 크게 변화함에 반하여, 박막들의 두께가 60nm 이상인 경우에는 전기 전도도가 높을 뿐만 아니라 박막 두께가 변화하더라도 크게 변화하지 않음을 확인할 수 있다.
따라서, 금속산화물 박막은 60nm 이상의 두께로 형성하는 것이 바람직하다.
도 6a 및 도 6b는 '증착 직후의 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 대한 광 흡수도 및 투과도를 각각 나타내는 그래프들이다.
도 6a 및 도 6b를 참조하면, '증착 직후의 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'은 모두 유사한 광 흡수도 및 투과도를 갖는 것을 확인할 수 있다. 따라서, 수소 도핑은 박막의 광학적 밴드갭을 크게 변화시키지 않으므로, 본 발명의 실시예에 따를 경우 광투과도가 높으면서 전기 전도도가 높은 금속산화물 박막을 형성할 수 있다.
도 7a 및 도 7b는 ZnO 박막에 대해 증착 직후 및 열처리와 자외선 조사가 모두 수행된 후 측정된 XPS 결과들이다.
도 7a를 참조하면, 산소에 대해 박막 증착 직후에는 'O-Zn' 결합이 가장 많고 'O-H' 결합이 일부 존재하였으나, 열처리 및 자외선 조사 후에는 'O-H' 결합이 대부분인 것을 확인할 수 있다.
그리고 도 7b를 참조하면, 아연에 대해 박막 증착 직후에는 'Zn4+'결합이 가 장 많았고 그 외 'Zn3+' 결합, 'Zn-OH' 결합, 'Zn-OOH' 결합 등이 존재하였으나, 열처리 및 자외선 조사 후에는 'Zn4+'결합 및 이 일부 존재할 뿐 대부분이 'Zn-OH' 결합임을 확인할 수 있다.
이상의 사항을 종합하면, 자외선 조사에 의해 수소 도핑이 일어나 ZnO 박막 내부에 수소와 산소 사이의 결합이 형성됨을 알 수 있다.
도 8a 내지 도 8c는 '증착 직후의 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 있어서 박막 깊이에 따른 원소 분포를 나타내는 그래프들이고, 도 8d는 '증착 직후의 ZnO 박막', '증착 직후 열처리 없이 자외선을 조사한 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 있어서 박막 깊이에 따른 수소 분포를 나타내는 그래프이다.
먼저 도 8a 내지 도 8c를 참조하면, '증착 직후의 ZnO 박막'에 비해 '증착 후 열처리만을 수행한 ZnO 박막'에서 박막 표면의 분포하는 수소의 양이 증가함을 확인할 수 있다. 이는 열처리에 의해 ZnO 박막의 재결정화가 일어나면서 수소가 침투할 수 있는 공간이 형성되고 공기 중의 수소가 일부 확산을 통해 박막 표면에 침투한 결과로 판단된다. 그리고 '증착 후 열처리만을 수행한 ZnO 박막'에 비해 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에서 박막 표면에 분포하는 수소의 양이 더욱 증가함을 확인할 수 있다. 이는 자외선 조사에 의해 형성된 수소 라디컬이 박막 표면에 침투하기 때문인 것으로 판단된다.
한편, 도 8d를 참조하면, 증착 후 열처리를 수행하지 않고 자외선을 조사한 ZnO 박막의 경우에는 증착 직후의 ZnO 박막과 거의 동일한 수소 분포를 나타냄에 반하여, 증착 후 열처리와 자외선 조사를 모두 수행한 ZnO 박막의 경우에는 박막 표면, 즉, 5nm 이상 40nm 이하의 깊이에 분포하는 수소의 양이 현저하게 증가함을 확인할 수 있다.
도 9a 내지 도 12b는 '증착 직후의 ZnO 박막', '증착 후 열처리 없이 자외선을 조사한 ZnO 박막', '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 대한 이미지들과 이에 대한 EELS(Electron Energy Loss Spectroscopy) 측정 결과들이다.
도 9a 내지 도 12b를 참조하면, 다결정 구조를 갖는 '증착 직후의 ZnO 박막'과 비교하여 '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에 있어서는 동일한 방향으로의 결정성을 가지지만 결정립의 면적이 증가하였음을 확인할 수 있다. 그리고 TEM 측정으로 표면에서 결정면 사이의 간격(d-space)를 측정한 결과 '증착 직후의 ZnO 박막'에서는 5.3nm이었으나 '증착 후 열처리만을 수행한 ZnO 박막' 및 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에서는 5.1nm이었다. 이상의 사항으로부터 열처리에 의해 ZnO 박막의 표면에서는 재결정화가 일어남을 알 수 있다.
한편, '증착 후 열처리 없이 자외선을 조사한 ZnO 박막'과 비교하여 '증착 후 열처리와 자외선 조사가 모두 수행된 ZnO 박막'에서는 표면의 결정방향이 점차적으로 뒤틀리는 것을 확인할 수 있고, 이는 재결정화에 의해 변화된 결정 구조에 더욱 많은 양의 수소가 도핑될 수 있음을 나타낸다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
S110: 금속산화물 박막을 형성하는 단계
S120: 금속산화물 박막을 열처리하는 단계
S130: 물 분자 및 산소 분자를 포함하는 분위기에서 금속산화물 박막에 자외선을 조사하는 단계

Claims (11)

  1. 금속산화물 박막을 형성하는 단계;
    상기 금속산화물 박막을 진공 하에서 열처리하는 단계; 및
    물 분자 및 산소 분자를 포함하는 분위기에서 상기 금속산화물 박막에 60분 이상의 시간동안 자외선을 조사하는 단계를 포함하고,
    상기 자외선 조사에 의해 상기 금속산화물 박막 표면에 금속-OH 복합체층이 형성되는 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  2. 제1항에 있어서,
    상기 금속산화물 박막은 ZnO, Ga2O3, In2O3, SnO2, IZO(Indium Zinc Oxide), SIZO(Silicon Indium Zinc Oxide), HIZO(Hafnium Indium Zinc Oxide), IGZO(Indium Galium Zinc Oxide) 및 ZTO(Zinc Tin Oxide)로 이루어진 그룹에서 선택된 하나의 박막인 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  3. 제1항에 있어서,
    상기 금속산화물 박막은 60nm 이상 200nm 이하의 두께로 형성되는 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  4. 제1항에 있어서,
    상기 금속산화물 박막을 열처리하는 단계 동안 상기 금속산화물 박막의 결정화 또는 재결정화가 일어나는 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  5. 제4항에 있어서,
    상기 금속산화물 박막을 열처리하는 단계는 상기 금속산화물 박막을 300℃ 이상의 온도에서 제1 시간동안 유지한 후 상온까지 서냉시키는 단계를 포함하는 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  6. 제1항에 있어서,
    상기 자외선 조사에 의해 상기 물 분자의 광분해에 의해 생성된 수소 원자 라디칼이 상기 금속산화물 박막에 도핑되어, 상기 금속산화물 박막 표면에 상기 금속-OH 복합체층을 형성하는 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  7. 제6항에 있어서,
    상기 자외선은 120분 이상 240분 이하의 시간동안 상기 금속산화물 박막에 조사되는 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  8. 제6항에 있어서,
    상기 금속-OH 복합체층은 5nm 이상 40nm 이하의 두께로 형성되고,
    상기 금속-OH 복합체층을 포함하는 상기 금속산화물 박막의 총 두께는 60nm 이상 200nm 이하인 것을 특징으로 하는, 금속산화물 박막의 전기 전도도 향상 방법.
  9. 게이트 전압에 의해 소스 전극과 드레인 전극을 연결하는 채널을 형성하는 채널층을 포함하는 박막트랜지스터에 있어서,
    상기 채널층은 표면에 금속-OH 복합체층이 형성된 금속산화물 박막을 포함하고,
    상기 금속산화물 박막은 다결정 구조를 가지고, 상기 금속-OH 복합체층은 자외선 조사에 의해 형성되는 것을 특징으로 하는, 박막트랜지스터.
  10. 제9항에 있어서,
    상기 금속-OH 복합체층은 5nm 이상 40nm 이하의 두께로 형성되고,
    상기 금속-OH 복합체층을 포함하는 상기 금속산화물 박막의 총 두께는 60nm 이상 200nm 이하인 것을 특징으로 하는, 박막트랜지스터.
  11. 삭제
KR1020150136193A 2015-09-25 2015-09-25 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터 KR101788929B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150136193A KR101788929B1 (ko) 2015-09-25 2015-09-25 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
US15/275,795 US10217871B2 (en) 2015-09-25 2016-09-26 Method of controlling electric conductivity of metal oxide thin film and thin film transistor including the metal oxide film having the controlled electric conductivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150136193A KR101788929B1 (ko) 2015-09-25 2015-09-25 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20170037089A KR20170037089A (ko) 2017-04-04
KR101788929B1 true KR101788929B1 (ko) 2017-11-15

Family

ID=58406868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150136193A KR101788929B1 (ko) 2015-09-25 2015-09-25 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터

Country Status (2)

Country Link
US (1) US10217871B2 (ko)
KR (1) KR101788929B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230037818A (ko) * 2021-09-10 2023-03-17 인제대학교 산학협력단 열 소산 어닐링을 이용한 금속 산화물 박막의 결정화 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
US11384425B2 (en) * 2017-07-13 2022-07-12 Purdue Research Foundation Method of enhancing electrical conduction in gallium-doped zinc oxide films and films made therefrom

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2015124117A (ja) * 2013-12-26 2015-07-06 東ソー・ファインケム株式会社 金属酸化物薄膜の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910175B2 (en) * 2003-03-25 2011-03-22 E Ink Corporation Processes for the production of electrophoretic displays
US7462302B2 (en) * 2006-01-20 2008-12-09 Chung-Cheng Chang Indium oxide based material and method for preparing the same
KR20180059577A (ko) * 2009-11-27 2018-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US9039944B2 (en) * 2011-07-06 2015-05-26 Idemitsu Kosan Co., Ltd. Sputtering target
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2015124117A (ja) * 2013-12-26 2015-07-06 東ソー・ファインケム株式会社 金属酸化物薄膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230037818A (ko) * 2021-09-10 2023-03-17 인제대학교 산학협력단 열 소산 어닐링을 이용한 금속 산화물 박막의 결정화 방법
KR102573025B1 (ko) 2021-09-10 2023-08-31 인제대학교 산학협력단 열 소산 어닐링을 이용한 금속 산화물 박막의 결정화 방법

Also Published As

Publication number Publication date
KR20170037089A (ko) 2017-04-04
US10217871B2 (en) 2019-02-26
US20170092772A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US10615287B2 (en) Amorphous oxide and field effect transistor
US8084307B2 (en) Method for manufacturing thin film transistor
TWI453915B (zh) Thin film transistor
KR101456237B1 (ko) 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자
EP2165368A1 (en) Amorphous oxide and field effect transistor
WO2017017966A1 (ja) 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR101788929B1 (ko) 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
KR101856858B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
Hu et al. In-situ Ar plasma treatment as a low thermal budget technique for high performance InGaSnO thin film transistors fabricated using magnetron sputtering
Shan et al. Improved high-performance solution processed In₂O₃ thin film transistor fabricated by femtosecond laser pre-annealing process
Wang et al. Solution-processed oxide TFT based on bilayer channels with graded oxygen vacancy
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
WO2014136916A1 (ja) 酸窒化物半導体薄膜
JP6294842B2 (ja) ＥｕドープＺｎＯ透明導電膜を作製する方法
KR101557575B1 (ko) 투명 금속산화물 전도체 및 이의 제조방법
Hong et al. Effect of microwave annealing on transparent In–Ga–ZnO thin-film transistors with graphene source and drain electrodes
Zou et al. Improvement of PrIZO Thin Films by O $ _ {\text {2}} $ Plasma Treatment Combined With Low-Temperature Annealing for Thin-Film Transistors
JP7378125B2 (ja) 導電性部材
KR101262325B1 (ko) 산화물 박막 제조방법 및 박막 트랜지스터 제조방법
Wu et al. Nearly fully transparent InGaZnO thin film transistors with Mo-InGaZnO electrodes: The possibility of homogeneous InGaZnO based thin film transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant