JP6239954B2 - 成膜方法、絶縁基板の製造方法、及びモジュール - Google Patents

成膜方法、絶縁基板の製造方法、及びモジュール Download PDF

Info

Publication number
JP6239954B2
JP6239954B2 JP2013246368A JP2013246368A JP6239954B2 JP 6239954 B2 JP6239954 B2 JP 6239954B2 JP 2013246368 A JP2013246368 A JP 2013246368A JP 2013246368 A JP2013246368 A JP 2013246368A JP 6239954 B2 JP6239954 B2 JP 6239954B2
Authority
JP
Japan
Prior art keywords
substrate
layer
temperature
insulating
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013246368A
Other languages
English (en)
Other versions
JP2015105387A5 (ja
JP2015105387A (ja
Inventor
英二 古屋
英二 古屋
良介 小山
良介 小山
仁木 栄
栄 仁木
柴田 肇
肇 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chugai Ro Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Chugai Ro Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chugai Ro Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Chugai Ro Co Ltd
Priority to JP2013246368A priority Critical patent/JP6239954B2/ja
Publication of JP2015105387A publication Critical patent/JP2015105387A/ja
Publication of JP2015105387A5 publication Critical patent/JP2015105387A5/ja
Application granted granted Critical
Publication of JP6239954B2 publication Critical patent/JP6239954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、成膜方法、絶縁基板の製造方法、及びモジュールに関するものである。
半導体デバイスや薄膜コンデンサなどの電子モジュールの中に使われている絶縁基板では、ガラスよりも強度を確保するため、特許文献1や特許文献2のように金属板の表面に絶縁材料を被膜しているものが用いられている。しかし、その金属板の表面に微細なダストが付着していると成膜した後からダストが取れてピンホールが生じてしまい、絶縁効果がなくなるという問題がある。
その対策として、例えば、特許文献3には、絶縁基板上に、下部電極と半導体層と上部電極とからなる半導体素子と、該半導体素子を覆って絶縁する層間絶縁膜と、該層間絶縁膜を介して配される配線と、これらを覆う絶縁保護膜とを備えて構成される読み取り装置の製造方法が開示されている。この製造方法では、絶縁保護膜の成膜を2度に分けて行っており、第1層を成膜し、その後、第1層の表面に第2層が成膜される。この絶縁基板では、第1層が成膜された後、第2層が成膜される前に、ピンホールの原因となったダストを除去する洗浄工程が実行される。その後に第1層の上から第2層を成膜し、第1層に生じたピンホールを埋没させている。これにより、第1層の表面のダストを核にして形成されるピンホールの発生が回避されている。前記洗浄工程には、エアーガン等により噴出気流を絶縁基板に当てたり、純水やフロンその他の液体中で絶縁基板を超音波洗浄したり、正あるいは負の静電気を帯電させたガスやイオン等を用いたり、更に吸引によって絶縁基板に付着している塵等を除去するものが含まれる。
しかしながら、前記洗浄工程は、気体や液体やイオン等の何らかの媒体を必要とするものであり、噴出気流を基板に向けて送風すること、液体中で絶縁基板を超音波洗浄すること、正あるいは負の静電気を帯電させたガスやイオン等を用いるために生成すること、および基板から全てのダストを吸引すること等の設備が必要であり、工程も複雑になる。
特開平7−211711号公報 実開昭61−62025号公報 特開平5−6991号公報
本発明は、製造工程を簡素化しつつ、品質の安定化を実現することを課題とする。
前記課題を解決するための手段として、本発明の成膜方法は、
基板に薄膜を形成する方法において、
前記基板を第1温度まで加熱した後、前記基板に前記薄膜の第1層を厚さ100nm〜1μmで成膜し、前記第1温度の加熱により前記基板上のガス化可能な不純物をガス化して前記第1層から追い出して前記第1層に第1のピンホールを形成し、
前記第1層が成膜された前記基板を洗浄することなく前記第1温度より低い第2温度まで冷却して、前記基板の線膨張係数と前記第1層の線膨張係数の違い及び内部応力により前記基板上に付着したダストを外側に押し出して前記第1層に第2のピンホールを形成し
前記第1層の表面に前記薄膜の第2層を成膜して前記第1のピンホールと前記第2のピンホールを埋めるようにした。
この方法によれば、基板を第1温度まで加熱し、基板に薄膜の第1層を成膜することにより、不純物の液体を蒸発させて除去した状態で薄膜の第1層を基板に成膜できる。その後、第1層が成膜された基板を第2温度まで冷却することにより、基板の線膨張係数と薄膜の第1層の線膨張係数との違い、及び内部応力により、基板上に付着した固体のダストを外側に押し出すことができる。その後、第1層からダストを除去した状態で第1層の表面に第2層を成膜できる。これにより、第1層の不純物の液体及び固体のダストの除去により形成された窪みを第2層で埋めることができる。つまり、基板の周囲の温度を調整するだけの簡易な操作でピンホールが形成されていない基板を製造できる。したがって、製造工程を簡素化しつつ、品質の安定化を実現できる。
また、前記課題を解決するための他の手段として、本発明の絶縁基板の製造方法は、
導電材料からなる基板に絶縁薄膜を形成する絶縁基板の製造方法において、
前記基板を第1温度まで加熱した後、前記基板に前記絶縁薄膜の第1層を厚さ100nm〜1μmで成膜し、前記第1温度の加熱により前記基板上のガス化可能な不純物をガス化して前記第1層から追い出して前記第1層に第1のピンホールを形成し、
前記第1層が成膜された前記基板を洗浄することなく前記第1温度より低い第2温度まで冷却して、前記基板の線膨張係数と前記第1層の線膨張係数の違い及び内部応力により前記基板上に付着したダストを外側に押し出して前記第1層に第2のピンホールを形成し
前記第1層の表面に前記絶縁薄膜の第2層を成膜して前記第1のピンホールと前記第2のピンホールを埋めるようにした。
この方法によれば、基板を第1温度まで加熱し、基板に絶縁薄膜の第1層を成膜することにより、不純物の液体を蒸発させて除去した状態で絶縁薄膜の第1層を基板に成膜できる。その後、第1層が成膜された基板を第2温度まで冷却することにより、基板の線膨張係数と絶縁薄膜の第1層の線膨張係数との違い、及び内部応力により、基板上に付着した固体のダストを外側に押し出すことができる。その後、第1層からダストを除去した状態で第1層の表面に第2層を成膜できる。これにより、第1層の不純物の液体及び固体のダストの除去により形成された窪みを第2層で埋めることができる。つまり、基板の周囲の温度を調整するだけの簡易な操作でピンホールが形成されていない絶縁基板を製造できる。したがって、製造工程を簡素化しつつ、品質の安定化を実現できる。
前記基板は金属であることが好ましい。この方法によれば、ガラス基板と比較して強度を向上させた絶縁基板を製造できる。また、平面に加えて、平面以外の面を有する絶縁基板も形成できる。
前記第1温度は200〜300℃であり、前記第2温度は常温であることが好ましい。この方法によれば、基板の周囲の温度を第1温度または第2温度に調整するだけの簡易な操作で、基板の線膨張係数と絶縁薄膜の第1層の線膨張係数との違い、及び内部応力により、第1層中の不純物の液体や基板上に付着した固体のダストを確実に外側に押し出すことができる。したがって、製造工程を簡素化しつつ、品質の安定化を実現できる。
前記第1層の厚さは、100nm〜1μmであり、第1層により不純物の液体やダスト全体が覆われて第1層の内部に不純物の液体やダストが閉じ込められることを回避できるので、基板上に付着した不純物の液体やダストを確実に外側に押し出すことができる。したがって、基板上のダストを確実に除去した後に、第2層を成膜することで、ピンホールの無い絶縁薄膜に仕上げることができ、製品の不良が減る。
また、本発明を利用して作られた絶縁基板を用いて製造される電子モジュールについては、導電材料からなる基板を第1温度まで加熱して前記基板に厚さ100nm〜1μmで成膜された第1層と、前記第1層が成膜された基板を前記第1温度より低い第2温度まで冷却して前記第1層の表面に成膜された第2層とからなる絶縁薄膜が形成された絶縁基板と、前記絶縁基板の前記絶縁薄膜の表面に設けられた接合部と前記絶縁薄膜の上層に設けられた電極部との間に異種材質の層を有する複数のセルとを備え、前記セルの電極部によって異なるセルの接合部に他方が接続することにより電気的に接続して前記複数のセルを直列に配置した。
この構成によれば、セルを電気的に直列に接続して複数配置でき、短絡を生じることなく前記複数のセルの数に対応した性能を確保できる。
前記モジュールは発電モジュールであることが好ましい。
本発明によれば、基板を第1温度まで加熱し、基板に絶縁薄膜の第1層を成膜することにより、不純物の液体を蒸発させて除去した状態で絶縁薄膜の第1層を基板に成膜できる。その後、第1層が成膜された基板を第2温度まで冷却することにより、基板の線膨張係数と絶縁薄膜の第1層の線膨張係数との違い、及び内部応力により、基板上に付着した固体のダストを外側に押し出すことができる。その後、第1層からダストを除去した状態で第1層の表面に第2層を成膜できる。これにより、第1層の不純物の液体及び固体のダストの除去により形成された窪みを第2層で埋めることができる。つまり、従来のように、気体や液体やイオンのような媒体を使用したり発生させたりする装置の必要が全くなく、基板の周囲の温度を調整するだけの簡易な操作でピンホールが形成されていない絶縁基板を製造できる。したがって、製造工程を簡素化しつつ、品質の安定化を実現できる。また、基板の加熱機構は、通常の成膜装置には通常具備されていることが多いので、新たに特別な装置を取り付ける必要もない。
(a)から(f)は本発明の絶縁基板製造時の各状態を示す図。 本発明の絶縁基板の製造方法が適用された発電モジュールの断面の模式図を示す。 ピンホールが発生した場合の、従来の絶縁基板の製造方法が適用された発電モジュールの断面の模式図を示す。
以下、本発明の実施の形態の一例を図面に従って説明する。なお、以下の説明の「絶縁基板」とは、金属基板に絶縁薄膜を形成したものを示す。
図3は、従来の絶縁基板の製造方法が適用された発電モジュール(以下、モジュールとする。)1を示す。モジュール1は、絶縁基板10の上に設けられた複数のセル15を備えている。
絶縁基板10は、基板11と絶縁薄膜12とを備えている。基板11は、金属からなっている。本実施形態における基板11は、SUS430である。絶縁薄膜12は、1層のSiOからなっている。
複数のセル15は、互いに間隔をあけて配置されている。セル15は、絶縁基板10の絶縁薄膜12側に接合部16を備えている。接合部16は、モリブデン薄膜からなっている。接合部16の上には、CIGS層17、バッファ層18、透明電極層19がこの順で積層されている。モジュール1では、複数のセル15が電気的に直列に配置されるように、1つのセル15と別のセル15とが透明電極層19により接続されている。従来方法で絶縁薄膜7μmの膜厚では、絶縁薄膜12にピンホール24が形成され、絶縁薄膜12の上に接合部16として堆積される導電材料のモリブデンがピンホールを埋めることにより、ピンホール内のモリブデンを通じて、図中の点線矢印のように離れて配置された2つのセル15の接合部16、16間が導通していた。
次に、本発明の絶縁基板の製造方法が適用されたモジュールを図2に示す。絶縁薄膜12は、第1層13および第2層14の2回に分けて成膜される。第1層13は、基板11の表面に成膜され、第2層14は第1層13の表面全体に成膜されている。第1層13は、成膜中に付着する可能性のあるダストのうち、最も大きいものの径の半分程度の100nm〜1μmの厚さに成膜される。本実施形態では、500nmである。絶縁膜12は、3μm〜30μmの厚さに成膜される。本実施形態では、7μmである。
本発明の絶縁基板10の製造方法について図1で説明する。これは、下から成膜しているものを示すので、図2とは上下が逆になる。図1(a)は基板11にダスト22や、水分、油分のようなガス化可能な不純物23が付着している状態を示す。この状態の基板11を200℃(水分や油分の蒸発温度より高い第1温度)に加熱し、図1(b)に示すように、基板11の表面に第1層13を成膜する。その際、図1(c)に示すように、前記加熱によって、第1層13に含まれるガス化可能な不純物23はガス化して第1層13から追い出される。その後、第1層13にピンホール24が形成される。第1層13は、ダスト22が位置する領域以外の領域に成膜される。
次に、第1層13が成膜された基板11を常温(第2温度)まで冷却する。これにより、図1(d)及び(e)に示すように、基板11の線膨張係数と絶縁薄膜12の第1層13の線膨張係数との違い、及び内部応力により、基板11上に付着したダスト22は外側に押し出される。その後、第1層13にピンホール25が形成される。次に、図1(f)に示すように、第1層13の表面全体に第2層14を成膜する。このようにして、基板11では、ダスト22やガス化可能な不純物23を除去して発生させたピンホール24,25が第2層14により埋められ、基板11の表面にピンホールの無い絶縁薄膜12が成膜される。つまり、基板11の周囲の温度を調整するだけの簡易な操作で絶縁基板10を製造できる。
本発明によれば、ピンホール24,25が第2層14で埋められるので、接合部16、16間の導通が回避され、製造工程を簡素化しつつ、品質の安定化を実現できる。特に、セル15を電気的に直列に接続して複数配置でき、短絡を生じることなく複数のセル15の数に対応した性能を確保できる。
また、基板11が金属材料からなっているので、ガラス基板と比較して強度を向上させた絶縁基板10を製造できる。また、平面に加えて、平面以外の面を有する絶縁基板10も形成できる。
基板11の周囲の温度を第1温度または第2温度に調整するだけの簡易な操作で、基板11の線膨張係数と絶縁薄膜12の第1層13の線膨張係数との違い、及び内部応力により、第1層13中のガス化可能な不純物23の液体や基板11上に付着した固体のダスト22を確実に外側に押し出すことができる。
第1層13の厚さを100nm〜1μmに成膜するので、第1層13によりガス化可能な不純物23の液体やダスト22全体が覆われて第1層13の内部にガス化可能な不純物23の液体やダスト22が閉じ込められることを回避できるので、基板11上に付着したガス化可能な不純物23の液体やダスト22を確実に外側に押し出すことができる。本発明は、どの成膜方向に対しても適用が可能であるが、基板11の成膜する面を下向き、もしくは縦、あるいは斜め下向きにして成膜するのが好ましい。そのようにすると、外側に押し出されたダスト22が重力で落下するため、より確実に基板11からダスト22を除去できる。また、そのような向きで成膜すれば、基板11の線膨張係数と絶縁薄膜12の第1層13の線膨張係数との違いによってピンホール25の径がダスト22の径より広がる方向に作用した場合でも、ダスト22がピンホール25から剥離して落下することにより除去できる(「押し出し」とは反対の作用)。
(実施例)
(実験1)
表1に示すように、基板としてSUS430を使用し、絶縁薄膜としてSiOを使用して、イオンプレーティング法を用いて、2種類の絶縁基板を作製した。そのうちの1つは、本発明の絶縁基板10の製造方法を用いて作製したものであり、もう1つは従来の製造方法により作製したものである。すなわち、一方はピンホール対策が施されており、他方はピンホール対策が施されていない。そして、作製した絶縁基板の絶縁性能を評価するため、SUS430基板の上に15mm×15mmサイズのモリブデン薄膜からなる9つの電極をスパッタにより成膜し、両者の絶縁性能を評価した。その結果を表2に示す。
Figure 0006239954
Figure 0006239954
表2に示すように、比較例の絶縁基板では、SiO薄膜は9つの電極中1つのみ絶縁が達成されているが、実施例の絶縁基板では、SiO薄膜は9つの電極中全ての電極で絶縁が達成されていることが確認できた。これにより、実施例において、本願発明の効果を奏することが確認できた。
(実験2)
基板11としてSUS430を使用し、絶縁薄膜12としてSiOを使用して、イオンプレーティング法を用いて、本発明の絶縁基板10の製造方法により絶縁基板10を作製した。そして、作製した絶縁基板10を用いて製造した発電モジュール1の性能を評価するため、後述する比較例1及び2の発電モジュールとの比較を行った。
(サンプルの作製)
第1段階として、基板11を200℃に加熱し、絶縁薄膜12の第1層13を500nmの厚さで基板11の表面に成膜した。
第2段階として、常温まで冷却した。
第3段階として、基板11を200℃に再度加熱し、第1層13の表面に第2層14を成膜した。第1層13と第2層14とを合わせた絶縁薄膜12の厚さが7μmとなるように成膜した。作製した絶縁基板10を用いて発電モジュール1を作製した。
(比較例1のサンプルの作製)
基板としてガラスを使用し、絶縁薄膜としてSiOを使用して、イオンプレーティング法を用いて、従来の製造方法により絶縁基板を作製した。作製した絶縁基板を用いて発電モジュールを作製した。
(比較例2のサンプルの作製)
基板としてSUS430を使用し、絶縁薄膜としてSiOを使用して、イオンプレーティング法を用いて、従来の製造方法により絶縁基板を作製した(作製した絶縁基板はピンホール対策が施されていない。)。作製した絶縁基板を用いて発電モジュールを作製した。
Figure 0006239954
各サンプルの基板とセルのモリブデン薄膜との間の抵抗値を測定した。測定結果を表4に示す。
Figure 0006239954
表4に示すように、比較例1の発電モジュールでは、基板とセルのモリブデン薄膜との間の抵抗値は、測定装置の測定範囲をはるかに上回る値となり、測定不能(無限大)であった。比較例2の発電モジュールでは、基板とセルのモリブデン薄膜との間の抵抗値は、120Ωであった。実施例の発電モジュール1では、基板11とセル15のモリブデン薄膜16との間の抵抗値は、10MΩであった。以上の結果より、基板として導電材料でないガラスを使用した比較例1の発電モジュールでは、抵抗値が極めて大きくなっていることが分かる。そして、実施例のピンホール対策が施された発電モジュール1では、抵抗値は、ピンホール対策が施されていない比較例2の発電モジュールにおける抵抗値よりもはるかに大きな値となっており、本願発明の効果を奏することが確認できた。なお、いずれの発電モジュールにおいても、光の電力変換効率は、実用に耐え得る範囲内であり、実施例の発電モジュールについて特に問題は生じない。
なお、本発明の絶縁基板10の製造方法は、前記実施形態に限定されるものではなく、種々の変更が可能である。例えば、基板11は、SUS430以外であってもよい。また、第1層13と第2層14とは異なる材料であってもよい。また、モジュール1のセル15の数は、6つ以外であってもよい。
前記実施形態では、イオンプレーティング法を挙げたが、真空成膜一般(スパッタリング・真空蒸着・CVD・PVD等)に適用可能である。また、適用する基板として、ピンホールを嫌う絶縁薄膜やバリア膜を成膜する場合が特に有効である。基板が金属薄板やプラスチックフィルムである場合、Roll to Rollプロセス内で、第1段階の加熱ロールで薄く成膜(第1層)し、第2段階の冷却ロールで冷却し、第3段階の加熱ロールで目的とする膜厚まで膜(第2層)を成膜するような工程にも適用できる。
1 発電モジュール
10 絶縁基板
11 基板
12 絶縁薄膜
13 第1層
14 第2層
15 セル
16 接合部(モリブデン薄膜)
17 CIGS層
18 バッファ層
19 透明電極層
22 ダスト
23 不純物
24 ピンホール
25 ピンホール

Claims (6)

  1. 基板に薄膜を形成する方法において、
    前記基板を第1温度まで加熱した後、前記基板に前記薄膜の第1層を厚さ100nm〜1μmで成膜し、前記第1温度の加熱により前記基板上のガス化可能な不純物をガス化して前記第1層から追い出して前記第1層に第1のピンホールを形成し、
    前記第1層が成膜された前記基板を洗浄することなく前記第1温度より低い第2温度まで冷却して、前記基板の線膨張係数と前記第1層の線膨張係数の違い及び内部応力により前記基板上に付着したダストを外側に押し出して前記第1層に第2のピンホールを形成し、
    前記第1層の表面に前記薄膜の第2層を成膜して前記第1のピンホールと前記第2のピンホールを埋めることを特徴とする成膜方法。
  2. 導電材料からなる基板に絶縁薄膜を形成する絶縁基板の製造方法において、
    前記基板を第1温度まで加熱した後、前記基板に前記絶縁薄膜の第1層を厚さ100nm〜1μmで成膜し、前記第1温度の加熱により前記基板上のガス化可能な不純物をガス化して前記第1層から追い出して前記第1層に第1のピンホールを形成し、
    前記第1層が成膜された前記基板を洗浄することなく前記第1温度より低い第2温度まで冷却して、前記基板の線膨張係数と前記第1層の線膨張係数の違い及び内部応力により前記基板上に付着したダストを外側に押し出して前記第1層に第2のピンホールを形成し、
    前記第1層の表面に前記絶縁薄膜の第2層を成膜して前記第1のピンホールと前記第2のピンホールを埋めることを特徴とする絶縁基板の製造方法。
  3. 前記基板は金属であることを特徴とする請求項2に記載の絶縁基板の製造方法。
  4. 前記第1温度は200〜300℃であり、前記第2温度は常温であることを特徴とする
    請求項2または3に記載の絶縁基板の製造方法。
  5. 導電材料からなる基板を第1温度まで加熱して前記基板に厚さ100nm〜1μmで成膜された第1層と、前記第1層が成膜された基板を洗浄することなく前記第1温度より低い第2温度まで冷却して前記第1層の表面に成膜された第2層とからなる絶縁薄膜が形成された絶縁基板と、
    前記絶縁基板の前記絶縁薄膜の表面に設けられた接合部と前記絶縁薄膜の上層に設けられた電極部との間に異種材質の層を有する複数のセルと
    を備え、
    前記セルの電極部によって異なるセルの接合部に他方が接続することにより電気的に接続して前記複数のセルを直列に配置したことを特徴とするモジュール。
  6. 前記モジュールは発電モジュールであることを特徴とする請求項5に記載のモジュール。
JP2013246368A 2013-11-28 2013-11-28 成膜方法、絶縁基板の製造方法、及びモジュール Active JP6239954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013246368A JP6239954B2 (ja) 2013-11-28 2013-11-28 成膜方法、絶縁基板の製造方法、及びモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013246368A JP6239954B2 (ja) 2013-11-28 2013-11-28 成膜方法、絶縁基板の製造方法、及びモジュール

Publications (3)

Publication Number Publication Date
JP2015105387A JP2015105387A (ja) 2015-06-08
JP2015105387A5 JP2015105387A5 (ja) 2016-09-08
JP6239954B2 true JP6239954B2 (ja) 2017-11-29

Family

ID=53435714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013246368A Active JP6239954B2 (ja) 2013-11-28 2013-11-28 成膜方法、絶縁基板の製造方法、及びモジュール

Country Status (1)

Country Link
JP (1) JP6239954B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2820289C2 (de) * 1978-05-10 1986-09-18 Leybold-Heraeus GmbH, 5000 Köln Verfahren zum Beschichten von metallischen Substraten mit Legierungsschichten bei erhöhter Substrattemperatur
JPH056991A (ja) * 1991-06-26 1993-01-14 Kanegafuchi Chem Ind Co Ltd 読み取り装置及びその製造方法
JPH05306460A (ja) * 1992-05-01 1993-11-19 Nippon Steel Corp アルミナ膜をコーティングした絶縁材料の製造方法
JPH07258825A (ja) * 1994-03-23 1995-10-09 Hitachi Ltd セラミック被膜被覆材並びにその製造方法及び装置
DE4442824C1 (de) * 1994-12-01 1996-01-25 Siemens Ag Solarzelle mit Chalkopyrit-Absorberschicht
JP3017428B2 (ja) * 1995-09-26 2000-03-06 キヤノン株式会社 光起電力素子の形成方法
JP3564313B2 (ja) * 1999-01-29 2004-09-08 富士通株式会社 薄膜磁気ヘッドの絶縁膜の形成方法
EP1449583A4 (en) * 2001-11-29 2010-06-09 Shibaura Mechatronics Corp METHOD AND DEVICE FOR PRODUCING A PHOTOCATALYZERELEMENTS
JP4132931B2 (ja) * 2002-04-11 2008-08-13 株式会社神戸製鋼所 硬質皮膜被覆工具およびその製造方法
JP2004255511A (ja) * 2003-02-25 2004-09-16 Kyocera Corp センサ回路付切削工具
JP5529484B2 (ja) * 2008-10-28 2014-06-25 キヤノンアネルバ株式会社 基板搬送装置、及び磁気記録媒体の製造方法
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2012238789A (ja) * 2011-05-13 2012-12-06 Fujifilm Corp 半導体装置、太陽電池モジュール、太陽電池ストリングおよび太陽電池アレイ

Also Published As

Publication number Publication date
JP2015105387A (ja) 2015-06-08

Similar Documents

Publication Publication Date Title
US9252041B2 (en) Electrostatic chuck
JP5116363B2 (ja) 導体線の製造方法
JPWO2004064167A1 (ja) 透光性薄膜太陽電池モジュールおよびその製造方法
US8395257B2 (en) Electronic module and method for producing an electric functional layer on a substrate by blowing powder particles of an electrically conductive material
JP2014187166A5 (ja)
JP2012119343A (ja) 太陽電池の製造方法、太陽電池の製造装置及び太陽電池
US8749950B2 (en) Ionic polymer metal composite capacitor
JP2011035203A (ja) 熱電変換モジュール
US20130340826A1 (en) Flexible solar cell assembly and use of the same
CN103843149B (zh) 包括有涂覆步骤的制造结构的方法和对应的结构及装置
JP2017017238A5 (ja)
JP2009540600A (ja) 太陽電池及び関連する方法
JP2010519750A (ja) ピエゾアクチュエータおよびピエゾアクチュエータの製造方法
JP2013539216A5 (ja)
JP2013539216A (ja) 基板シート
US8329495B2 (en) Method of forming photovoltaic modules
JP2011124494A5 (ja)
JP6239954B2 (ja) 成膜方法、絶縁基板の製造方法、及びモジュール
US20120049316A1 (en) Thermoelectric module and method for fabricating the same
JP5433729B2 (ja) 太陽電池の製造方法
Crupi et al. Laser irradiation of ZnO: Al/Ag/ZnO: Al multilayers for electrical isolation in thin film photovoltaics
JP6362932B2 (ja) 太陽電池モジュール及びその製造方法
JP2011142034A (ja) 固体電解質膜とその製造方法および固体電解質電池
JP2020047632A (ja) 熱電素子、発電装置、電子機器、及び熱電素子の製造方法
BE1019812A3 (fr) Panneau de vitrage comprenant une premiere feuille de verre, au moins un circuit electrique interne et un connecteur.

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R150 Certificate of patent or registration of utility model

Ref document number: 6239954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250