CN101263605A - 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管 - Google Patents

包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管 Download PDF

Info

Publication number
CN101263605A
CN101263605A CNA200680033996XA CN200680033996A CN101263605A CN 101263605 A CN101263605 A CN 101263605A CN A200680033996X A CNA200680033996X A CN A200680033996XA CN 200680033996 A CN200680033996 A CN 200680033996A CN 101263605 A CN101263605 A CN 101263605A
Authority
CN
China
Prior art keywords
film
atom
composition
tft
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680033996XA
Other languages
English (en)
Other versions
CN101263605B (zh
Inventor
岩崎达哉
田透
板垣奈穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CN201410317457.5A priority Critical patent/CN104659105B/zh
Publication of CN101263605A publication Critical patent/CN101263605A/zh
Application granted granted Critical
Publication of CN101263605B publication Critical patent/CN101263605B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

这里公开了一种包括由包括In和Zn的氧化物半导体材料构成的沟道的场效应晶体管。通过In/(In+Zn)表达的原子组成比率不少于35原子％并且不多于55原子％。Ga不包括在氧化物半导体材料中，或者当Ga包括在其中时，将通过Ga/(In+Zn+Ga)表达的原子组成比率设置为30原子％或更低。所述晶体管具有改进的S值和场效应迁移率。

Description

包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管
技术领域
本发明涉及一种使用氧化物半导体的场效应晶体管。另外，本发明涉及一种使用有机电致发光器件、无机电致发光器件或液晶器件并利用所述晶体管的显示设备。
背景技术
在“Nature”，Vol.432，25，November 2004(pp.488-492)中描述了这样一种技术，该技术涉及一种将包括In、Zn和Ga的氧化物半导体用于沟道的TFT(薄膜晶体管)。
“Nature”，Vol.432，25，November 2004(pp.488-492)的文章描述了这样一种技术，该技术将具有原子组成比率In∶Ga∶Zn＝1.1∶1.1∶0.9(原子比率)的非结晶氧化物半导体用于TFT的沟道层。
本发明的发明者通过溅射法形成在In、Ga和Zn之间具有基本相等的原子组成比率的氧化物半导体膜，并确定该氧化物半导体膜可供TFT的沟道层使用。
然后，为了实现优等的TFT器件，本发明的发明者详细地研究了In-Ga-Zn-O半导体的成分依赖性。
结果，提出了本发明，在本发明中，可通过使Ga与In和Zn的组成比率小于传统的原子组成比率来改进S值和场效应迁移率，S值和场效应迁移率中的每个为晶体管特性的评估项之一。另外，在技术上公开了在时间稳定性和操作稳定性方面显示优良的TFT特性的In-Ga-Zn原子组成比率。
发明内容
根据本发明的第一方面，提供一种包括由包括In和Zn的氧化物半导体材料构成的沟道的场效应晶体管，在该晶体管中，通过In/(In+Zn)表达的原子组成比率不少于35原子％并且不多于55原子％，并且Ga不包括在所述氧化物半导体材料中，或者当Ga包括在其中时，通过Ga/(In+Zn+Ga)表达的原子组成比率为30原子％或更低。
此外，在所述场效应晶体管中，通过Ga/(In+Zn+Ga)表达的组成比率为15原子％或更低。
此外，在所述场效应晶体管中，通过Ga/(In+Zn+Ga)表达的原子组成比率等于或小于5原子％。
此外，在所述场效应晶体管中，通过Ga/(In+Zn+Ga)表达的原子组成比率不少于5原子％并且不多于15原子％。
对于所述组成比率，优选地，通过In/(In+Zn)表达的原子组成比率为40原子％或更高，或者所述组成比率为50原子％或更低。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的被a、f、i和k包围的区中的成分。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的被S、n、k和V包围的区中的成分。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的被R、e、q和S包围的区中的成分。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的线R-e上的成分。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的被n、g、U和T包围的区中的成分。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的被Y、h、i和k包围的区中的成分。
根据本发明的另一方面，提供一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，在该晶体管中，所述氧化物半导体具有下面表1中所示的关于In、Zn和Ga的相图的被a、f、i和k包围的区中的成分，并且还包括添加到其的Sn。
具体地讲，优选地，Sn与包括在所述氧化物半导体中的In、Zn、Ga和Sn之和的比率为0.1原子％至20原子％。
根据本发明的另一方面，提供一种将包括In和Zn的氧化物半导体用于沟道的晶体管。所述氧化物半导体的通过In/(In+Zn)表达的原子组成比率为大于或等于35原子％且小于或等于45原子％。
根据本发明的另一方面，提供一种将包括In和Zn的氧化物半导体用于沟道的晶体管。所述沟道层具有电阻率大于或等于1Ωcm且小于或等于1kΩcm。
表1：
Figure A20068003399600061
根据本发明，可提供这样一种场效应晶体管，其包括场效应迁移率和S值的晶体管特性优良，并且其可靠性高。
从以下示例性实施例的描述(参考附图)，本发明的进一步的特征将变得清楚。
附图说明
图1是显示根据本发明的氧化物的解释性相图；
图2显示根据本发明的晶体管的结构的示例；
图3是显示在示例1中获得的结果的总结的相图；
图4是显示在示例2中获得的结果的总结的相图；
图5是显示基于在示例1至示例4中获得的结果的TFT的载体迁移率的总结的相图；
图6是显示在示例3中生成的In-Zn-O膜的In-Zn组成比率和电阻率之间的关系的曲线图；
图7A是显示在示例3中生成的TFT器件的In-Zn-O膜的组成比率和载体迁移率之间的关系的曲线图，图7B是显示所述组成比率和电流导通/截止比率之间的关系的曲线图；
图8A是显示在示例3中生成的TFT器件的In-Zn-O膜的组成比率和阈值电压之间的关系的曲线图，图8B是显示所述组成比率和亚阈值摆幅值(S值)之间的关系的曲线图；
图9是显示在示例3中生成的TFT器件的传输特性的曲线图；
图10是显示根据本发明的氧化物的解释性相图；
图11A和图11B显示根据本发明的薄膜晶体管的结构示例(即，截面图)；
图12A和图12B显示根据本发明的薄膜晶体管的TFT特性的曲线图；
图13A和图13B显示根据本发明的薄膜晶体管的滞后特性的曲线图；
图14是显示In-Ga-Zn-O的非结晶氧化物膜的电子载体浓度和膜形成期间的氧分压之间的关系的曲线图；
图15A、图15B、图15C和图15D显示在示例3中生成的TFT器件的In-Zn-O膜上的膜形成期间的气氛中的氧流速及其TFT特性中的每个特性之间的关系的曲线图；
图16是显示在示例3中获得的结果的总结的相图；
图17是显示在示例4中获得的结果的总结的相图；
图18是显示在示例1至示例4中获得的结果的总结的相图；
图19是显示在示例3中生成的In-Zn-O膜的电阻率的时间变化的曲线图；
图20是显示在示例3中生成的薄膜晶体管的TFT特性的时间变化的曲线图；
图21是显示在示例4中生成的In-Ga-Zn-O膜的电阻率的时间变化的曲线图；
图22是显示在示例4中生成的薄膜晶体管的TFT特性的时间变化的曲线图；
图23是显示在示例4中生成的In-Ga-Zn-O膜的电阻率的时间变化的曲线图；
图24A、图24B和图24C显示在示例1中生成的薄膜晶体管在施加DC偏压应力(stress)之前获得的TFT特性和在施加DC偏压应力之后获得的TFT特性的曲线图；和
图25显示在示例3中生成的薄膜晶体管在施加DC偏压应力之前获得的TFT特性和在施加DC偏压应力之后获得的TFT特性的曲线图。
具体实施方式
(第一实施例)
首先，将描述作为晶体管操作特性的评估项之一的S值。图12A和图12B显示根据本发明的场效应晶体管的典型特性。
当在源极和漏极之间施加大约5V-20V的电压Vd时，在0V和5V-20V之间切换将施加的栅电压Vg可控制在源极和漏极之间流动的电流Id(即，导通/截止操作)。
图12A显示改变Vg时Id-Vd特性的示例，图12B显示在Vd＝6V时Id-Vg特性(即，传输特性)的示例。
存在晶体管特性的各评估项。例如，存在场效应迁移率μ、阈值电压(Vth)、导通/截止比率、S值等。
可从线性区中的特性或饱和区中的特性获得场效应迁移率。例如，存在这样一种方法，该方法基于传输特性的结果创建√Id-Vg曲线图，并从该曲线图的梯度推出场效应迁移率。在本说明书中，除非以其它的方式说明，否则通过使用这种方法对场效应迁移率进行评估。
几种方法用于获得阈值。例如，存在从√Id-Vg曲线图的x截距推出阈值电压Vth的方法。
可基于传输特性中的最大Id值和最小Id值之间的比率获得导通/截止比率。
可从基于传输特性的结果创建的Log(Id)-Vd曲线图的梯度的倒数推出S值。
S值的单位为V/decade，S值为小值是优选的。
(沟道层的模式1：In-Ga-Zn-O系统)
首先，将描述在In-Ga-Zn-O材料用于有源层的情况下的优选成分范围。
稍后将在示例1至示例4中详细描述制造和评估方法。通过使用组合技术，在单个基底上形成大量包括其成分彼此不同的有源层的器件。然后，对形成的器件进行评估。根据这样的方法，可确定晶体管特性对有源层的成分的依赖性。每个场效应晶体管(FET)的结构为如图2所示的底栅顶部接触的类型，在该类型中，分别地，n+-Si和SiO2用于栅极和栅绝缘层，Au/Ti用于源极和漏极。沟道宽度和沟道长度分别为150μm和10μm。用于FET评估的源漏电压为6V。
在TFT特性评估中，基于√Id(Id：漏电流)相对于栅电压(Vg)的梯度获得电子迁移率，基于最大Id值和最小Id值之间的比率获得电流导通/截止比率。将在√Id与Vg的绘图中Vg轴上的截距取作阈值电压。
将dVg/d(log Id)的最小值取作S值(即，使电流增加一个量级的幅值所需的电压值)。
为了对操作稳定性进行评估，对TFT进行应力测试。在400秒内，将12V的DC电压应力施加到栅极，将12V的DC电压应力施加在源极和漏极之间。对TFT特性的变化进行评估以对DC偏压应力抵抗性(即，操作稳定性)进行评估。对DC偏压应力之前和之后之间的阈值电压的差(即，阈值漂移)进行评估。
作为参考器件，包括由In∶Ga∶Zn＝1∶1∶1的氧化物半导体材料构成的有源层的薄膜晶体管被生成，对其晶体管特性进行评估。结果，S值大约为1.2(V/decade)。另外，场效应迁移率大约为5cm2/Vs，由DC偏压应力引起的阈值漂移大约为2.7V。
接下来，生成包括具有各种Ga组成比率的有源层的薄膜晶体管，并将它们进行相互比较。使用通过Ga/(In+Ga+Zn)表达的Ga原子组成比率为30原子％的氧化物半导体材料，并对晶体管特性进行评估。结果，场效应迁移率超过7cm2/Vs。当使用Ga组成比率为15原子％的氧化物材料时，场效应迁移率超过12cm2/Vs。也就是说，当Ga组成比率减少时，可实现具有大的场效应迁移率的薄膜晶体管。
当通过Ga/(In+Ga+Zn)表达的Ga原子组成比率为30原子％时，S值显示大约为1.2(V/decade)。当Ga组成比率为15原子％时，S值显示1(V/decade)。也就是说，当Ga组成比率减少时，可实现具有小的S值的薄膜晶体管。
当通过Ga/(In+Ga+Zn)表达的Ga原子组成比率为30原子％时，由DC偏压应力引起的阈值漂移大约为2.6V。当Ga组成比率为15原子％时，阈值漂移等于或小于1V。也就是说，当Ga组成比率减少时，可实现在DC偏压应力下具有小的阈值漂移的薄膜晶体管。
接下来，将描述In和Zn的优选组成比率。在图1中所示的相图中，在不包括Ga的情况下b点到e点范围内的S值的变化如下。
表2
  b点   R点   W点   c点   d点   e点
  In/(In+Zn)   20％   30％   40％   50％   60％   70％
  S值(V/decade) - 0.7 0.2 0.3 0.6 -
In/(In+Zn)＝20原子％的事实是指In原子组成比率为0.2，也就是说，In∶Zn＝0.2∶0.8。虽然显示W点处的S值大约为0.2，但是如稍后在示例中所描述的，实际值为0.16。由于不执行晶体管操作，所以不能对b点和e点处的S值进行评估。
从上述结果明显看出，当将组成比率控制在W点附近和c点附近之间时，可实现极低的S值。
还可从此看出，当通过In/(In+Zn)表达的In组成比率变为35％或更高时，S值明显降低。除此之外，当所述组成比率变为55原子％或更低时，S值明显降低。
也就是说，当将通过In/(In+Zn)表达的In原子组成比率设置为不少于35原子％并且不多于55原子％时，可获得具有极小的S值的氧化物半导体。
更优选地，上述范围为40原子％至50原子％的范围。
在包括10原子％Ga的氧化物半导体的情况下，以相同的方式获得m点、S点、n点和p点处的S值。在m点的情况下，不执行TFT操作。S点和n点中的每个点处的S值为0.7，p点处的S值为0.8。
因此，为了获得具有小的S值的薄膜晶体管，优选地，包括在氧化物半导体中的Ga的量小。具体地讲，理想情况是，通过Ga/(In+Zn+Ga)表达的Ga原子组成比率为0.30或更低(即，30原子％或更低)，优选地，为0.15或更低(即，15原子％或更低)，更优选地，为0.05或更低(即，5原子％或更低)。
W点和c点处的场效应迁移率超过15(cm2/Vs)。
由DC偏压应力引起的阈值漂移大约为0.7V。因此，发现获得优选的应力抵抗性。
以上描述了由于Ga的量的减少而引起的好的影响。还存在由于Ga的量的增加而引起的好的影响。以下将对这些进行描述。
如上所述，当Ga为0原子％时，显现晶体管操作的通过In/(In+Zn)表达的比率的范围在30原子％至60原子％内。当Ga的量增加以使通过Ga/(In+Ga+Zn)表达的Ga原子组成比率为15原子％时，在通过In/(In+Ga+Zn)表达的In原子组成比率的成分范围22.5原子％或更高且57.5原子％或更低中显现晶体管操作。当Ga的量增加以使通过Ga/(In+Ga+Zn)表达的Ga原子组成比率为30原子％时，在通过In/(In+Ga+Zn)表达的In原子组成比率的成分范围10原子％或更高且60原子％或更低中显现晶体管操作(开关操作)。当通过In/(In+Ga+Zn)表达的In原子组成比率的范围为10原子％或更低时，不能通过正的栅偏压来提高电流(Id)。另外，当In组成比率的范围为60原子％或更高时，相对大的电流流过，即使通过负的栅偏压，也不能使该电流降低。在这些In组成比率下，不能获得105或更高的电流导通/截止比率。因此，随着Ga组成比率增加，存在这样的优点，即，组成比率In∶Zn的成分设计范围(即，可用于晶体管的成分范围)变宽。
从环境稳定性的角度来讲，Ga的量大是优选的。
在Ga为0原子％的W点和c点中的每个点处，对留在所述气氛中的氧化物半导体的电阻率的时间稳定性进行评估。结果，当氧化物半导体的初始电阻率低(即，少于100Ωcm)时，很难观察到电阻率的变化。与此相反，当氧化物半导体的初始电阻率高时，观察到电阻率的时间减小的趋势。
初始电阻率表示在形成氧化物半导体膜之后立即测量的电阻率的值。可基于包括膜形成期间的氧分压的膜形成条件对氧化物半导体的初始电阻率进行控制。
接下来，以相同的方式在S点和n点中的每个点处对包括10原子％Ga的氧化物半导体的电阻率的时间稳定性进行评估。结果，即使当氧化物半导体的初始电阻率高时，电阻率在时间上也是稳定的。此外，当将以上氧化物半导体应用于TFT时，几乎没有晶体管特性的时间变化，所述晶体管特性诸如阈值电压和截止电流。
作为本发明的发明者的集中研究的结果，显现这样的趋势，即，当将具有高电阻率的氧化物半导体应用于沟道层时，实现所谓的“正常截止特性”。“正常截止特性”是指：当没有施加栅电压时，阈值电压为正，并且没有电流流过(晶体管为截止状态)。从这个观点来看，由于可实现这样的薄膜晶体管，在该晶体管中，阈值电压的时间变化和截止电流小，所以优选使用其电阻率的时间变化小的氧化物半导体。
因而，为了获得具有相对高的阈值并且在时间稳定性方面优良的氧化物半导体，需要将一定量的Ga包括在氧化物半导体中。具体地讲，理想情况是，通过Ga/(In+Zn+Ga)表达的Ga原子组成比率为5原子％或更高。
以下，将使用图18对上述优选的成分范围进行总结。
指出，图18的三元相图显示包括在In-Ga-Zn-O氧化物半导体中的In、Ga和Zn之间的比率(即，原子百分比)。不考虑氧的量。
在该图中，没有描述氧的量。例如，当假设In为三价、Ga为三价、Zn为二价时，其附近的化学计量和成分被提及。如稍后所述，可基于，例如，膜形成期间的氧压力对源于化学计量的偏差数(即，氧缺陷的数量)进行控制。
在三元相图中，例如，点(1)指示Zn与包括在氧化物半导体中的Zn和In之和的比率为65原子％，In与Zn和In之和的比率为35原子％。以下显示每个点处的组成比率(原子％)。
点(1)In∶Ga∶Zn＝35∶0∶65
点(2)In∶Ga∶Zn＝55∶0∶45
点(3)In∶Ga∶Zn＝30.8∶5∶64.2
点(4)In∶Ga∶Zn＝55.8∶5∶39.2
点(5)In∶Ga∶Zn＝22.5∶15∶62.5
点(6)In∶Ga∶Zn＝57.5∶15∶27.5
点(7)In∶Ga∶Zn＝10∶30∶60
点(8)In∶Ga∶Zn＝60∶30∶10
当如下In-Ga-Zn-O薄膜被用作沟道层时，可提供具有比传统的晶体管(In∶Ga∶Zn＝1∶1∶1)的场效应迁移率高的场效应迁移率的晶体管，所述In-Ga-Zn-O薄膜具有图18中所示的相图上的由用于连接点(1)、(2)、(8)和(7)的线包围的成分区中的成分。
此外，当如下In-Ga-Zn-O薄膜被特别用作沟道层时，与传统的晶体管相比，可提供具有优良的晶体管特性和优选的DC偏压应力阻抗的晶体管，所述In-Ga-Zn-O薄膜具有图18中所示的相图上的如下成分区中的成分，该成分区在上述成分区内，并被用于连接点(1)、(2)、(6)和(5)的线包围。
此外，当如下In-Ga-Zn-O薄膜被特别用作沟道层时，与传统的晶体管相比，可提供具有优良的晶体管特性和极小的S值的晶体管，所述In-Ga-Zn-O薄膜具有图18中所示的相图上的如下成分区中的成分，该成分区在上述成分区内，并被用于连接点(1)、(2)、(4)和(3)的线包围。
此外，当如下In-Ga-Zn-O薄膜被特别用作沟道层时，可提供具有优于传统的晶体管的优良的晶体管特性和时间稳定性的晶体管，所述In-Ga-Zn-O薄膜具有图18中所示的相图上的这样的成分区中的成分，该成分区在上述成分区内，并被用于连接点(3)、(4)、(6)和(5)的线包围。
(场效应晶体管的结构)
将描述可用于本发明的场效应晶体管的结构。指出，以上描述的S值等为在使用图2所示的结构的情况下通过测量而获得的结果，并且分别将沟道长度L和沟道宽度W设置为10μm和150μm。
图2显示底栅类型的晶体管的示例。
在图2中，标号21表示基底(还用作栅极的n+-Si基底)，“22”表示栅绝缘层(SiO2)，“25”表示沟道(氧化物半导体)。标号24和27表示第一电极(由例如Ti构成)，23和26表示第二电极(由Au构成)。指出，Ni可代替Ti用于第一电极。
上述实施例中的氧化物半导体(沟道)的厚度的范围为10nm-200nm，优选地为20nm-100nm。更优选地，所述厚度的范围为30nm-70nm。
优选地，使用诸如溅射法(SP法)的汽相淀积法、脉冲激光淀积法(PLD法)、电子束淀积法、原子层淀积法作为形成膜的方法。在汽相淀积法中，从高生成率的角度来讲，SP法是合适的。然而，膜形成方法不限于这些方法。可使膜形成期间的基底的温度基本保持在室温，而无需特意加热基底。
为了在将非结晶氧化物半导体用于其沟道层的薄膜晶体管中获得优选的TFT特性，执行以下步骤。
也就是说，优选地，将具有导电率10S/cm或更低且0.0001S/cm或更高的半绝缘非结晶氧化物半导体膜应用于沟道层。虽然载体浓度取决于沟道层的材料成分，但是这些非结晶氧化物半导体膜具有约为1014/cm3-1018/cm3的电子载体浓度。
当导电率为10S/cm或更高时，不能生成正常截止的晶体管，并且不能获得大的导通/截止比率。在极端的情况下，即使当施加栅电压时，在源极和漏极之间流动的电流不切换导通/截止，因此没有显现晶体管操作。另一方面，在绝缘体的情况下，也就是说，在导电率为0.0001S/cm或更低的情况下，不能获得大的导通电流。在极端的情况下，即使当施加栅电压时，在源极和漏极之间流动的电流也不切换导通/截止，因此没有显现晶体管操作。
膜形成期间的氧分压控制氧化物半导体的导电率及其电子载体浓度。也就是说，主要通过控制氧分压来控制氧化物半导体膜中的氧缺陷的数量，从而控制电子载体浓度。图14是显示在通过溅射法形成In-Ga-Zn-O氧化物半导体薄膜的情况下载体浓度对氧分压的依赖性的示例的曲线图。
当以高精度控制氧分压时，可获得半绝缘膜，该膜是具有约为1014/cm3-1018/cm3的电子载体浓度的半绝缘非结晶氧化物半导体膜。然后，当将这样的薄膜应用于沟道层时，可生成优选的TFT。如图14所示，典型地，在氧分压大约为0.005Pa时执行膜形成，并且可获得半绝缘薄膜。
当氧分压为0.001Pa或更低时，导电率太高。另一方面，当氧分压为0.01Pa或更高时，膜变为绝缘体。因此，存在这样的膜不适合作为晶体管的沟道层的情况。
优选的氧分压取决于沟道层的材料成分。
图1中所示的相图显示包括在氧化物半导体中的In、Ga和Zn之间的比率(原子比率)。不考虑氧的量。例如，相图上的点“a”指示Zn与包括在氧化物半导体中的Zn和In之和的比率为90原子％，In与Zn和In之和的比率为10原子％。
虽然图1中用虚线指示的区根据包括在氧化物半导体中的氧的量而稍微改变，但是位于虚线左侧的区为结晶区或显示高结晶度的区，位于虚线右侧的区为非结晶区。
关于源极、漏极和栅极的材料，可使用由In2O3∶Sn、ZnO等构成的透明导电膜或由Au、Pt、Al、Ni等构成的金属膜。
栅绝缘层的厚度为，例如，约50nm-300nm。
图11A和图11B显示场效应晶体管的其它结构示例。
图11A和图11B为截面图。在图中，标号10表示基底，“11”表示沟道层，“12”表示栅绝缘层，“13”表示源极，“14”表示漏极，“15”表示栅极。
场效应晶体管具有包括栅极15、源极13和漏极14的三端子器件。
这个器件为具有以下功能的电子有源器件，所述功能用于基于施加到栅极的电压Vg控制流进沟道层的电流Id以对在源极和漏极之间流动的电流Id进行导通和截止。
图11A显示顶栅结构的示例，在顶栅结构中，栅绝缘膜12和栅极15按这个顺序形成在半导体沟道层11上。图11B显示底栅结构的示例，在底栅结构中，栅绝缘膜12和半导体沟道层11按这个顺序形成在栅极15上。从电极和沟道层-绝缘层界面之间的构造关系的角度来讲，图11A中所示的结构称为参差结构(stagger)，图11B中的结构称为反参差结构。
本发明中的TFT结构不限于上述结构。因此，可任意使用顶栅结构、底栅结构、参差结构或反参差结构。
玻璃基底、塑料基底、塑料膜等可用作基底10。
关于栅绝缘层12的材料，可应用任何绝缘材料。例如，一种选自Al2O3、Y2O3、SiO2和HfO2的化合物或者包括这些化合物中的至少两种的混合化合物可用于栅绝缘层12。
关于源极13、漏极14和栅极15中的每个的材料，可应用任何传导材料。例如，可使用由In2O3∶Sn、ZnO等构成的透明导电膜或由Au、Pt、Al、Ni等构成的金属膜。
当透明材料用于沟道层、栅绝缘层、电极和基底时，可生成透明薄膜晶体管。
晶体管特性的评估项包括滞后评估。
将参考图13A和图13B描述滞后。滞后是指，当在TFT传输特性的评估中如在图13A和图13B中的每个所示在Vd保持恒定的同时Vg摆动(即，增大和减小)时，在电压的上升时和下降时，Id显现不同的值。当滞后大时，对应于Vg获得的Id的值改变。因此，具有小的滞后的器件是优选的。图13A显示滞后大的示例，图13B显示滞后小的示例。
(沟道层的优选成分示例)
前面描述了有源层的优选材料成分。以下的组合范围也可以是优选的成分范围。接下来，将参考图1和图10所示的相图描述在In-Ga-Zn氧化物半导体用于TFT的沟道层的情况下的优选组成比率。
图1和图10所示的三元相图中的每个显示包括在In-Ga-Zn-O氧化物半导体中的In、Ga和Zn之间的比率(原子％)。不考虑氧的量。
例如，当假设In为三价、Ga为三价、Zn为二价时，其附近的化学计量和成分被再次应用。如稍后所描述的，例如可基于膜形成期间的氧压力对源于化学计量的偏差数(即，氧缺陷的数量)进行控制。
在三元相图中，例如，点“a”指示Zn与包括在氧化物半导体中的Zn和In之和的比率为90原子％，In与Zn和In之和的比率为10原子％。以下显示作为每个点处的组成比率的原子百分比。
点″a″In∶Ga∶Zn＝10∶0∶90
点″b″In∶Ga∶Zn＝20∶0∶80
点″c″In∶Ga∶Zn＝50∶0∶50
点″d″In∶Ga∶Zn＝60∶0∶40
点″e″In∶Ga∶Zn＝70∶0∶30
点″f″In∶Ga∶Zn＝90∶0∶10
点″g″In∶Ga∶Zn＝80∶10∶10
点″h″In∶Ga∶Zn＝50∶40∶10
点″i″In∶Ga∶Zn＝40∶50∶10
点″j″In∶Ga∶Zn＝10∶80∶10
点″k″In∶Ga∶Zn＝10∶50∶40
点″l″In∶Ga∶Zn＝10∶10∶80
点″m″In∶Ga∶Zn＝20∶10∶70
点″n″In∶Ga∶Zn＝50∶10∶40
点″p″In∶Ga∶Zn＝60∶10∶30
点″q″In∶Ga∶Zn＝70∶10∶20
点″R″In∶Ga∶Zn＝30∶0∶70
点″S″In∶Ga∶Zn＝30∶10∶60
点″T″In∶Ga∶Zn＝30∶30∶40
点″U″In∶Ga∶Zn＝60∶30∶10
点″V″In∶Ga∶Zn＝10∶30∶60
点″W″In∶Ga∶Zn＝40∶0∶60
点″X″In∶Ga∶Zn＝40∶10∶50
点″Y″In∶Ga∶Zn＝20∶40∶40
虽然图1中用虚线指示的区根据包括在氧化物半导体中的氧的量而稍微改变，但是位于虚线左侧的区为结晶区或者显示高结晶度的区，位于虚线右侧的区为非结晶区。结晶相位和非结晶相位之间的界线可根据包括膜厚度等的膜形成条件而移动，因此用两条虚线(1050和1060)指示可移动的范围。
也就是说，根据膜形成条件，在这两条虚线之间的任意成分，结晶区和非结晶区彼此分离。例如，在溅射膜形成法的情况下，所述界线的位置可根据靶和材料之间的距离以及气压而移动。
首先，在图1所示的相图上，存在被用于连接点“a”、“f”、“i”和“k”的线包围的成分区。当具有这个成分区中的成分的In-Ga-Zn-O薄膜被用作沟道层时，它可具有薄膜晶体管功能。因此，当在该区内选择任意的成分时，可提供具有期望的特性的晶体管。
这样的成分区中的成分是特别优选的，该成分区在上述成分区内，并且在图1中所示的相图上被用于连接点“S”、“n”、“k”和“V”的线包围。当具有这个成分区中的成分的非结晶材料用于沟道层时，可实现具有相对高的迁移率和接近0V的阈值电压的器件。具体地讲，存在能够以高重复性生成具有优选特性的晶体管的优点。虽然可以能够以高重复性生成所述晶体管的原因未知，但是可预期，所述晶体管对真空气氛、膜形成期间的温度以及膜形成之后的环境的稳定性优良。也就是说，所述成分的区为在器件要求稳定性和相对大的迁移率的情况下有用的区。
另外，在图1中所示的相图上存在″R″-″e″范围，即，如下范围，在该范围中，Ga不存在，并且通过In/(In+Zn)表达的原子组成比率为30原子％至70原子％。
当将这个范围中的In-Zn-O的非结晶膜应用于沟道层时，可实现这样的薄膜晶体管，该晶体管的场效应迁移率大，S值小，并且导通/截止比率大。
存在另一优点。当氧化物半导体膜形成期间的氧压力改变时，TFT特性的变化改变小。这意味着膜制备条件中的加工余量宽。在这个范围中，特别优选点“W”的附近，即，通过Zn/(Zn+In)表达的比率为60±5原子％的范围，因此可实现其S值小而且导通/截止比率大的晶体管。从在晶体管特性中将阈值电压控制成接近0V的值的角度来讲，这个成分是优选的。作为本发明的发明者的集中研究的结果，当通过Zn/(Zn+In)表达的原子组成比率为70原子％或更高时，获得结晶的薄膜。结晶的膜使TFT特性恶化。另一方面，当通过Zn/(Zn+In)表达的原子组成比率为30原子％或更低时，仅形成具有小的电阻率的膜，虽然这样的膜为非结晶状态，但是对于具有高导通/截止比率的TFT的沟道而言，这样的膜不是优选的。
另外，在图1中所示的相图上被用于连接点“R”、“e”、“q”和“S”的线包围的成分区中的成分是优选的。这个成分区具有如前所述的第二方面的特征和第三方面的特征。也就是说，能够以高的重复性生成这样的晶体管，其迁移率相对大，导通/截止比率大，S值小，并且特性优良。
在上述成分区中，被用于连接点“R”、“c”、“n”和“S”的线包围的区是特别优选的，这是因为导通/截止比率大。
在这个成分区中，各种晶体管特性(诸如，迁移率、导通/截止比率、S值、滞后和稳定性)通常是优选的(即，被平衡的)，所以可在宽范围中应用。
另外，在图1中所示的相图上存在被用于连接点“n”、“g”、“U”和“T”的线包围的成分区。这个区为这样的区，在该区中，易于生成具有负阈值的晶体管。此外，导通电流相对大，滞后小。也就是说，在将使用具有负阈值(即，正常导通类型)的晶体管的情况下，所述区中的成分有用。
另外，在图1中所示的相图上存在被用于连接点“Y”、“h”、“i”和“k”的线包围的成分区。这个成分区为这样的区，在该区中，易于生成具有正阈值的晶体管。可获得截止电流相对小的特性。可获得这个特性的原因未知。然而，可预期：在这个成分区中有这样的条件，即，可稳定地生成具有小的载体浓度的膜，同时氧化物半导体的迁移率相对小。
由于Ga成分相对大，所以还存在这样的优点，即，光学吸收边缘移到更短的波长，从而在大约400nm的波长，光学透明度高。反射率变小。也就是说，在器件不要求大的导通电流而要求小的截止电流或高透明度的情况下，这个成分区有用。
另外，这样的条件被提及，即，通过In/(Zn+In)表达的原子组成比率为35原子％或更高和45原子％或更低。在In和Zn之间的组成比率中，显现不取决于Ga在Ga浓度中的浓度的优选的晶体管特性。具体地讲，这个区为这样的区，在该区中，可获得高的迁移率和小的S值。
另外，这样的晶体管被提及，在该晶体管中，包括In和Zn的氧化物半导体用于沟道，沟道层的电阻率为1Ωcm或更高且1kΩcm或更低。
(沟道层的模式2：In-Ga-Zn-Sn-O系统)
接下来，将描述本发明的另一模式中的有源层的材料。
这样是合适的，即，有源层具有图10中所示的相图上的被用于连接点“a”、“f”、“i”和“k”的线包围的成分区中的成分，并包括添加到其的Sn。
当包括Sn时，优选使用以下结构。
Sn比率(即，Sn与In、Ga、Zn和Sn之和的比率)为0.1原子％至30原子％。所述比率优选为1原子％至10原子％，更优选为2原子％至7原子％。
包括In、Ga和Zn的氧化物半导体(具体地讲，能够实现正常导通TFT的氧化物半导体)的电特性对氧的量的变化非常敏感。然而，当添加Sn时，可使得所述特性对氧分压的变化(或者包括在氧化物半导体中的氧的量)不敏感。
有源层具有图1中所示的相图上的被用于连接点“a”、“f”和“j”的线包围的成分区中的成分，该有源层包括具有以下比率的Sn。Sn比率(即，Sn与In、Ga、Zn和Sn之和的比率)为0.1原子％至20原子％。所述比率优选为1原子％至10原子％，更优选为2原子％至7原子％。
本发明中的氧化物半导体(沟道)的厚度的范围为10nm-200nm，优选为20nm-100nm。更优选地，所述厚度的范围为30nm-70nm。
[示例]
(示例1)
在该示例中，为了研究沟道层的化学成分依赖性，使用组合方法。同时在基底上制造大量具有各种成分的In-Ga-Zn-O沟道层的TFT。使用成分分级的膜以在基底上形成沟道层的库。顺序地对多个位置上的TFT进行评估，并将它们进行相互比较以对TFT的成分依赖性进行系统调查。指出，不是必须使用这种方法。通过使用三元素倾斜入射溅射设备来形成成分级的In-Ga-Zn-O膜。三个靶位于相对于基底的倾斜方向，所以基底上的膜的成分根据距这些靶的距离之间的差而改变。因此，可在基底的表面上获得具有宽的三元成分分布的薄膜。表3显示In-Ga-Zn-O膜的膜形成条件。可为膜形成准备预定的成分材料源(即，靶)。可控制施加于多个靶中的每个靶的功率以形成具有预定成分的薄膜。
通过X射线荧光分析、光谱椭圆偏光法、X射线衍射和四点探针测量对形成的膜的物理属性进行评估。
如图2中的截面图所示，TFT的器件结构为底栅和顶部接触类型。在Ar和O2气体的混合物中将沟道层(平均大约50nm厚)溅射淀积在未加热的基底上。通过气体流速对O2的分压进行控制。所述器件具有TFT沟道的沟道宽度和长度的几何结构，其中，分别是，沟道宽度W＝150um，沟道长度L＝10um。基底被高度掺杂涂覆有热氧化硅膜(100nm厚)的n类型硅晶片，其中n类型硅和氧化硅膜分别作为栅极和栅绝缘体工作。通过电子束蒸发在沟道层上形成Au(40nm)/Ti(5nm)的源极和漏极。通过使用传统的光刻技术对膜进行构图。对于光致抗蚀剂的后烘培和光刻工艺，整个器件加工中最大加工温度为120摄氏度，并且不执行后退火处理。
表3In-Ga-Zn-O膜的膜形成条件
  最终真空   ＜1×10-4Pa
  气压   0.34-0.42Pa
气体流速   Ar：50sccmAr+O2混合物(O2：5％)：0-16sccm
RF功率   Ga2O3靶：60WZnO靶：50WIn2O3靶：30W
  基底温度   室温
通过光谱椭圆偏光法测量成分梯度膜的膜厚度，结果是平面内的膜厚度分布在±10原子％内。
将在0.2sccm的氧流速下形成的In-Ga-Zn-O成分梯度膜划分为16个部分。
用1B、1C、1D、2A、2B、2C、2D、2E、3A、3B、3C、3D、3E、4B、4C和4D表达膜上的各地址。通过X射线荧光分析获得In∶Ga∶Zn的对应组成比率。这个结果作为关于InO1.5、GaO1.5和ZnO的三元相图显示在图3中。图10显示通过X射线衍射(XRD)测量获得的In-Ga-Zn-O膜的非结晶成分区和结晶成分区。虽然形成的膜的大部分为非结晶状态，但是其部分具有在富Zn的区上观察到的结晶衍射峰。具体地讲，在地址编号2D和3D以及2E和3E中观察到峰。证实观察到的峰为来自InGaO3(ZnO)2和InGaO3(ZnO)5的衍射峰。上述结果表明：随着ZnO组成比率增加，In-Ga-Zn-O膜的结晶变得更容易。
根据光谱椭圆偏光法，例如，在富Ga的地址3C、3B和3A中，证实光学吸收边缘移到更短的波长，并且可见区中的反射率小。因此，当包括大量的Ga时，透明基底上的薄膜和器件显示良好的透明度。
分别通过四点探针法和光谱椭圆偏光法测量在0.2sccm的氧流速形成的In-Ga-Zn-O成分梯度膜的片材阻抗和厚度，以获得膜的电阻率。证实根据In-Ga-Zn组成比率引起的电阻率的变化。
发现富In的区中的阻抗变低，富Ga的区的阻抗变高。具体地讲，膜的阻抗受In组成比率的极大影响。这可能是由于以下事实引起：在富In的区中由氧缺陷引起的载体密度高，并且在In3+的情况下变为载体传输路径的正离子的未占用轨道特别宽，从而引入的电子载体显现高的传导率，等等。另一方面，在富Ga的区中，Ga-O的结合能大于Zn-O或In-O的结合能。因此，假设包括在膜中的氧空位的数量减少。
在In-Ga-Zn-O膜的情况下，发现显现适合于TFT有源层的阻抗值(1Ωcm-1kΩcm)的成分范围相对窄。
接下来，在膜形成气氛中的氧流速改变时，测量In-Ga-Zn-O成分梯度膜的电阻率。结果，发现In-Ga-Zn-O膜随着氧流速增加而增加。这可能是由于氧缺陷的数量的减少和由此而引起的电子载体密度的减少而引起的。显现适合于TFT有源层的阻抗值的成分范围根据氧流速而敏感地改变。接下来，对将In-Ga-Zn-O膜用作n类型沟道层的场效应晶体管(FET)的特性及其对成分的依赖性进行检查。如上所述，在单个基底上形成大量包括其成分彼此不同的有源层的器件。将在3英寸晶片上形成的FET划分5×5个区域。将地址分配给这些区域。对每个FET的特性进行评估。用于FET评估的源漏电压为6V。在图2中显示所述结构。
在TFT特性评估中，基于√Id(Id：漏电流)与栅电压(Vg)的梯度获得电子迁移率，基于最大Id值和最小Id值之间的比率获得电流导通/截止比率。将√Id与Vg的绘图中的Vg轴上的截距取作阈值电压。将dVg/d(log Id)的最小值取作S值(将电流增加一个量级的幅值所需的电压值)。
对基底上各个位置处的TFT特性进行评估以检查根据In-Ga-Zn组成比率而引起的TFT特性的变化。结果，发现TFT特性根据基底上的位置，即，In-Ga-Zn组成比率而变化。
将描述在0.2sccm的氧流速生成的组合FET的传输特性的示例。在富In的区(即，图1中所示的被用于连接点“T”、“n”、“g”和“U”的线包围的区)中，发现导通电流大，电子迁移率显现7cm2(V·S)-1或更高的大值，导通/截止比率降为106或更低的值。
具体地讲，在In的浓度高(In的浓度为70原子％或更高)的情况下，即使当施加负的栅偏压时，可与正偏压施加时引起的电流相比较的电流(Id)也流过。因此，晶体管(开关)操作不被证实。
当基于图1中所示的被用于连接点“T”、“n”、“g”和“U”的线包围的富In的区来形成沟道层时，可实现其导通电流大并且阈值为负的晶体管。
另一方面，在富Ga的区中(在Ga的浓度为40原子％或更高和50原子％或更低的范围中)，电流导通/截止比率为106或更高，所以相对优选的晶体管操作被证实。阈值电压为正值，结果获得“正常截止特性”，在“正常截止特性”中，在不施加栅电压时，电流不流过。然而，在该示例中，虽然取决于氧的量，但是导通状态情况下的漏电流小，并且仅获得约为1至2cm2(V·S)-1的电子迁移率。也就是说，当基于图1中所示的被用于连接点“Y”、“h”、“i”和“k”的线包围的富Ga的区来形成沟道层时，可实现其截止电流小并且阈值为正的晶体管。
在其中获得具有最大迁移率的FET的区为富Zn的区(In-Ga-Zn组成比率大约为25原子％、30原子％和45原子％)。电子迁移率、电流导通/截止比率、阈值和S值分别为7.9cm2(V·S)-1、3×107、2.5V和1.12V/decade。从与通过In-Ga-Zn-O膜的X射线衍射获得的结果的比较，证实显现优选的TFT特性的区为非结晶区。
发现在所有的FET特性上显现优良特性的成分范围相对窄，所述FET特性包括迁移率、导通/截止比率和正常截止特性。
证实在电阻率值为几Ωcm至几千Ωcm的情况下执行TFT操作，并且发现FET特性和电阻率之间的相关性大。
接下来，在氧流速为0.4sccm时生成组合FET，并对In-Ga-Zn-O膜的膜形成期间的氧分压依赖性进行检查。电流导通/截止比率和阈值电压随着氧流速增加而增加。与氧流速为0.2sccm的情况相比，In-Ga-Zn-O膜的阻抗变高，所以FET操作区移到富In的区。结果，可在富In的成分获得具有大的迁移率的TFT器件。在氧流速为0.4sccm的情况下，在其中获得具有最大迁移率的FET特性的区为富Zn的区。In-Ga-Zn组成比率为28原子％、27原子％和45原子％。In的组成比率大于氧流速为0.2sccm的情况下的In的组成比率。从而获得12.2cm2(V.S)-1的高电子迁移率。此时，电流导通/截止比率、阈值和S值分别为1×10-7、3V和1.1V/decade。这些值与氧流速为0.2sccm情况下的值几乎相同。
本发明的发明者对上述研究结果进行了集中分析。结果，当将In-Ga-Zn-O膜应用于TFT有源层时，发现在特别将薄膜的电阻率设置为几Ωcm-kΩcm的情况下显现优选的特性。具体地讲，为了生成具有小的截止电流的晶体管，理想情况是将电阻率设置为10Ωcm-kΩcm。
在In-Ga-Zn-O膜的情况下，发现显现适合于TFT有源层的电阻率(几Ωcm至几千Ωcm)的成分范围相对窄。显现适合于TFT有源层的阻抗值成分范围根据氧速率而敏感地变化。因此，发现氧的量对阻抗值的影响大。
图3显示基于上述结果在In、Ga和Zn的三元相图上总结的TFT操作区。TFT操作区为这样的成分区，在该成分区中，晶体管成功地显示开关操作。
接下来，进一步增加氧流速，在氧流速为0.6sccm和0.8sccm时生成组合TFT。此时，在富Ga的区中In-Ga-Zn-O膜的电阻率变得太高。因此，即使在施加正的栅偏压的情况下，也只有与施加负的偏压的情况下的电流相同的电流流过，所以晶体管操作不能被证实。另一方面，在Ga少的区中，由于实现高的阻抗，所以In-Ga-Zn-O膜显现适合于TFT有源层的电阻率。因而，与氧速率为0.4sccm的情况相比，发现TFT操作区移到Ga少的区。此时，与氧速率为0.4sccm的情况相比，可获得其场效应迁移率大和S值小的TFT器件。具体地讲，在Ga的组成比率为15原子％或更低的成分区中，场效应迁移率为12cm2/Vs或更高，S值为1V/decade或更低。
以下简要地对该示例中通过TFT评估获得的结果进行总结。
可对成分依赖性进行以下说明。
在富In的区(图1中所示的被用于连接点“n”、“g”、“U”和“T”的线包围的区)中，场效应迁移率大，滞后小。
在富Ga的区(被用于连接点“Y”、“h”、“i”和“k”的线包围的区)中，截止电流小，电流导通/截止比率大，阈值大。光学稳定性和光学透明度是优选的。
在富Zn的区(被用于连接点“S”、“n”、“k”和“V”的线包围的区)中，迁移率和电流导通/截止比率中的每个大，S值相对小。
可对氧分压依赖性进行以下说明。
当氧分压增加时，TFT操作区移到富In的区，所以有利于实现迁移率大的器件。
接下来，对在该示例中生成的TFT执行DC偏压应力测试。具体地讲，在400秒内，将12V的DC电压应力施加到栅极，将12V的DC电压应力施加在源极和漏极之间。对TFT特性的变化进行评估。结果，发现在富Ga的区中由DC应力引起的特性的变化大，特别是，阈值移到脉冲侧大约3V。另一方面，在场效应迁移率高的富In的区中难以观察到特性的变化。因此，发现TFT对DC应力不敏感。图24A、图24B和图24C显示在典型的成分中在施加DC应力之前和之后获得的传输特性。在图24A、图24B和图24C中，In-Ga-Zn组成比率分别为27∶46∶27、1∶1∶1和35∶10∶55。从这些结果，当使Ga与金属元素之和的组成比率小于传统的组成比率In∶Ga∶Zn＝1∶1∶1时，可实现具有大的场效应迁移率和良好的操作稳定性的晶体管。
表4显示由DC应力引起的场效应迁移率、S值和阈值漂移的总结，所述场效应迁移率、S值和阈值漂移与在该示例中获得的TFT中的各金属组成比率相关联。在表4中，显示在指示迁移率等的部分上的“-”表明：由于电流导通/截止比率小，所以在对应的组成比率没有获得优选的TFT操作。
表4
  In∶Ga∶Zn[原子数量比率]   场效应迁移率[cm2/Vs]   S值[V/decade]   阈值漂移[V]
  27∶46∶27   1.8   1.2   4.5
  1∶1∶1   5   1.2   2.6
  5∶30∶65   -   -   2.5
  10∶30∶60   7   1.15   2.4
  25∶30∶45   7.9   1.12   2.1
  35∶30∶35   8   1.15   1.9
  60∶30∶10   8.2   1.2   1.1
  65∶30∶5   -   -   -
  28∶27∶45   12.2   1.1   1.5
  20∶15∶65   -   -   -
  22.5∶15∶62.5   12   0.85   0.9
  34∶15∶51   12.5   0.8   0.8
  42.5∶15∶42.5   13   0.9   0.8
  57.5∶27.5∶15   13   1   0.6
  60∶15∶25   -   -   -
  20∶10∶70   -   -   -
  30∶10∶60   13.5   0.7   0.8
  35∶10∶55   13.6   0.6   0.7
  50∶10∶40   13.5   0.8   0.5
  60∶10∶30   -   -   -
由于物理属性根据成分而被显著地调整，所以由In-Ga-Zn-O系统的三元材料构成的氧化物半导体具有材料设计的自由度。因此，为了任何目的，对成分进行调整。如上所述，可根据任何目的设置In-Ga-Zn组成比率。
(示例2)
如在示例1中所述，发现在In-Ga-Zn-O膜的电阻率和TFT特性之间存在相关性。在电阻率值为几Ωcm至几kΩcm的条件下执行TFT操作。然而，显现上述阻抗值的In-Ga-Zn组成比率范围窄。具体地讲，显现优选的TFT特性的组成比率范围窄。在In-Ga-Zn-O膜的膜形成气氛中，显现优选阻抗的In-Ga-Zn组成比率根据氧流速而明显地改变。
示例2显示Sn被添加到In-Ga-Zn-O的非结晶氧化物半导体中的示例。因此，可对阻抗值进行控制，并可使得用于TFT操作的组成比率余量变宽。
与示例1中一样，通过使用三元素倾斜入射溅射设备形成In-Ga-Zn-O:Sn的成分梯度膜。表5显示In-Ga-Zn-O:Sn膜的膜形成条件。通过将由In2O3和SnO2的烧结材料构成的ITO靶(SnO2：4.6原子％)用作In靶来执行Sn到膜的添加。通过X射线荧光分析、光谱椭圆偏光法、X射线衍射和四点探针测量对形成的膜的物理属性进行评估。生成将In-Ga-Zn-O:Sn成分梯度膜用作n类型沟道层的底栅顶部接触TFT的原型，并在室温下对其操作特性进行评估。
表5 In-Ga-Zn-O:Sn膜的膜形成条件
  最终真空   ＜1×10-4Pa
  气压   0.34-0.42Pa
  气体流速   Ar：50sccmAr+O2混合物(O2：5％)：4-12sccm
  RF功率   Ga2O3靶：60WZnO靶：50WITO靶：30W
  基底温度   室温
根据光谱椭圆偏光测量，证实膜的平面内膜厚度分布在±10原子％内。
将形成In-Ga-Zn-O:Sn的基底划分为16个部分。通过X射线荧光分析获得与各地址相关联的In∶Ga∶Zn的组成比率。In、Ga和Zn之间的组成比率与示例1中的组成比率相等。虽然由于低浓度而导致不能测量Sn的组成比率，但是它可与In的浓度成比例。此时，氧流速为0.2sccm。
分别通过四点探针法和光谱椭圆偏光法测量在氧流速为0.4sccm时形成的In-Ga-Zn-O:Sn成分梯度膜的片材电阻和厚度，以获得该膜的电阻率。与在示例1中没有添加Sn的情况一样，根据In-Ga-Zn组成比率引起的电阻率的变化被证实。发现富In的区的电阻变低，富Ga的区的电阻变高。如在示例1中所描述的，证实：在In-Ga-Zn-O膜的电阻率为几Ωcm至几kΩcm的情况下，在将In-Ga-Zn-O膜用作n类型沟道层TFT中，显现TFT成功地显示开关操作。在没有添加Sn的In-Ga-Zn-O膜的情况下，仅在InO1.5-GaO1.5-ZnO的相当窄的三元成分区中显现上述阻抗值。然而，当添加Sn时，发现存在使显现对生成TFT为优选的电阻率的成分范围变宽的趋势。
接下来，在膜形成气氛中的氧流速改变时，对In-Ga-Zn-O:Sn成分梯度膜的电阻率进行测量。结果，发现In-Ga-Zn-O膜的阻抗随着氧流速增加而增加。这可能是由于氧缺陷的数量的减少和由此引起的电子载体密度的减少而引起的。证实，显现适合于TFT有源层的阻抗值的成分范围根据氧流速而变化。发现所述变化比没有添Sn的情况下的变化小。
如从上述结果显而易见的是，发现Sn到In-Ga-Zn-O膜的添加带来以下效果：(1)使显现适合于TFT有源层的阻抗值的In-Ga-Zn组成比率范围变宽；(2)使相对于膜形成气氛中的氧流速的条件范围变宽。
接下来，为了检查将In-Ga-Zn-O:Sn膜用作n类型沟道层的场效应晶体管(FET)的特性和成分依赖性，生成FET的原型。FET的结构及其评估方法与示例1相同。
与在第一实施例的情况下一样，观察FET特性根据In-Ga-Zn组成比率的变化。证实，在两种情况下，都显现相同的趋势。发现：在添加Sn的In-Ga-Zn-O膜的情况下，显现TFT操作的In-Ga-Zn成分区变宽。具体地讲，在富In的区中FET操作范围变宽，结果是与不添加Sn的情况相比，获得具有更大的迁移率的TFT。
在示例1中，在富In的区中获得高的载体迁移率。另一方面，由于难以降低剩余的载体密度，所以截止电流大。在一些情况下，不显现晶体管操作。
然而，在该示例中，通过添加Sn来抑制由氧缺陷而引起的载体的量。因此，可预期：可在宽的成分范围中实现TFT操作。在其中获得具有最大迁移率的FET特性的区为富Zn的区，在该区中，In-Ga-Zn组成比率为28原子％、27原子％和45原子％(添加Sn的In-Ga-Zn-O：该示例)。在示例1中，在组成比率为25原子％、30原子％和45原子％(没有添加Sn的In-Ga-Zn-O：示例1)时，获得具有大的迁移率的特性。与这相比，在其中In的组成比率通过Sn的添加而增加的成分中获得更大的迁移率10.1cm2(V·S)-1。此时，电流导通/截止比率、阈值和S值分别为3×107、0.5V和0.83V/decade，从而获得与没有添加Sn的情况下的值相同的值。
图4显示基于上述结果在In、Ga和Zn的三元相图上总结的TFT操作区。在该图中，标号1400表示在不包括Sn的情况下适合于TFT操作的成分区，1450表示在添加Sn的情况下适合于TFT操作的成分区。
因而，存在这样的效果，即，Sn到In-Ga-Zn-O膜的添加使适合于TFT有源层的In∶Ga∶Zn组成比率范围变宽。
发现存在这样的效果，即，Sn的添加使相对于膜形成气氛中的氧流速的条件范围变宽。
实际生成将In-Ga-Zn-O膜用作有源层的TFT的原型。然后，在添加Sn的In-Ga-Zn-O膜的情况下，发现显现TFT操作的成分范围变宽。具体地讲，在富In的区中TFT操作范围变宽。结果，发现与没有添加Sn的情况相比，获得具有大的迁移率的TFT器件。
如上所述，在该示例中，将添加Sn的In-Ga-Zn-O膜应用于TFT的有源层。这种材料使得能够减少根据In-Ga-Zn组成比率的变化和氧的量而引起的TFT特性的变化。因此，减少器件之间的差异和批量之间的差异。也就是说，当将添加Sn的In-Ga-Zn-O膜应用于TFT的有源层时，可实现统一性和重复性优良的TFT阵列。
(示例3)
在示例3中，与在示例1中一样，对由In-Zn-O氧化物半导体构成的有源层的In-Zn组成比率依赖性进行研究。
在In为40原子％并且Zn为60原子％的组成比率及其附近的比率获得大的迁移率15cm2(V·S)-1。S值和导通/截止比率也是优选的。当在这个组成比率执行X射线衍射时，没有观察到显现晶体存在的衍射峰。通过使用剖面透射电子显微镜(TEM)对TFT器件进行分析。结果，证实，具有上述组成比率的In-Zn-O氧化物半导体为非结晶的。图5显示通过将示例3的结果和示例1的结果组合获得相对优选的TFT特性的成分区。
示例3显示包括作为主要的金属组分的In和Zn的氧化物半导体用于TFT有源层的示例。可获得具有优良特性的TFT器件。
与在示例1中一样，通过使用三元素倾斜入射溅射设备形成In-Zn-O膜。在该示例中，通过使用两个靶In2O3和ZnO来执行二元膜形成。也在与成分梯度正交的方向上形成膜厚度梯度。因此，可通过使用单个基底对膜厚度依赖性和成分依赖性进行评估。下表显示In-Zn-O膜的膜形成条件。
表6
  最终真空  ＜1×10-4Pa
  气压  0.34-0.42Pa
气体流速  Ar：50sccmAr+O2混合物(O2：5％)：14-16sccm
RF功率  ZnO靶：45-46WIn2O3靶：30W
  基底温度  室温
  膜形成时间  单个膜：30分钟，TFT：5-6分钟
基底  单个膜：具有热氧化物半导体膜的4英寸硅TFT：具有热氧化物半导体膜的3英寸硅
通过X射线荧光分析、光谱椭圆偏光法、X射线衍射和四点探针测量对形成的膜的物理属性进行评估。生成将In-Zn-O成分梯度膜用作n类型沟道层的底栅顶部接触TFT的原型，并在室温下对其TFT特性进行评估。
图6显示与不同的In-Zn组成比率相关联的In-Zn-O膜的电阻率。与在示例1的情况下一样，证实电阻率根据成分的变化。
当关注In与金属之和的比率为40原子％或更高的成分区时，发现富In的区的电阻变得较低，富In的区的电阻变得较高。这可能是由以下事实引起，即，在富In的区中，例如，由氧缺陷而引起的载体密度高，在In3+的情况下，变为载体传输路径的正离子的未占用轨道特别宽，并且所引入的电子载体显现高的传导率。另一方面，在In与金属之和的比率为40原子％或更低的成分区中，发现在In的比率为几原子％的成分中电阻率变成最小。这可能是由于以下事实引起，即，在结晶IZO膜的Zn2+位置中In3+进行替代以产生载体。实际上通过XRD测量确定，In的比率为35％或更低的In-Zn-O膜结晶。发现，就In比率而言，显现适合于TFT有源层的电阻率(1Ωcm-1kΩcm)的成分范围为20原子％至80原子％。
接下来，生成将In-Zn-O膜用作n类型沟道层的TFT，对其TFT特性和成分依赖性进行检查。TFT的结构及其评估方法与示例1中的TFT的结构及其评估方法相同。
当调整In-Zn-O膜的膜形成期间的氧分压时，TFT操作在宽的In-Zn成分范围中是可能的。具体地讲，证实：在30原子％至60原子％的In比率范围中，TFT操作的重复性是优选的。
图7和图8是基于不同的In-Zn组成比率的TFT特性的绘图。此时，TFT操作被证实的In比率范围为30原子％至60原子％。在In比率为30原子％或更高的成分范围中，迁移率恒定地显现15cm2/Vs或更高的高值。另一方面，证实电流导通/截止比率、阈值电压和S值对应于成分而改变，从而发现就In比率而言，电流导通/截止比率、阈值电压和S值中的每个在40原子％的区具有峰。图9显示In比率为40原子％时TFT的传输特性。迁移率、电流导通/截止比率、S值和阈值电压分别为16.5cm2/Vs、109、0.16V/decade和2V。因此，可获得In-Ga-Zn-O TFT中的具有非常优良特性的TFT器件。
接下来，对在In-Zn-O膜形成气氛中的氧流速改变时引起的TFT特性的变化进行检查。结果显示在图15A、图15B、图15C和图15D中，在图15A、图15B、图15C和图15D中，绘制了30原子％、50原子％和60原子％的In比率的数据。证实迁移率、导通/截止比率、S值和阈值电压的TFT特性极其依赖于氧流速。具体地讲，在In比率不少于35原子％并且不多于55原子％的范围中，S值是优选的，在40原子％至50原子％的In比率范围中，S值更优选。
如上所述，当在氧流速为0.8sccm的条件下形成沟道层时，在In比率为40原子％的组成比率中获得最优良的特性。即使当氧流速改变时，也在相同的组成比率中显现优良的特性。因此，发现在图15中包括场迁移率的参数基本取恒定值。如在示例1中所描述的，In-Ga-Zn-O氧化物半导体TFT具有这样的问题，即，显现优选特性的In-Ga-Zn组成比率根据膜形成气氛中的氧流速的改变而稍微改变。这个示例显示，将In-Zn-O膜用作具有上述组成比率的TFT有源层，以使加工余量变宽并减少器件之间的差异和批量之间的差异。
显现最优良的特性的In比率为40原子％的成分与存在In-Zn-O膜的电阻率的峰的成分相同。因此，发现即使在In-Zn-O系统的情况下，TFT特性和有源层的电阻率之间的相关性也是大的。
接下来，清楚的是，在仅将膜留置在空气中的条件下，In-Zn-O膜的电阻率的值改变。当将In-Zn-O膜留置在空气中例如半年时，在一些情况下，电阻率一直下降到大约三个量级的幅值。然而，发现电阻率的时间变化的程度根据In-Zn成分而改变，清楚的是，在一些成分难以引起时间变化。图19显示In-Zn-O膜在不同的In-Zn成分的电阻率的时间变化。这里，特别指出的是，虽然在将显现优良的TFT特性的具有40原子％的In比率的In-Zn-O膜留置在空气中24小时时该In-Zn-O膜的电阻率稍微降低，但是在此之后稳定地获得几10Ω·cm的值。此外，通过使用具有所述成分的In-Zn-O膜来生成TFT，对在生成该TFT之后立即获得的TFT特性和将该TFT在空气中留置半年之后获得的TFT特性进行评估以用于比较。这个结果显示在图20中。结果，难以观察到这两个TFT的特性之间的任何差别。因此，当将具有In比率为40原子％的成分的In-Zn-O膜应用于TFT的有源层时，发现可实现相对稳定的TFT。
如上所述，在该示例中，In-Zn-O膜用作有源层。因此，可获得具有优良特性的TFT，所述优良特性包括迁移率、电流导通/截止比率、S值和阈值电压。具体地讲，当In∶Zn的原子数量比率为40∶60时，可实现具有宽的加工余量和小的时间变化的TFT。图16显示获得优选的TFT特性的成分区，基于在该示例中获得的结果在In、Ga和Zn的三元相图上对这些成分区进行总结。如上所述，更优选地，从S值的角度来讲，Ga的比率应该在5原子％内。
接下来，对在空气中留置半年的TFT进行DC偏压应力测试。具体地讲，在400秒内，将12V的DC电压应力施加到栅极，将12V的DC电压应力施加在源极和漏极之间。从而，对TFT特性的变化进行评估。结果，发现由DC应力引起的特性的差异比传统的In-Ga-Zn-O膜的差异小得多。另外，即使在显现优良的TFT特性的In∶Zn的原子数量比率为40∶60的成分的情况下，阈值漂移也约为0.7V。因此，发现获得优选的DC应力抵抗性。图25显示在上述成分在DC应力之前和之后获得的传输特性。
表7显示与在该示例中获得的TFT中的各金属组成比率相关联的由DC应力引起的场效应迁移率、S值和阈值漂移的总结。在表7中，显示在指示迁移率和S值的部分上的“-”表明：由于小的电流导通/截止比率，所以在对应组成比率没有获得优选的开关操作。
表7
Figure A20068003399600371
(示例4)
如在示例3中所描述的，在仅将TFT留置在空气中的条件下，将氧化物半导体用于有源层的TFT的特性根据其成分而改变。所以，预期改进时间稳定性。即使在具有原子数量比率In∶Zn为40∶60的成分的In-Zn-O的情况下，也存在电阻率的微小的时间差异。因此，理想情况是进一步改进时间稳定性。
示例4显示这样的示例，在该示例中，将具有Ga与金属之和的比率为1原子％至10原子％的成分的In-Ga-Zn-O氧化物半导体用于TFT有源层。因此，可获得具有优良的时间稳定性和优选的特性的TFT。当半导体用于TFT有源层时，器件之间的差异和批量之间的差异减少，结果是可实现重复性优良的TFT阵列。
与在示例1中一样，通过使用三元素倾斜入射溅射设备形成In-Ga-Zn-O膜。下表显示膜形成条件。
表8
  最终真空  ＜1×10-4Pa
  气压  0.34-0.42Pa
气体流速  Ar：50sccmAr+O2混合物(O2：5％)：10-20sccm
RF功率  InGaZnO4靶：30-40WZnO靶：45-50WIn2O3靶：30W
  基底温度  室温
  膜形成时间  单个膜：30分钟，TFT：3-5分钟
基底  单个膜：具有热氧化物半导体膜的4英寸硅TFT：具有热氧化物半导体膜的3英寸硅
在该示例中，通过使用三个靶In2O3、ZnO和InGaZnO4来形成氧化物膜。因此，可获得具有高度的膜厚度均匀性的In-Ga-Zn-O薄膜，该膜在单个基底上具有Ga比率为1原子％至10原子％的成分分布。此时，在与In-Zn成分梯度正交的方向上形成Ga浓度分布。通过X射线荧光分析、光谱椭圆偏光法、X射线衍射和四点探针测量对形成的膜的物理属性进行评估。生成将In-Ga-Zn-O成分梯度膜用作n类型沟道层的底栅顶部接触TFT的原型，并在室温下对其TFT特性进行评估。
测量In-Ga-Zn-O膜的电阻率。在固定Ga比率时进行比较。结果，发现根据In-Zn组成比率引起的电阻率的行为趋势与In-Zn-O膜(Ga较少的膜)的情况下的行为趋势相同。在In原子数量比率为40原子％或更高的成分区中，电阻值比In-Zn-O膜的情况下的电阻值稍高。结果，发现显现适合于TFT有源层的电阻率(1Ωcm-1kΩcm)的成分范围变宽。
接下来，生成将具有Ga比率为1原子％-10原子％的成分分布的In-Ga-Zn-O膜用作n类型沟道层的TFT，并且对其TFT特性和成分依赖性进行检查。其TFT结构和评估方法与示例1中的TFT结构和评估方法相同。
观察根据In-Ga-Zn组成比率引起的TFT特性的变化。当使Ga比率保持为预定值以用于比较时，证实显现与使用In-Zn-O膜的TFT中的趋势相同的趋势。具体地讲，在In∶Zn的原子比率为20∶80至70∶30的区中以高重复性执行TFT操作。在In比率为30原子％或更高的成分范围中，迁移率总是显现13cm2/Vs或更高的高值。另一方面，证实电流导通/截止比率、阈值电压和S值对应于成分而改变，从而发现电流导通/截止比率、阈值电压和S值中的每个在40∶60的In-Zn原子比率处(In∶Ga∶Zn＝38∶5∶57)具有峰。此时，TFT的迁移率、其电流导通/截止比率、其S值及其阈值电压分别为15cm2/Vs、109、0.2V/decade和3V。因此，可获得具有优良特性的TFT器件。
接下来，为了检查In-Ga-Zn-O膜的时间稳定性，将薄膜留置在空气中，并对电阻率的时间变化进行测量。结果，观察到根据Ga的量引起的电阻率的时间变化。因此，发现：在不同的In-Zn比率中，其Ga组成比率为5原子％或更高的氧化物半导体的电阻率在形成膜之后紧接着的状态和在将膜留置在空气中半年之后的状态之间几乎没有变化。这表明通过将足够量的Ga添加到膜来改进时间稳定性。图21显示在40∶60的In-Zn原子重量比率处的电阻率的时间变化。实际上，通过使用其原子比率In∶Ga∶Zn为38∶5∶57的In-Ga-Zn-O膜生成TFT，对在生成TFT之后立即获得的TFT特性和在将TFT留置在空气中半年之后获得TFT特性进行评估以用于比较。结果，几乎没有观察到这两个TFT的特性之间的差别。因此，证实总是稳定地显现优良的特性。图22显示通过上述TFT特性的评估而获得的结果。
然后，生成具有显现所谓的“正常截止特性”的高电阻率的In-Ga-Zn-O膜以对其时间稳定性进行评估，在所述“正常截止特性”中，在不施加栅电压时没有电流流过。这个结果显示在图23中。与上述情况中一样，观察到根据Ga的量引起的电阻率的时间变化。然而，发现：在将其Ga组成比率为5原子％或更高的氧化物半导体膜留置在空气中24小时之后，该膜的电阻率下降到约为其初始值的1/3。另一方面，几乎没有观察到其Ga组成比率为10原子％的膜的电阻率的变化。如上所述，在该示例中，将具有Ga比率为1原子％-10原子％的成分的In-Ga-Zn-O膜应用于TFT有源层。因此，可获得这样的TFT器件，在这些TFT器件中，器件之间的差异和批量之间的差异小，并且特性为优选。具体地讲，当将具有In∶Ga∶Zn的原子数量比率为38∶5∶57的成分的In-Ga-Zn-O膜应用于TFT有源层时，可实现时间稳定性和特性优良的TFT。
图17显示基于该示例的获得优选的TFT特性的成分区，在In、Ga和Zn的三元相图上对这些成分区进行总结。
接下来，对留置在空气中半年的TFT进行DC偏压应力测试。具体地讲，在400秒内，将12V的DC电压应力施加到栅极，将12V的DC电压应力施加在源极和漏极之间。从而对TFT特性的变化进行评估。结果，发现由DC应力引起的特性的差异比传统的In-Ga-Zn-O膜的情况下的差异小得多。
表9显示由DC应力引起的场效应迁移率、S值和阈值漂移的总结，所述场效应迁移率、S值和阈值漂移与在该示例中获得的TFT中的各金属组成比率相关联。在表9中，显示在指示迁移率和S值的部分上的“-”表明：由于小的电流导通/截止比率，所以在对应的组成比率没有获得优选的TFT操作。
表9
Figure A20068003399600411
图5显示基于示例1至示例4的在In、Ga和Zn的三元相图上总结的TFT载体迁移率。
以下，将通过使用图18对在示例1至示例4中获得的TFT评估结果进行总结。
当将具有图18中所示的相图上的被用于连接点(1)、(2)、(8)和(7)的线包围的成分区中的成分的In-Ga-Zn-O薄膜用作沟道层时，可提供具有比传统晶体管的场效应迁移率高的场效应迁移率的晶体管。具体地讲，可提供其场效应迁移率为7cm2/Vs或更高的晶体管。
此外，当特别将具有如下成分区中的成分的In-Ga-Zn-O膜用作沟道层时，与传统的膜相比，可提供具有优良的晶体管特性和优选的DC偏压应力抵抗力的晶体管，所述成分区在上述成分区内并且在图18中所示的相图上被用于连接点(1)、(2)、(6)和(5)的线包围。具体地讲，可提供这样的晶体管，其场效应迁移率为12cm2/Vs或更高，S值为1V/decade或更低，由DC偏压应力引起的阈值漂移为1V或更低。
此外，当特别将具有如下成分区中的成分的In-Ga-Zn-O膜用作沟道层时，可提供其场效应迁移率大并且S值极小的晶体管，所述成分区在上述成分区内并且在图18中所示的相图上被用于连接点(1)、(2)、(4)和(3)的线包围。具体地讲，可提供这样的晶体管，其场效应迁移率为15cm2/Vs或更高，S值为0.5V/decade或更低。
此外，当特别将具有如下成分区中的成分的In-Ga-Zn-O膜用作沟道层时，与传统的膜相比，可提供这样的晶体管，该晶体管的时间稳定性优良并具有优于传统晶体管的晶体管特性和比传统情况下的DC偏压应力抵抗力高的DC偏压应力抵抗力，所述成分区在上述成分区内并且在图18中所示的相图上被用于连接点(3)、(4)、(6)和(5)的线包围。
尽管已参考示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。给予权利要求的范围最宽的解释以包括所有这样的修改以及等同的结构和功能。
本申请要求于2005年9月16日提交的第2005-271118号、于2005年3月17日提交的第2006-075054号和于2006年8月21日提交的第2006-224309号日本专利申请的优先权，在此将所述日本专利申请的全部公开内容作为整体引入以便作为参考。

Claims (9)

1、一种场效应晶体管，包括由包括In和Zn的氧化物半导体材料构成的沟道，其中，通过In/(In+Zn)表达的原子组成比率不少于35原子％并且不多于55原子％；并且其中，Ga不包括在所述氧化物半导体材料中，或者当Ga包括在其中时，通过Ga/(In+Zn+Ga)表达的原子组成比率为30原子％或更低。
2、根据权利要求1所述的场效应晶体管，其中，通过Ga/(In+Zn+Ga)表达的原子组成比率为n15原子％或更低。
3、根据权利要求1所述的场效应晶体管，其中，通过Ga/(In+Zn+Ga)表达的原子组成比率为5原子％或更低。
4、根据权利要求1所述的场效应晶体管，其中，通过Ga/(In+Zn+Ga)表达的原子组成比率不少于5原子％并且不多于15原子％。
5、根据权利要求1所述的场效应晶体管，其中，通过In/(In+Zn)表达的原子组成比率为40原子％或更高。
6、根据权利要求1所述的场效应晶体管，其中，通过In/(In+Zn)表达的原子组成比率为50原子％或更低。
7、一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，
其中，所述氧化物半导体具有表1中所示的被Y、h、i和k包围的区中的成分：
表1：
Figure A20068003399600031
8、一种包括由包括In和Zn的氧化物半导体构成的沟道的场效应晶体管，
其中，所述氧化物半导体具有关于In、Zn和Ga在表1中所示的被a、f、i和k包围的区中的成分，它还包括添加到其中的Sn：
表1：
9、一种根据权利要求8所述的场效应晶体管，其中，通过Sn/(Sn+In+Zn)表达的原子组成比率为0.1原子％或更高且20原子％或更低。
CN200680033996.XA 2005-09-16 2006-09-05 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管 Expired - Fee Related CN101263605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410317457.5A CN104659105B (zh) 2005-09-16 2006-09-05 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005271118 2005-09-16
JP271118/2005 2005-09-16
JP2006075054 2006-03-17
JP075054/2006 2006-03-17
JP224309/2006 2006-08-21
JP2006224309A JP5006598B2 (ja) 2005-09-16 2006-08-21 電界効果型トランジスタ
PCT/JP2006/317950 WO2007032294A1 (en) 2005-09-16 2006-09-05 Field-effect transistor having a channel comprising an oxide semiconductor material including indium and zinc

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410317457.5A Division CN104659105B (zh) 2005-09-16 2006-09-05 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管

Publications (2)

Publication Number Publication Date
CN101263605A true CN101263605A (zh) 2008-09-10
CN101263605B CN101263605B (zh) 2014-08-06

Family

ID=37450818

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200680033996.XA Expired - Fee Related CN101263605B (zh) 2005-09-16 2006-09-05 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管
CN201410317457.5A Active CN104659105B (zh) 2005-09-16 2006-09-05 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410317457.5A Active CN104659105B (zh) 2005-09-16 2006-09-05 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管

Country Status (8)

Country Link
US (2) US20090189153A1 (zh)
EP (3) EP2149910B1 (zh)
JP (1) JP5006598B2 (zh)
KR (1) KR100973124B1 (zh)
CN (2) CN101263605B (zh)
BR (1) BRPI0615942A2 (zh)
TW (1) TWI323926B (zh)
WO (1) WO2007032294A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082170A (zh) * 2009-08-18 2011-06-01 富士胶片株式会社 非晶态氧化物半导体材料、场效应晶体管和显示装置
CN102110718A (zh) * 2010-10-20 2011-06-29 华南理工大学 用于薄膜晶体管的氧化物半导体薄膜及其制备方法
CN102511082A (zh) * 2009-09-16 2012-06-20 株式会社半导体能源研究所 半导体器件及其制造方法
CN103426899A (zh) * 2012-05-22 2013-12-04 株式会社东芝 显示装置
CN104620365A (zh) * 2012-08-31 2015-05-13 株式会社神户制钢所 薄膜晶体管和显示装置
CN104867981A (zh) * 2014-02-21 2015-08-26 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
CN106158978A (zh) * 2016-07-08 2016-11-23 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法
JP2018207106A (ja) * 2017-05-31 2018-12-27 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、それを含むゲート駆動部、およびそれを含む表示装置
US11201248B2 (en) 2017-06-27 2021-12-14 Lg Display Co., Ltd. Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR101344594B1 (ko) * 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
KR101487256B1 (ko) * 2008-07-22 2015-01-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5552440B2 (ja) * 2009-02-13 2014-07-16 株式会社アルバック トランジスタの製造方法
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
EP2422372A1 (en) * 2009-04-24 2012-02-29 Panasonic Corporation Oxide semiconductor
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JPWO2011001715A1 (ja) 2009-06-29 2012-12-13 シャープ株式会社 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101004736B1 (ko) 2009-07-17 2011-01-04 재단법인대구경북과학기술원 비휘발성 저항 메모리소자 및 이의 제조방법
DE102009038589B4 (de) 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
US8829513B2 (en) 2009-08-31 2014-09-09 Sharp Kabushiki Kaisha Oxide semiconductor including Ga, In, Zn, and O and A thin film transistor and a display with the oxide semiconductor including Ga, In, Zn, and O
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011048929A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494595A4 (en) * 2009-10-30 2015-08-26 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
KR101788521B1 (ko) 2009-10-30 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101293262B1 (ko) * 2009-10-30 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102148664B1 (ko) 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP4843083B2 (ja) 2009-11-19 2011-12-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット
JP4891381B2 (ja) 2009-11-19 2012-03-07 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系焼結体、及びスパッタリングターゲット
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
KR102682982B1 (ko) 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011077946A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5844030B2 (ja) * 2010-01-14 2016-01-13 富士フイルム株式会社 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
JP2011155061A (ja) 2010-01-26 2011-08-11 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
CN102834922B (zh) * 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
JP5627929B2 (ja) * 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN103026416B (zh) 2010-08-06 2016-04-27 株式会社半导体能源研究所 半导体装置
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5908263B2 (ja) * 2010-12-03 2016-04-26 株式会社半導体エネルギー研究所 Ｄｃ−ｄｃコンバータ
KR102001577B1 (ko) * 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI458110B (zh) * 2011-04-15 2014-10-21 E Ink Holdings Inc 光電二極體、光感測元件及其製備方法
JP5767015B2 (ja) 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP5679933B2 (ja) * 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
WO2013027391A1 (ja) * 2011-08-22 2013-02-28 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
WO2013081128A1 (ja) * 2011-12-02 2013-06-06 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6103854B2 (ja) 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
JP6329779B2 (ja) * 2013-02-25 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP6124668B2 (ja) 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
DE102014019794B4 (de) 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6238712B2 (ja) 2013-12-05 2017-11-29 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP2014060451A (ja) * 2013-12-18 2014-04-03 Semiconductor Energy Lab Co Ltd 発光装置
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI553880B (zh) * 2014-05-22 2016-10-11 群創光電股份有限公司 薄膜電晶體基板及其製作方法及顯示器
JP6494184B2 (ja) 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
JP6422310B2 (ja) 2014-11-12 2018-11-14 三菱電機株式会社 薄膜トランジスタ基板、その製造方法、及び、液晶表示装置
JP6501514B2 (ja) 2014-12-24 2019-04-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
WO2016128854A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6351868B2 (ja) 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
JP6811084B2 (ja) * 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP6689108B2 (ja) 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6775325B2 (ja) 2016-05-13 2020-10-28 三菱電機株式会社 薄膜トランジスタ基板および液晶表示装置
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6768462B2 (ja) 2016-11-17 2020-10-14 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
JP6779109B2 (ja) 2016-11-21 2020-11-04 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法、並びに、表示装置
US10381220B2 (en) 2017-03-01 2019-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction in the annealing temperature of an IGZO layer obtained by sol gel
FR3063572B1 (fr) * 2017-03-01 2019-04-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diminution de la temperature de recuit de couche igzo obtenue par sol gel
KR102449467B1 (ko) * 2017-12-11 2022-09-29 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
WO2019081996A1 (en) * 2017-10-26 2019-05-02 Sabic Global Technologies B.V. LOW TEMPERATURE TRANSISTOR PROCESSING
JP2019169660A (ja) 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
JP7063712B2 (ja) 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
KR102598375B1 (ko) * 2018-08-01 2023-11-06 이데미쓰 고산 가부시키가이샤 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
JP7462438B2 (ja) * 2019-06-11 2024-04-05 株式会社神戸製鋼所 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN100490205C (zh) * 2003-07-10 2009-05-20 国际商业机器公司 淀积金属硫族化物膜的方法和制备场效应晶体管的方法
JP4438049B2 (ja) * 2003-08-11 2010-03-24 キヤノン株式会社 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4738931B2 (ja) * 2005-07-29 2011-08-03 富士フイルム株式会社 ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082170B (zh) * 2009-08-18 2015-08-26 富士胶片株式会社 非晶态氧化物半导体材料、场效应晶体管和显示装置
CN102082170A (zh) * 2009-08-18 2011-06-01 富士胶片株式会社 非晶态氧化物半导体材料、场效应晶体管和显示装置
CN102511082A (zh) * 2009-09-16 2012-06-20 株式会社半导体能源研究所 半导体器件及其制造方法
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN102110718A (zh) * 2010-10-20 2011-06-29 华南理工大学 用于薄膜晶体管的氧化物半导体薄膜及其制备方法
CN102110718B (zh) * 2010-10-20 2012-08-08 华南理工大学 用于薄膜晶体管的氧化物半导体薄膜及其制备方法
CN103426899A (zh) * 2012-05-22 2013-12-04 株式会社东芝 显示装置
CN104620365A (zh) * 2012-08-31 2015-05-13 株式会社神户制钢所 薄膜晶体管和显示装置
CN104867981A (zh) * 2014-02-21 2015-08-26 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
CN106158978A (zh) * 2016-07-08 2016-11-23 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法
WO2018006441A1 (zh) * 2016-07-08 2018-01-11 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法
CN106158978B (zh) * 2016-07-08 2019-05-21 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法
JP2018207106A (ja) * 2017-05-31 2018-12-27 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、それを含むゲート駆動部、およびそれを含む表示装置
US10930790B2 (en) 2017-05-31 2021-02-23 Lg Display Co., Ltd. Thin film transistor, gate driver including the same, and display device including the gate driver
US11417774B2 (en) 2017-05-31 2022-08-16 Lg Display Co., Ltd. Thin film transistor, gate driver including the same, and display device including the gate driver
US11791418B2 (en) 2017-05-31 2023-10-17 Lg Display Co., Ltd. Method for manufacturing thin film transistor, and electronic device
US11201248B2 (en) 2017-06-27 2021-12-14 Lg Display Co., Ltd. Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same

Also Published As

Publication number Publication date
EP2149911A2 (en) 2010-02-03
EP2149910A3 (en) 2012-07-25
EP2149910A2 (en) 2010-02-03
TW200731465A (en) 2007-08-16
BRPI0615942A2 (pt) 2012-12-18
EP2149910B1 (en) 2019-04-10
US20140070211A1 (en) 2014-03-13
JP2007281409A (ja) 2007-10-25
CN104659105B (zh) 2018-11-23
EP2149911A3 (en) 2012-07-25
EP1925034A1 (en) 2008-05-28
CN104659105A (zh) 2015-05-27
US20090189153A1 (en) 2009-07-30
JP5006598B2 (ja) 2012-08-22
KR100973124B1 (ko) 2010-07-29
TWI323926B (en) 2010-04-21
WO2007032294A1 (en) 2007-03-22
KR20080058406A (ko) 2008-06-25
CN101263605B (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN101263605B (zh) 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管
CN101897030B (zh) 场效应晶体管和显示器
CN101681922B (zh) 无定形氧化物和场效应晶体管
CN101663762B (zh) 氧氮化物半导体
CN101859711B (zh) 非晶氧化物膜的制造方法
Park et al. Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors
Barquinha et al. The effect of deposition conditions and annealing on the performance of high-mobility GIZO TFTs
Barquinha et al. Toward high-performance amorphous GIZO TFTs
CN101258607B (zh) 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
CN102938420B (zh) 无定形氧化物和场效应晶体管
CN101796644B (zh) 场效应晶体管
CN1998087B (zh) 非晶形氧化物和薄膜晶体管
CN102549757A (zh) 薄膜晶体管
Kim et al. Material design of new p-type tin oxyselenide semiconductor through valence band engineering and its device application
Kim et al. Surface-induced time-dependent instability of ZnO based thin-film transistors
Gherendi et al. Self-assembled homojunction In2O3 transparent thin-film transistors
Kim et al. Effects of post-annealing on the electrical properties of sputter-deposited SnO thin-film transistors
Wang et al. Device characteristics of amorphous ZnSnLiO thin film transistors with various channel layer thicknesses
Li et al. Self-assembled transparent a-IGZO based TFTs for flexible sensing applications
Vogt Realization and Characterization of Metal-Semiconductor Field-Effect Transistors based on Amorphous Zinc Tin Oxide
Kim Organic-inorganic hybrid thin film transistors and electronic circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140806

CF01 Termination of patent right due to non-payment of annual fee