CN101681922B - 无定形氧化物和场效应晶体管 - Google Patents

无定形氧化物和场效应晶体管 Download PDF

Info

Publication number
CN101681922B
CN101681922B CN2008800174542A CN200880017454A CN101681922B CN 101681922 B CN101681922 B CN 101681922B CN 2008800174542 A CN2008800174542 A CN 2008800174542A CN 200880017454 A CN200880017454 A CN 200880017454A CN 101681922 B CN101681922 B CN 101681922B
Authority
CN
China
Prior art keywords
film
components
atom ratio
amorphous oxide
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800174542A
Other languages
English (en)
Other versions
CN101681922A (zh
Inventor
板垣奈穗
岩崎达哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101681922A publication Critical patent/CN101681922A/zh
Application granted granted Critical
Publication of CN101681922B publication Critical patent/CN101681922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

在场效应晶体管中,该场效应晶体管的沟道层包括无定形氧化物,该无定形氧化物包括In、Zn、N和O,该无定形氧化物中的N对N和O的原子组成比(N/(N+O))大于或等于0.01原子百分比并且小于或等于3原子百分比,并且该无定形氧化物不包括Ga,或者,在该无定形氧化物包括Ga的情况下,该无定形氧化物中包含的Ga原子的数量小于N原子的数量。

Description

无定形氧化物和场效应晶体管
技术领域
本发明涉及一种无定形(amorphous)氧化物(也被称为非晶(noncrystalline)氧化物)或者一种使用该无定形氧化物作为沟道层的场效应晶体管。而且,本发明涉及一种显示装置,其中使用该场效应晶体管的有机EL(电致发光)或无机EL被用作光发射元件,并且涉及一种使用液晶的显示装置。 
背景技术
近年来,使用无定形氧化物半导体薄膜的半导体器件得到关注。该类型的薄膜可以在低温下淀积,并且由于其光学带隙大,因此具有关于可见光的透光性。出于这些原因,可以在塑料基板或膜基板等上形成柔性透明TFT(薄膜晶体管)等。 
例如,日本专利申请公开No.2002-076356描述了一种关于TFT的技术,其中使用包括Zn-O作为主要成分的氧化物膜作为沟道层。 
此外,“Nature,Vol.432,25 November,2004(488-492)”描述了一种关于TFT的技术,其中使用在室温下形成的包括In、Zn和Ga的无定形氧化物膜作为沟道层。 
此外,“Journal of Non-Crystalline Solids,352(2006)2311”描述了:使用在室温下形成的包括氧化铟作为主要成分的氧化物薄膜作为TFT的沟道层(有源层)。 
此外,美国专利公开No.2006/0108636描述了一种TFT,其中使用在室温下形成的包括In、Zn和Ga的无定形氧化物膜作为沟道层。此外,美国专利公开No.2006/0108636描述了一种关于TFT的技术,其中已经将诸如Li、Na、Mn、Ni、Pd、Cu、Cd、C、N或P等的杂质添加到沟道层。 
在“Nature,Vol.432,25 November,2004(488-492)”中描述的TFT中,尽管S值是相对大的,即约2V/decade,但是场效应迁移率是高的,即6cm2/Vs至9cm2/Vs。出于该原因,预期将该TFT应用于使用液晶或电致发光等的平板显示装置所需的沟道矩阵。然而,根据本发明人的认知,在该TFT中,其特性根据用作沟道层的无定形氧化物膜的主要成分金属元素的原子组成比(也被称为原子比或者原子组成百分比)而显著地改变。 
另一方面,美国专利公开No.2006/0108636描述了:通过将杂质元素添加到沟道层来控制载流子浓度,并且因此获得具有大的电流通/断(on/off)比的TFT。然而,美国专利公开No.2006/0108636未描述在主要成分金属元素的原子组成比改变的情况中添加杂质的效果。 
此外,在“Journal of Non-Crystalline Solids,352(2006)2311”中描述的TFT中,依赖于栅极绝缘膜的材料,场效应迁移率是10cm2/Vs至140cm2/Vs并且S值是0.09V/decade至5.6V/decade。 
然而,根据本发明人的认知,在相关TFT中,由于在室温下形成的In-O膜的环境稳定性是低的,因此如果将其置于大气中,则In-O膜的电阻率显著改变。例如,如果将In-O膜置于20℃温度和50%湿度的大气中一个月,则观察到一个数位(digit)到两个数位的电阻率的劣化。类似地,在日本专利申请公开No.2002-076356中所描述的使用Zn-O作为主要成分的氧化物半导体中也观察到该电阻率劣化。 
本发明致力于解决如上文所述的该问题,并且本发明的目的在于提供一种晶体管特性(诸如场效应迁移率、S值等)优异、环境稳定性优异、并具有大的原子组成比裕度(设计灵活性)的无定形氧化物,并且本发明致力于提供一种具有相关的无定形氧化物的场效应TFT。 
发明内容
本发明人认真研究并且完成了本发明。即,本发明的特征在于一种无定形氧化物,其中该无定形氧化物包括In、Zn、N和O,该无定形氧化物中的N对N和O的原子组成比(N/(N+O))大于或等于0.01原 子百分比(at.%)且小于或等于3at.%,并且该无定形氧化物不包括Ga,或者,在该无定形氧化物包括Ga的情况中,该无定形氧化物中包含的Ga原子的数量小于N原子的数量。 
此外,本发明的特征在于一种场效应晶体管,其中该场效应晶体管的沟道层包括无定形氧化物,该无定形氧化物包括In、Zn、N和O,该无定形氧化物中的N对N和O的原子组成比(N/(N+O))大于或等于0.01at.%且小于或等于3at.%,并且该无定形氧化物不包括Ga,或者,在该无定形氧化物包括Ga的情况中,该无定形氧化物中包含的Ga原子的数量小于N原子的数量。 
根据本发明,可以获得一种半导体特性优异的无定形氧化物。 
此外,根据本发明,可以提供一种场效应晶体管,其在诸如场效应迁移率、S值等的晶体管特性方面是优异的,并且在环境稳定性上也是优异的。 
此外,根据本发明,可以提供一种场效应晶体管,其中由于成分原子(特别是,金属)的原子组成比引起的晶体管特性的改变是小的,并且其具有大的原子组成比裕度(设计灵活性)。 
从下文结合附图进行的描述中,本发明的其他特征和优点将是显见的,在附图通篇中相同的附图标记表示相同或类似的部分。 
附图说明
附图被并入说明书并且构成说明书的一部分,附图示出了本发明的实施例并且与说明书一起用于解释本发明的原理。 
图1是示出将根据本发明的氧化物膜置于20℃温度和50%湿度的大气中时的电阻率随时间的改变的曲线图。 
图2是描绘关于根据本发明的氧化物膜的对于不同金属组分的在随时间的改变之后的电阻率的曲线图。 
图3是示意性示出作为本发明的实施例的薄膜晶体管的结构示例的截面图。 
图4是示意性示出作为本发明的实施例的薄膜晶体管的结构示例的 截面图。 
图5是描绘关于根据本发明的氧化物膜的电阻率变化的幅度的曲线图。 
图6是示出作为本发明的实施例的薄膜晶体管的典型TFT特性的曲线图。 
图7是示出在将实施例1中制造的氧化物膜置于20℃温度和50%湿度的大气中时的电阻率随时间的改变的曲线图。 
图8是描绘将实施例1中制造的TFT置于20℃温度和50%湿度的大气中半年之后的电流通/断比的曲线图。 
图9是示出将实施例2中制造的氧化物膜置于20℃温度和50%湿度的大气中时的电阻率随时间的改变的曲线图。 
图10是示出将比较示例3中制造的氧化物膜置于20℃温度和50%湿度的大气中时的电阻率随时间的改变的曲线图。 
图11是描绘对于实施例2中制造的TFT中Ga(镓)的不同原子组成比的场效应迁移率和S值(用于使漏极电流改变一数量级所需的栅极电压的改变)的曲线图。 
具体实施方式
在描述本发明的实施例之前,首先将描述完成本发明的背景。 
在“Nature,Vol.432,25 November,2004(488-492)”中,提及了一种将具有In∶Ga∶Zn=1.1∶1.1∶0.9(at.%)的原子组成比的无定形氧化物用于TFT的沟道层的技术。 
本发明人通过溅射方法在室温下形成In-Ga-Zn-O膜,并且在评估所形成的膜的晶体管特性时,通过降低Ga(镓)的原子组成比可以获得初始特性优异的晶体管。特别地,在氧化物薄膜中不包含Ga的情况中,可以获得具有大的场效应迁移率和小的S值的晶体管。这里,在本发明中,上述S值意指在漏极电压恒定的状态下使漏极电流改变一数量级所需的栅极电压的改变。 
另一方面,已理解,存在如下问题,即,由于降低Ga的原子组成 比,In(铟)和Zn(锌)的原子组成比的设计范围(可应用于晶体管的原子组成比的范围)变得较小。例如,当Ga对In、Ga和Zn的原子组成比(Ga/(In+Ga+Zn))是30at.%时,在In对In和Zn的原子组成比(In/(In+Zn))大于或等于10at.%且小于或等于60at.%的范围内呈现优异的晶体管操作。另一方面,当Ga的原子组成比是0at.%时,呈现优异的晶体管操作的In对In和Zn的原子组成比(In/(In+Zn))的范围变为大于或等于30at.%且小于或等于60at.%的窄的范围。在上述范围之外的原子组成比的范围中,发生如下现象,即,在施加负栅极偏置电压时,也有比较大的电流流动,并且不能获得大于或等于105的电流通/断比。 
此外,氧化物膜的环境稳定性依赖于Ga的原子组成比而变化。当膜中上述Ga原子组成比变得较大时,将氧化物膜静置于大气中时电阻率随时间的改变变得较小。根据本发明人的认知,该电阻率变化是作为对环境稳定性的标示物(barometer)的有效参数,并且电阻率和电气特性具有如下关系,即,当电阻率变化变得较小时,也使氧化物膜的除了电阻率以外的电气特性稳定。 
即,对于TFT特性,优选Ga的原子组成比变得较小。然而,对于环境稳定性,优选Ga的原子组成比变得较大。 
因此,为了实现具有优异的特性和环境稳定性的氧化物半导体,本发明人将多种元素添加到In-Zn-O膜并且测量晶体管特性和电阻率随时间的改变。结果,通过以使N(氮)变为特定原子组成比的方式添加N,发现如下事实,即,在使晶体管特性保持与In-Zn-O膜的特性类似的同时提高了环境稳定性。 
图1是示出将In-Zn-O膜置于20℃温度和50%湿度的大气中时电阻率随时间的改变的曲线图。在未向其添加N的In-Zn-O膜中,在形成膜之后即观察到电阻率的减小。特别地,在In的原子组成比大于或等于60at.%和小于或等于30at.%的范围中,环境稳定性处于低的水平,并且依赖于原子组成比该稳定性降低约一到三个数位。 
在另一方面,在略微添加了N的In-Zn-O膜中,不依赖于该膜的 原子组成比,在将该膜放置三个月后,几乎未观察到电阻率的变化。图2是描绘将In-Zn-O膜静置三个月之后的电阻率对不同的原子组成比的曲线图。 
尽管通过添加N提高环境稳定性的原因尚不清楚,但是被认为如下。由于据信氧化物膜的导电率因存储气氛中的湿度而变化,因此认为通过引入N提高了耐湿性。下文中将讲述上述原因。 
例如,已知在SiO2中原子距离比较大并且H2O的扩散系数高。并且,认为H2O的偶极矩尤其在氧化物膜中变得较大。认为H2O的偶极矩的增加使氧化物膜中的OH-离子和H+离子的生成概率增加,并且结果,引发了导电率的改变。另一方面,在氧氮化物膜(添加了N的氧化物膜)中,原子距离相比于氧化物膜中的原子距离是小的,并且H2O的扩散系数低。由于该原因,认为通过将N引入到膜中,提高了耐湿性。认为该耐湿性的提高对在本发明的氧化物膜中获得的高环境稳定性的原因有贡献。 
通过添加微量的N,In和Zn的原子组成比的设计范围(可应用于晶体管的原子组成比的范围)变得较大。具体地,在In对In和Zn的原子组成比(In/(In+Zn))大于或等于15at.%并且小于或等于75at.%的范围中呈现出优异的晶体管操作。 
根据本发明人的认知,当包括无定形氧化物的半导体的电阻率水平变得较高时,关断电流(off-current)的水平变得较低,并且在未施加栅极电压时电流不流动,即,呈现出所谓的“常断(normally-off)特性”。由于通过添加N使原子组成比的设计范围扩展,因此可以抑制具有低环境稳定性的富In区域(In:大于或等于60at.%)和富Zn区域(Zn:大于或等于70at.%)中的电阻随时间的改变(电阻降低)。 
基于前述的认知完成了本发明。 
在下文中将参考附图进一步详细地描述本发明的实施例。 
图3是根据本实施例的TFT器件结构的示意图。通过在栅极电极15上设置栅极绝缘膜14并且在栅极绝缘膜14上设置源极电极12和漏极电极13,构成了TFT。栅极电极15可以是如下电极,该电极用作如 掺杂了磷的Si那样的基板;并且可以在玻璃基板等上形成。顺便提及,如图3所示,在栅极绝缘膜14和各个电极之间设置粘结层16。 
可应用于本实施例的半导体器件的构造不限于反转交错(inversestaggered)(底栅类型)结构的TFT,而是可以是例如如图4中示出的在沟道层11上顺序具有栅极绝缘膜和栅极电极的交错(顶栅类型)结构的TFT。 
包含In和Zn以及微量的N的氧化物可应用于本发明的TFT的沟道层。特别地,当无定形氧化物中的N对N和O的原子组成比(N/(N+O))大于或等于0.01at.%时,耐湿性水平变得较高。并且,通过将上述氧化物用于TFT的沟道层,可以获得时间稳定性优异的TFT。 
图5是描绘不同膜中在N浓度方面的电阻率变化的幅度的曲线图。具体地,该曲线图示出了通过将就在形成具有不同的N浓度(原子组成比)的无定形氧化物膜之后的电阻率除以将其静置于大气中三个月之后的电阻率而获得的值。根据图5判断,可以理解,在包括N的原子组成比大于或等于0.01at.%的无定形氧化物的膜中极少观察到电阻率变化。 
此外,根据本发明人的认知,当N对In和Zn的总量的原子组成比(N/(In+Zn))小的时候,变得难于获得半绝缘膜。结果,不能获得优异的TFT特性。具体地,当N/(In+Zn)变得小于0.01at.%时,关断电流变得较大,并且电流通/断比变为处于低于三个数位的范围中。出于该原因,优选将N/(In+Zn)设定为大于或等于0.01at.%。尽管上述原因尚不清楚,但是由于膜的电阻率变为低的水平,因此认为在膜中生成了过剩载流子。 
此外,当N/(In+Zn)比大的时候,TFT特性也劣化。具体地,当N/(In+Zn)比大于7at.%时,亚阈值区域的上升特性劣化,并且场效应迁移率变为小于或等于5cm2/Vs的水平。尽管该原因尚不清楚,但是在制造具有大的N/(In+Zn)比的膜时,需要增加膜形成气氛中的氧和氮气体的压力。根据本发明人的检验,确认膜的表面粗糙度与膜形成气氛中 的氧和氮气体的压力的增加成比例地增加。因此,可以预期,具有大的N/(In+Zn)比的膜的表面粗糙度是大的。认为该表面粗糙度使半导体和栅极绝缘膜之间的界面特性劣化,并且结果,TFT特性劣化。根据该结果判断,优选N/(In+Zn)的上限被设定为变为小于或等于7at.%的比。 
因此,N/(In+Zn)的优选范围大于或等于0.01at.%并且小于或等于7at.%。 
这里,通过转移特性中的漏极电流(Id)的最大值和Id的最小值之间的比获得电流通/断比。并且根据转移特性的结果生成 
Figure G2008800174542D00081
的曲线,并且通过该曲线的斜率导出场效应迁移率。 
另一方面,根据本发明人的认知,光学带隙的值也极大地依赖于膜中的N比。特别地,当N的原子组成比(N/(N+O))大于3at.%时,光学带隙下降至约2.5eV。因此,当需要对于可见光的透光性时,优选N的原子组成比小于或等于3at.%。 
因此,优选的是,在本发明中N的原子组成比(N/(N+O))大于或等于0.01at.%并且小于或等于3at.%。 
无定形薄膜被形成为具有大于或等于30at.%的In原子组成比(In/(In+Zn))。此时,可以实现具有小的表面粗糙度和优异的界面特性的TFT。特别地,可以获得具有小的S值和优异的亚阈值区域的上升特性的TFT。 
注意,本发明的氧化物材料允许包含Ga(如果其处于预定范围内的话),并允许不包含Ga。当包含Ga时,存在如下效果,即,可以通过Ga的添加量控制膜的电阻率。由于添加N的效果大,因此作为无定形氧化物中所包含的Ga的含量的范围,当氧化物中的Ga原子的数量小于N原子的数量时,这是优选的。即,可以实现与在将In-Zn-O膜用于沟道层的TFT中的相等水平的晶体管特性和环境稳定性。即,为了实现具有优异的晶体管特性(尤其是,高迁移率和小S值)的TFT,优选无定形氧化物中包含的Ga原子的数量小于N原子的数量。 
上述氧化物可以包含基本上不会影响诸如迁移率、载流子浓度和光学带隙的膜特性的程度的除了Ga以外的杂质。 
如果源极电极12、漏极电极13和栅极电极15的材料能够实现优异的导电率和针对沟道层的电气连接,则对该材料没有特别限制。例如,用作栅极电极和基板(诸如掺杂磷的硅基板)两者的部件也是可用的。此外,可以使用掺杂锡的氧化铟膜、诸如氧化锌的透明导电膜以及Au、Pt、Al和Ni金属膜。此外,在沟道层和电极之间并且在栅极电极和栅极绝缘膜之间可以设置用于提高粘结性的由Ti、NI、Cr等组成的粘结层16。 
除了常用的氧化硅膜和氮化硅膜之外,可以使用具有高介电常数的氧化铝(铝氧化物)或氧化钇或者层叠氧化铝和氧化钇的膜,作为栅极绝缘膜14。 
依赖于热加工条件,可以使用玻璃基板、金属基板、塑料基板或塑料膜作为基板10。 
作为本发明的TFT沟道层的形成方法,在最初时制备诸如玻璃基板、塑料基板、PET膜或Si基板等的基板。接着,通过溅射方法的气相淀积、脉冲激光蒸发方法和电子束蒸发方法,或者通过这些方法的组合,形成氧化物半导体。此时,根据膜中期望的氮浓度,引入气相N2、NH3或NO等。同样有效的是,通过在膜形成过程中使用自由基(radical)源将N自由基照射到膜以控制膜中的氮浓度。 
还优选在上述工艺之后对所制造的氧化物进行热处理。可以适当地设定该热处理的温度的上限。优选该温度低于基板热变形的玻璃转化温度。例如,在玻璃基板的情况中,优选在小于或等于450℃的温度执行热处理,并且在塑料基板的情况中,优选在小于或等于200℃的温度下执行热处理。根据上述工艺,使氧化物膜的电气特性稳定,并且可以实现具有较高可靠性的半导体器件。为了有效地执行热处理,优选在将包含氮、氧、水蒸气或二氧化碳中任一的气氛中的温度设定为大于或等于150℃的温度(根据要使用的基板在上述范围中调节温度的上限)的条件下执行热处理。因此,获得了可以进一步减小TFT的关断电流的效果。 
(TFT特性) 
首先将描述晶体管操作特性的评估指标。 
图6示出了本实施例的薄膜晶体管的典型的特性。 
在将约6V的电压Vd施加在源极电极和漏极电极之间时,通过在从-3V到10V的范围中切换栅极电压Vg,可以控制(导通和关断)源极电极和漏极电极之间的电流Id。 
存在多种特性作为晶体管特性的评估项,例如,可以列举场效应迁移率、电流通/断比等。 
场效应迁移率可以根据线性区域或饱和区域的特性获得。例如,可以列举根据转移特性的结果生成 曲线并且由该曲线的斜率导出场效应迁移率的方法。在本说明书中,只要未给出特别说明的,就是通过该方法执行评估。 
通过转移特性中的最大Id和最小Id之间的比可以获得电流通/断比。 
在本实施例的TFT中,可以理解,相比于使用传统的In-Ga-Zn-O膜作为沟道层的TFT,场效应迁移率高而S值小。并且,In和Zn的原子组成比的设计范围(可应用于晶体管的原子组成比的范围)是大的。具体地,在由In/(In+Zn)表示的In的原子组成比大于或等于15at.%并且小于或等于75at.%的范围中可以获得大于或等于105的电流通/断比。 
另一方面,在使用传统的In-O膜的TFT中,存在如下特征,即,迁移率处于高的水平但是环境稳定性处于低的水平。然而,在本实施例的TFT中,可以理解,就在制造TFT之后以及将该TFT静置于大气中半年之后的TFT特性的变化均处于低的水平,并且总是呈现具有恒定稳定性的优异特性。 
(实施例) 
下面将使用实施例进一步描述本发明。 
(实施例1:沟道层是添加N的In-Zn-O膜,N/(N+O)=1.7at.%) 
将参考图4描述关于本发明的TFT器件的实施例1。 
在本实施例中,ITO(氧化铟锡)用作栅极电极15,并且厚度约为150nm的氧化硅膜用于栅极绝缘膜14。并且,玻璃基板用于基板,在该基板上形成添加N的In-Zn-O膜作为沟道层11。 
在本实施例中,将组合方法用于膜形成以研究沟道层的原子组成比的依赖性。即,使用如下方法研究该依赖性,所述方法即通过溅射方法在一个基板上一次制造包括多种组分的氧化物薄膜。然而,并不总是需要使用该方法。通过制备具有预定组分的材料源(靶)可以形成包括无定形氧化物的薄膜,或者通过控制要投入到多个靶中的每个靶的功率可以形成具有期望组分的薄膜。 
使用具有斜入射配置的共溅射(co-sputtering)装置形成添加N的In-Zn-O膜。靶被布置在相对于基板倾斜的方向中,并且由于基板上的膜的组分因离靶的距离不同而变化,因此可以获得其中二元系元素的宽广组分分布完全存在于基板表面内的薄膜。使用具有ZnO组分的2英寸烧结材料t和具有In2O3组分的2英寸烧结材料(纯度分别为99.9%)作为靶(材料源)。对于ZnO和In2O3,投入的RF(射频)功率分别是50W和30W。N(氮)由自由基源提供。上述自由基源由电子回旋共振等离子体激发,并且投入微波功率是80W。在本实施例中,通过将自由基源生成的N自由基引入到溅射膜形成气氛中来控制膜中的氮浓度。靶和基板之间的距离被设定为约7~12cm,并且形成膜时的基板温度被设为约25℃。在压力为4×10-1Pa的氩-氮-氧混合气体气氛中形成添加N的In-Zn-O膜,并且所引入的氮的分压被设定为8×10-2Pa而所引入的氧的分压被设定为1.6×10-2Pa。 
随后,使用电子束加热蒸发方法在氧化物半导体沟道层上形成厚度约为150nm的ITO膜,并且随后通过光刻方法和剥离(lift-off)方法形成源极电极12和漏极电极13。最后,通过RF溅射方法淀积用作栅极绝缘膜14的SiO2膜,直至其厚度变为约200nm。随后,在SiO2膜上形成厚度约为150nm的ITO膜,并且随后通过光刻方法和剥离方法 形成栅极电极15。沟道长度是10μm并且沟道宽度是150μm。 
接着,在300℃的温度在大气中针对通过上述方法制造的TFT执行热处理一小时。对于最终获得的添加N的In-Zn-O膜,在使用台阶仪(step meter)执行关于氧化物膜的测量时,膜厚度约为40nm。通过荧光X射线分析和卢瑟福背散射(RBS)分析观察到In的原子组成比(In/(Zn+In))在从15at.%到75at.%的范围中,并且通过二次离子质谱法(SIMS)观察到N的原子组成比(N/(N+O))约为1.7at.%。由N/(In+Zn)表示的N的原子组成比在从1.9at.%到2.4at.%的范围中,并且N对所有原子的原子组成比约为1at.%。 
当在相对于膜表面的入射角为0.5°的条件下执行X射线衍射的测量时,在In的原子组成比(In/(In+Zn))大于或等于30at.%时未检测到明显的衍射峰,并且确认所制造的膜是无定形的。另一方面,当In的原子组成比(In/(In+Zn))小于或等于30at.%时,检测到ZnkIn2Ok+3(6≤K≤8)的衍射峰,并且确认所制造的膜结晶化。 
(比较示例1:沟道层是In-Zn-O膜) 
该示例的构造被设定为除了沟道层之外与上述实施例1中的类似。在本比较示例中,未添加N的In-Zn-O膜被形成作为沟道层11。注意,在本比较示例中同样地将组合方法用于膜形成,以便于研究沟道层材料的原子组成比的依赖性。 
在压力为4×10-1Pa的氩-氧混合气体气氛中形成In-Zn-O膜,并且所引入的氧的分压被设定为2×10-3Pa。在本比较示例中,未执行通过自由基源将自由基引入到膜形成气氛中。其他膜形成条件被假设为与上述实施例1中的条件类似。在使用台阶仪执行关于最终获得的氧化物膜的测量时,膜厚度约为40nm。此外,在执行荧光X射线分析时,In的原子组成比(In/(Zn+In))在从15at.%到75at.%的范围中。对于膜中的氮量,在使用二次离子质谱法(SIMS)执行评估时,观察到氮量在低于检测极限的范围中。 
当在相对于膜表面的入射角为0.5°的条件下执行X射线衍射的测量 时,在In的原子组成比(In/(In+Zn))大于或等于30at.%时未检测到明显的衍射峰,并且确认所制造的膜是无定形的。另一方面,当In的原子组成比(In/(In+Zn))小于或等于30at.%时,检测到ZnkIn2Ok+3(6≤K≤8)的衍射峰,并且确认所制造的膜结晶化。 
(比较示例2:沟道层是添加N的In-Zn-O膜。N=5at.%) 
该示例的构造被设定为除了沟道层之外与上述实施例1中的类似。在本比较示例中,添加N的In-Zn-O膜被形成作为沟道层11。注意,在本比较示例中也将组合方法用于膜形成以便于研究沟道层材料的原子组成比的依赖性。 
在压力为4×10-1Pa的氩-氧-氮混合气体气氛中形成添加N的In-Zn-O膜,并且所引入的氧的分压被设定为1.6×10-2Pa而氮的分压被设定为1×10-1Pa。其他膜形成条件被假设为与上述实施例1中的条件类似。在使用台阶仪执行关于所获得的氧化物膜的测量时,膜厚度约为40nm。此外,在执行荧光X射线分析时,In的原子组成比(In/(Zn+In))在从15at.%到75at.%的范围中。对于膜中的氮量,在使用卢瑟福背散射(RBS)分析执行评估时,观察到氮的原子组成比(N/(N+O))约为5at.%。 
当在相对于膜表面的入射角为0.5°的条件下执行X射线衍射的测量时,在In的原子组成比(In/(In+Zn))大于或等于32at.%时未检测到明显的衍射峰,并且确认所制造的膜是无定形的。另一方面,当In的原子组成比(In/(In+Zn))小于或等于32at.%时,检测到ZnkIn2Ok+3(6≤K≤8)的衍射峰,并且确认所制造的膜结晶化。 
(沟道层属性) 
对于在本实施例中获得的添加N的In-Zn-O沟道层,在执行光学吸收谱分析时,上述添加N的氧化物膜的光学带隙(其依赖于In的原子组成比)指出了约从2.7eV至2.9eV范围内的值。在比较示例1中的In-Zn-O膜中,光学带隙与上述范围类似处于从约2.7eV至2.9eV范围 中。另一方面,比较示例2中的氧氮化物半导体的光学带隙处于从约2.3eV至2.4eV的范围中。结果,可以理解,可见范围中的受光灵敏度与氮的原子组成比(N/(N+O))的增加成比例地增加。 
接着,为了检查添加N的In-Zn-O膜的环境稳定性,将在本实施例中制造的氧化物膜和在比较示例1中制造的氧化物膜静置于20℃温度和50%湿度的大气中,并且测量电阻率随时间的改变。在比较示例1的In-Zn-O膜中,在将In-Zn-O膜静置三个月之后,根据In和Zn的原子组成比,观察到电阻率下降约1-3个数量级。另一方面,在本实施例和比较示例2的添加N的In-Zn-O膜中,未观察到电阻率的变化,并且可以理解,添加N的In-Zn-O膜的环境稳定性是优异的。图7示出了关于本实施例和比较示例2中获得的氧化物膜的在In的原子组成比(In/(Zn+In))是75at.%的情况中的电阻率随时间的改变。 
以这样的方式,通过将适量的N添加到In-Zn-O膜,可以实现具有环境稳定性同时保持对可见光的透光性的半导体。 
(TFT器件的特性评估) 
图6示出了当在室温测量本实施例中制造的TFT时在电压Vd=6V处的Id-Vg特性(转移特性)。 
在实施例1和比较示例1和2中,当由In/(Zn+In)表示的In的原子组成比约为40at.%时,获得了最优异的晶体管特性。此时,导通电流(on-current)呈现大的值,并且在实施例1中,观察到当电压Vg是Vg=10V时,处在Id=5×10-4A的水平的电流流动。关断电流处于Id=8×10-13A的水平,并且阈值电压约为1.5V。在根据输出特性计算场效应迁移率时,在饱和区域中获得约15cm2/Vs的场效应迁移率。并且,S值约为0.3V/decade。当In的原子组成比约为40at.%时,比较示例1中制造的TFT器件的迁移率和S值分别呈现约17cm2/Vs和约0.16V/decade的值。由该结果,可以理解,在实施例1和比较示例1中均可以获得优异的晶体管特性。 
同时,在比较示例2中制造的TFT器件中,迁移率和S值也分别 呈现约15cm2/Vs和约0.5V/decade的比较优异的值。然而,关断电流因荧光灯的光照射而增加,并且结果,观察到电流通/断比变得小于五个数位水平。 
接着,为了检查TFT器件的环境稳定性,将TFT器件静置于20℃温度和50%湿度的大气中,并且测量TFT特性随时间的改变。结果,在实施例1和比较示例2中制造的TFT中,不管In和Zn的原子组成比如何,在静置TFT之后未发现特性变化,并且表明该TFT的环境稳定性是优异的。另一方面,在比较示例1中制造的TFT中,当In的原子组成比(In/(Zn+In))小于或等于30at.%以及大于或等于60at.%时,关断电流随时间极大增加。结果,对于上述In的原子组成比,未获得足够的电流通/断比。由该关系,可以理解,在比较示例1的TFT中,In∶Zn的原子组成比的设计范围(可应用于晶体管的原子组成比的范围)在小的范围中。图8是描绘关于实施例1和比较示例1的将TFT静置半年之后的TFT的电流通/断比的曲线图。 
以这样的方式,通过将添加N的In-Zn-O膜用于沟道层,可以实现具有优异的晶体管特性(诸如迁移率、S值和环境稳定性)的、具有大的原子组成比裕度(设计灵活性)的TFT器件。此外,通过适当地选择膜中的N浓度,可以实现对可见光具有高的透光性的TFT器件。 
(实施例2:沟道层是In-Zn-Ga-O膜,N/(N+O)=2at.%) 
将利用图4描述根据本发明的TFT器件的实施例2。 
在本实施例中,ITO(氧化铟锡)用作栅极电极15,并且厚度约为150nm的氧化硅膜用于栅极绝缘膜14。玻璃基板用于基板,在该基板上形成添加N的In-Zn-Ga-O膜作为沟道层11。 
利用与实施例1类似的具有斜入射配置的共溅射装置形成In-Zn-Ga-O膜。在本实施例中,由于通过使用In2O3、ZnO和InGaZnO4的三元材料形成膜,因此可以获得具有如下原子组成比分布的In-Zn-Ga-O薄膜,其中在一个基板的表面中Ga比例大于或等于0.4at.%并且小于或等于5at.%。此时,在与In-Zn的组分梯度正交的方向上形成该 Ga浓度分布。 
使用具有ZnO组分的2英寸烧结材料、具有In2O3组分的2英寸烧结材料和具有InGaZnO4组分的2英寸烧结材料(纯度分别为99.9%)作为靶(材料源)。对于ZnO、In2O3和InGaZnO4,投入的RF(射频)功率分别是50W、30W和35W。N(氮)由自由基源提供。上述自由基源由电子回旋共振等离子体激发,并且投入的微波功率是80W。在本实施例中,通过将自由基源生成的N自由基引入到淀积气氛中来控制膜中的氮浓度。靶和基板之间的距离被设定为约7~12cm,并且形成膜时的基板温度被设定为25℃。在压力为4×10-1Pa的氩-氮-氧混合气体气氛中形成添加N的In-Zn-Ga-O膜,并且所引入的氮的分压被设定为1×10-1Pa而所引入的氧的分压被设定为9×10-2Pa。 
随后,使用电子束加热蒸发方法,在包括无定形氧化物的半导体沟道层上形成厚度约150nm的ITO膜。接着,通过光刻方法和剥离方法形成源极电极12和漏极电极13。最后,通过RF溅射方法淀积要用作栅极绝缘膜14的SiO2膜,直至其厚度变为约200nm。随后,在SiO2膜上形成厚度约150nm的ITO膜,并且随后通过光刻方法和剥离方法形成栅极电极15。沟道长度是10μm并且沟道宽度是150μm。 
接着,在300℃的温度在大气中对通过上述方法制造的TFT执行热处理一小时。使用台阶仪测量的添加N的In-Zn-Ga-O膜的厚度约为40nm。通过荧光X射线分析、卢瑟福背散射(RBS)分析和SIMS(二次离子质谱法)确认In的原子组成比(In/(Zn+In))在从15at.%至75at.%的范围中,并且N的原子组成比(N/(N+O))约为2at.%。并且,观察到:对所有原子的Ga的原子组成比和N的原子组成比分别约为从0.4at.%至5at.%和约1.2at.%。由N/(In+Zn)表示的N的原子组成比在从2.2at.%至2.9at.%的范围中。 
当在相对于膜表面的入射角为0.5°的条件下执行X射线衍射的测量时,在Zn的原子组成比(Zn/(In+Zn+Ga))大于或等于70at.%时未检测到明显的衍射峰,并且确认所制造的膜是无定形的。另一方面,当Zn的原子组成比(Zn/(In+Zn+Ga))小于或等于70at.%时,检测到 ZnkIn2Ok+3(6≤K≤8)的衍射峰,并且确认所制造的膜结晶化。 
(比较示例3:沟道层是In-Zn-Ga-O膜) 
该示例的构造被设定为除了沟道层之外与上述实施例2中的类似。在本比较示例中,未添加N的In-Zn-Ga-O膜被形成作为沟道层11。注意,在本比较示例中也将组合方法用于膜形成,以便于研究沟道层材料的原子组成比的依赖性。 
在压力为4×10-1Pa的氩-氧混合气体气氛中形成In-Zn-Ga-O膜,并且所引入的氧的分压被设定为8×10-4Pa。在本比较示例中,未执行通过自由基源将自由基引入到膜形成气氛中。其他膜形成条件被假设为与上述实施例2中的条件类似。使用台阶仪测量的氧化物膜的厚度约为40nm。此外,根据荧光X射线分析、RBS(卢瑟福背散射)分析和SIMS(二次离子质谱法),观察到In的原子组成比(In/(Zn+In))在从15at.%至75at.%的范围中,并且Ga对所有原子的原子组成比在约从0.4at.%至5at.%的范围中。对于膜中的氮量,在使用二次离子质谱法(SIMS)执行评估时,观察到氮量在低于检测极限的范围中。 
当在相对于膜表面的入射角为0.5°的条件下执行X射线衍射的测量时,在Zn的原子组成比(Zn/(In+Zn+Ga))大于或等于70at.%时未检测到明显的衍射峰,并且确认所制造的膜是无定形的。另一方面,当Zn的原子组成比(Zn/(In+Zn+Ga))小于或等于70at.%时,检测到ZnkIn2Ok+3(6≤K≤8)的衍射峰,并且确认所制造的膜结晶化。 
(沟道层属性) 
对在本实施例中获得的添加N的In-Zn-Ga-O沟道层执行光学吸收谱分析。结果,上述添加N的氧化物膜的光学带隙(其依赖于金属的原子组成比)显示出在约从2.8eV至3.1eV的范围中的值。该结果指出的值略微大于实施例1中的添加N的In-Zn-O膜的值,并且与比较示例3中的In-Zn-Ga-O膜的值类似。 
对在本实施例中获得的添加N的In-Zn-Ga-O膜执行4探针测量。 结果,观察到电阻率依赖于Ga的量而极大变化。例如,当In的原子组成比(In/(Zn+In))是75at.%时,当Ga对所有原子的数量的组成比是0at.%(实施例1)时,电阻率约为300Ω·cm。另一方面,观察到在Ga对所有原子的组成比为0.45at.%和5at.%处,电阻率值分别增加到约2.4kΩ·cm和约30kΩ·cm。在比较示例3中制造的In-Zn-Ga-O膜中也类似地观察到上述模式,并且指出了可以通过Ga的添加量来控制电阻率。 
接着,为了检查In-Zn-Ga-O膜的环境稳定性,将在本实施例中制造的添加N的氧化物膜和在比较示例3中制造的氧化物膜静置于20℃温度和50%湿度的大气中,并且测量电阻率随时间的改变。图9和10是示出关于在本实施例和比较示例中获得的氧化物膜的、在In的原子组成比(In/(Zn+In))是75at.%时的、上述测量的结果和电阻率随时间的改变的曲线图。 
作为上述检查的结果,在本实施例2的添加N的In-Zn-Ga-O膜中,未观察到电阻率的变化,并且可以理解,该膜的环境稳定性是优异的。同时,相比于比较示例1的In-Zn-O膜,比较示例3的In-Zn-Ga-O膜的随时间的改变量也是小的,并且确认,将Ga引入到膜中给出了提高环境稳定性的效应。然而,在本实施例2的添加N的氧化物膜中,膜形成之后的电阻率和将膜静置三个月之后的电阻率几乎都不呈现变化。另一方面,在比较示例3的氧化物膜中,当Ga的原子组成比小于或等于1at.%时,观察到在一到两个数位范围中的电阻率劣化,并且可以理解,实施例2的添加N的氧化物膜在环境稳定性方面是更加优异的。 
以这样的方式,通过将Ga和N都添加到In-Zn-O膜,可以实现具有优异的电阻率可控性和高环境稳定性的半导体。 
(TFT器件的特性评估) 
在实施例2中,当In的原子组成比(In/(Zn+In))约为40at.%并且Ga对所有原子的数量的原子组成比是0.4at.%时,获得了最优异的 晶体管特性。此时,导通电流呈现比较大的值,并且可以理解,当电压Vg处于Vg=10V的水平时,处在Id=4×10-4A的水平的电流流动。关断电流处于Id=1×10-13A的水平,并且阈值电压约为2.3V,并且观察到相比于实施例1的情况,该关断电流处于低的水平并且阈值电压处于高的水平。并且,此时,TFT呈现常断特性。在根据输出特性计算场效应迁移率和S值时,获得了几乎与实施例1中获得的值类似的优异的特性,诸如分别是约14.4cm2/Vs和约0.3V/decade。在比较示例3中制造的TFT中也观察到上述结果,并且可以理解,通过添加微量的Ga可以在保持高的场效应迁移率的同时实现低水平的关断电流或者常断特性。 
然而,如果Ga的原子组成比进一步增加,则上述特性劣化。例如,观察到当Ga对所有原子的数量的原子组成比是2at.%时,场效应迁移率变为约12cm2/Vs并且S值变为约0.7V/decade,并且当Ga的原子组成比是5at.%时,场效应迁移率变为约10cm2/Vs并且S值变为约1V/decade。在图11中绘出了对于不同的Ga原子组成比的场效应迁移率和S值。注意,在图11中In的原子组成比(In/(Zn+In))约为40at.%。从图11可以说明,当Ga对所有原子的数量的原子组成比约大于或等于1at.%时,即,当其变得大于N对所有原子的数量的原子组成比时,TFT特性劣化。 
接着,为了检查TFT器件的环境稳定性,将TFT器件静置于20℃温度和50%湿度的大气中,并且测量TFT特性随时间的改变。结果,在实施例2中制造的TFT中,不管In和Zn的原子组成比如何,在将TFT静置半年之后未看到特性变化,并且发现该TFT的环境稳定性是优异的。另一方面,尽管在比较示例3中制造的TFT的环境稳定性也是优异的,但是当Ga的原子组成比小于或等于1at.%时观察到关断电流的增加。特别地,当In的原子组成比(由In/(Zn+In)表示)大于或等于70at.%时,观察到关断电流增加到约两倍量的水平。 
总之,通过将添加N的In-Zn-Ga-O膜(其Ga的原子组成比小于N的原子组成比(即,Ga原子的数量小于N原子的数量))用于沟道层,可以获得晶体管特性和环境稳定性优异的TFT器件。 
此外,通过添加Ga和N两者,可以实现具有高的对关断电流、阈值电压的可控性和优异的环境稳定性的TFT器件。 
顺便提及,应当注意,通过组合上述实施例及其修改而获得的构造完全被包括在本发明中。 
尽管已经参考目前被视为优选的实施例描述了本发明,但是将理解,本发明不限于所公开的实施例。在这一点上,上述实施例仅是本发明的例示。 
应当注意,本发明的技术概念应由所附权利要求限定,而不应仅通过本说明书的描述进行限制性的解释。 
此外,应当注意,未偏离所附权利要求中描述的技术概念的范围的任何调整和修改构成本发明的技术概念。 
本申请要求于2007年5月30日提交的日本专利申请No.2007-143431的优先权,其整体内容在此处并入作为参考。 

Claims (2)

1.一种无定形氧化物,其中
所述无定形氧化物包括In、Zn、N和O,
所述无定形氧化物满足:
所述无定形氧化物中的N对N和O的原子组成比,即N/(N+O),大于或等于0.01原子百分比并且小于或等于3原子百分比,
所述无定形氧化物中的N对In和Zn之和的原子组成比,即N/(In+Zn),大于或等于0.01原子百分比并且小于或等于7原子百分比,以及
所述无定形氧化物中的In对In和Zn的原子组成比,即In/(In+Zn),大于或等于15原子百分比并且小于或等于75原子百分比,并且
所述无定形氧化物不包括Ga,或者,在所述无定形氧化物包括Ga的情况下,所述无定形氧化物中包含的Ga原子的数量小于N原子的数量。
2.一种场效应晶体管,其中
所述场效应晶体管的沟道层包括无定形氧化物,所述无定形氧化物包括In、Zn、N和O,
所述无定形氧化物满足:
所述无定形氧化物中的N对N和O的原子组成比,即N/(N+O),大于或等于0.01原子百分比并且小于或等于3原子百分比,
所述无定形氧化物中的N对In和Zn之和的原子组成比,即N/(In+Zn),大于或等于0.01原子百分比并且小于或等于7原子百分比,以及
所述无定形氧化物中的In对In和Zn的原子组成比,即In/(In+Zn),大于或等于15原子百分比并且小于或等于75原子百分比,并且
所述无定形氧化物不包括Ga,或者,在所述无定形氧化物包括Ga的情况下,所述无定形氧化物中包含的Ga原子的数量小于N原子的数量。
CN2008800174542A 2007-05-30 2008-05-22 无定形氧化物和场效应晶体管 Active CN101681922B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007143431A JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ
JP143431/2007 2007-05-30
PCT/JP2008/059852 WO2008149754A1 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor

Publications (2)

Publication Number Publication Date
CN101681922A CN101681922A (zh) 2010-03-24
CN101681922B true CN101681922B (zh) 2012-05-23

Family

ID=39590910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800174542A Active CN101681922B (zh) 2007-05-30 2008-05-22 无定形氧化物和场效应晶体管

Country Status (7)

Country Link
US (1) US8188467B2 (zh)
EP (1) EP2165368B1 (zh)
JP (1) JP5241143B2 (zh)
KR (1) KR101294113B1 (zh)
CN (1) CN101681922B (zh)
TW (1) TWI397183B (zh)
WO (1) WO2008149754A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
TWI434420B (zh) 2007-08-02 2014-04-11 Applied Materials Inc 使用薄膜半導體材料的薄膜式電晶體
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
CN101928560B (zh) * 2009-06-18 2013-08-07 晶元光电股份有限公司 一种可由紫外光激发的蓝光荧光材料及其制备方法
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011046010A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
CN112447130A (zh) 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
MY163862A (en) * 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5185357B2 (ja) 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
KR101832119B1 (ko) * 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR101757022B1 (ko) * 2010-07-02 2017-07-12 오레곤 스테이트 유니버시티 박막 트랜지스터
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5525380B2 (ja) * 2010-08-25 2014-06-18 富士フイルム株式会社 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI654764B (zh) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102042782B1 (ko) * 2017-03-15 2019-11-27 한화케미칼 주식회사 에멀젼, 에멀젼의 제조 방법 및 에멀젼을 이용한 코팅막 형성 방법
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
US11581334B2 (en) 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM
KR102537632B1 (ko) * 2021-09-17 2023-05-26 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878962B1 (en) * 1999-03-25 2005-04-12 Japan Science And Technology Corp. Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513404A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878962B1 (en) * 1999-03-25 2005-04-12 Japan Science And Technology Corp. Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NOMURA K.Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors.《NATURE》.NATURE PUBLISHING GROUP,2004,第432卷(第25期),488-492. *

Also Published As

Publication number Publication date
US20100140611A1 (en) 2010-06-10
WO2008149754A1 (en) 2008-12-11
JP5241143B2 (ja) 2013-07-17
EP2165368B1 (en) 2012-05-30
KR101294113B1 (ko) 2013-08-08
CN101681922A (zh) 2010-03-24
EP2165368A1 (en) 2010-03-24
TWI397183B (zh) 2013-05-21
JP2008300518A (ja) 2008-12-11
US8188467B2 (en) 2012-05-29
KR20100020488A (ko) 2010-02-22
TW200915576A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
CN101681922B (zh) 无定形氧化物和场效应晶体管
CN101911304B (zh) 非晶氧化物和场效应晶体管
JP5710041B2 (ja) 液晶表示装置
CN101859711B (zh) 非晶氧化物膜的制造方法
CN101897030B (zh) 场效应晶体管和显示器
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
Furuta et al. Analysis of hump characteristics in thin-film transistors with ZnO channels deposited by sputtering at various oxygen partial pressures
CN104272463B (zh) 薄膜晶体管和显示装置
US20130240802A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
CN101263605A (zh) 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管
CN103238217A (zh) 配线结构和溅射靶材
Luo et al. Carrier trapping anisotropy in ambipolar SnO thin-film transistors
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Park et al. Effects of Ti Doping on the Electrical Properties and Gate-Bias Stability of Amorphous Zinc–Tin–Oxide Thin-Film Transistors
Han et al. Highly stable hafnium–tin–zinc oxide thin film transistors with stacked bilayer active layers
Kim et al. New approach for passivation of Ga 2 O 3-In 2 O 3-ZnO thin film transistors
Liu et al. Improvements in the performances of In–Ga–Zn–O thin-film transistors on glass substrates by annealing treatment
Iwasaki et al. Combinatorial study on In-Ga-Zn-O semiconductor films as active-channel layers for thin-film transistor
Pearton et al. Oxide thin film transistors on novel flexible substrates
Kim et al. The Effect of Illumination on the Negative Bias Temperature Instability in Zinc Tin Oxide Thin Film Transistors
Kim et al. P‐25: Enhancement in Positive Bias Stress Stability of In‐Ga‐Zn‐O Thin‐Film Transistors with Vertically Graded‐Oxygen‐Vacancy Active Layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant