JPWO2011001715A1 - 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置 - Google Patents
酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置 Download PDFInfo
- Publication number
- JPWO2011001715A1 JPWO2011001715A1 JP2011520808A JP2011520808A JPWO2011001715A1 JP WO2011001715 A1 JPWO2011001715 A1 JP WO2011001715A1 JP 2011520808 A JP2011520808 A JP 2011520808A JP 2011520808 A JP2011520808 A JP 2011520808A JP WO2011001715 A1 JPWO2011001715 A1 JP WO2011001715A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- oxide semiconductor
- array substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 title claims description 90
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 55
- 239000001301 oxygen Substances 0.000 claims abstract description 52
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 51
- 239000000470 constituent Substances 0.000 claims abstract description 13
- 239000011701 zinc Substances 0.000 claims abstract description 13
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 10
- 229910052738 indium Inorganic materials 0.000 claims abstract description 10
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 107
- 239000010408 film Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 45
- 239000011241 protective layer Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 24
- 125000004429 atom Chemical group 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 6
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 3
- 239000000203 mixture Substances 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 238000004458 analytical method Methods 0.000 description 12
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 238000003795 desorption Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004846 x-ray emission Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本発明は、安定したトランジスタ特性を有する薄膜トランジスタを実現できる酸化物半導体、この酸化物半導体で形成されたチャネル層を有する薄膜トランジスタ及びその製造方法、並びに、この薄膜トランジスタを備える表示装置を提供する。本発明の酸化物半導体は、薄膜トランジスタ用の酸化物半導体であって、上記酸化物半導体は、インジウム、ガリウム、亜鉛、及び、酸素を構成原子として含み、上記酸化物半導体の酸素含有量は、ストイキオメトリの状態を原子単位で100%としたときに、87〜95%である酸化物半導体である。
Description
本発明は、酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置に関する。より詳しくは、薄膜トランジスタのチャネル層として好適な酸化物半導体、この酸化物半導体を用いてチャネル層を形成した薄膜トランジスタを備える薄膜トランジスタアレイ基板及びその製造方法、並びに、この薄膜トランジスタアレイ基板を備える表示装置に関するものである。
酸化物半導体は、アモルファスシリコン(a−Si)等のシリコン系材料よりも高い電子移動度を有する半導体材料である。例えば、酸化物半導体を薄膜トランジスタ(TFT)のチャネル層に用いた場合には、信頼性に優れ、しかも電圧無印加時に流れる漏れ電流の低いTFTが実現できると考えられることから、酸化物半導体を用いたTFTの開発が進められている。
酸化物半導体の中でもインジウム(In)、ガリウム(Ga)、亜鉛(Zn)、及び、酸素(O)を構成原子として含む4元型の酸化物半導体(以下、IGZO半導体とも称す。)は、移動度が高いだけでなく、以下のような特性を有するため、よりTFTに適していると考えられる。
まず、IGZO半導体は、室温〜150℃程度の比較的低い温度で成膜が可能である。上記シリコン系材料は、TFTを300℃以上の高温で成膜するため、フィルム基材を用いたフレキシブル基板のように高温雰囲気下に不適な基材には、直接にTFTを形成することができなかったが、酸化物半導体を用いることで、フレキシブル基板に直接にTFTを形成することも可能となる。また、IGZO半導体は、スパッタ装置での成膜が可能であり、簡易な工程で製造できる。
更に、IGZO半導体にて形成された薄膜は、可視光を透過させることができ、透明性にも優れている。そのため、酸化インジウム錫(Indium Tin Oxide:ITO)等が用いられている透明電極の用途にも適用できる。
ここで、IGZO半導体の特性は、構成原子の組成によって変化する。そこで、特許文献1には、TFTのチャネル層として好適な酸化物半導体について構成原子の好ましい組成を示す相図が開示されており、特許文献2には、TFT等の透明電極として好適な酸化物半導体について構成原子の好ましい組成が開示されている。
上記特許文献1、2に記載された組成を有するIGZO半導体(酸化物半導体)は、IGZO半導体を用いて形成した半導体層そのものは、移動度や透明性等の点で優れている。しかしながら、IGZO半導体を、例えば、半導体層をTFTのチャネル層として適用したときには、安定して高いトランジスタ特性を維持することができないことがある。
これは、以下のような理由によるものと考えられる。TFTは、信号電極、ドレイン電極、ゲート電極の3端子で構成され、信号電極とドレイン電極との間に設けられたチャネル層と呼ばれる領域に電流を流して、ゲート電極に加えた電圧で電流を制御してオン/オフ動作を行うものである。IGZO半導体はチャネル層を構成するが、チャネル層の形成後には、信号電極、ドレイン電極の形成が行われる。更に、TFTを保護するための保護層や、TFTが形成された基板の表面を平坦化するための層間絶縁膜も形成される。
IGZO半導体は、上記のように比較的低温で成膜できるが、電極、保護層、層間絶縁膜等の形成には、IGZO半導体の成膜温度よりも高い温度がかかり、特に、保護層、層間絶縁膜の形成には200℃以上の高い温度がかかることがある。
IGZO半導体は、In、Ga、Zn、及び、Oを構成原子とするものであるが、成膜温度よりも高い温度がかかると、膜に含まれる酸素が脱離して酸素の含有量が変化する。酸素脱離が生じると、膜の原子組成は、IGZO半導体の組成(ストイキオメトリ)と大きく異なり、これにより、オフ電流の上昇、電子移動度の低下、トランジスタ特性にヒステリシスが生じる等の現象が生じて、安定したTFT特性が得られないことの一因となる。
また、上記説明では、IGZO半導体をTFTのチャネル層として用いた場合を例に挙げて説明したが、他の分野に適用した場合においても、実際の製品となった後のIGZO半導体によって形成された膜の酸素含有量は、ストイキオメトリからのズレが大きいことがある。
なお、上記特許文献1では、酸化物半導体の酸素含有量に関する記載があるが、組成の特定は、蛍光X線分析法によって特定している。この分析法は、膜(試料)の表面は測定できるものの、厚み方向に対する分解能がないため、In、Ga、及び、Znの組成は特定できても、膜全体に含まれる酸素の含有量を正確に定量できるものではない。したがって、特許文献1に記載の酸素含有量は、製品となった後の構成原子の組成ではなく、IGZO半導体を用いて形成した膜(半導体層)の組成(ストイキオメトリ)に換算したときの値であると考えられる。
また、特許文献2には、酸素欠損量についての記載があるが、酸素欠損量は陽イオンとの関連もあり一義的に決まるものでは無く、キャリア電子の量で定義されるものであり、本明細書に記載の酸素含有量のように定量的に特定できるものではない。
本発明は、上記現状に鑑みてなされたものであり、安定したトランジスタ特性を有する薄膜トランジスタを実現できる酸化物半導体、この酸化物半導体で形成されたチャネル層を有する薄膜トランジスタ及びその製造方法、並びに、この薄膜トランジスタを備える表示装置を提供することを目的とするものである。
本発明者らは、安定したトランジスタ特性を有する薄膜トランジスタを実現可能な酸化物半導体について種々検討したところ、In、Ga、及び、Znを含む酸化物半導体は、高い移動度を有し、信頼性(ストレス耐性)の高いトランジスタ特性が得られる材料であることにまず着目した。また、製品となったときのIGZO半導体膜の組成は、ストイキオメトリからのズレが生じており、このズレは、製造工程においてかかる熱によって生じるIGZO半導体膜からの酸素離脱によるものであることにも着目した。そして、IGZO半導体における酸素含有量を制御することにより、薄膜トランジスタのチャネル層として好適なIGZO半導体が得られ、このIGZO半導体を用いた薄膜トランジスタは、信頼性の高いトランジスタ特性を有することを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、薄膜トランジスタ用の酸化物半導体であって、上記酸化物半導体は、インジウム、ガリウム、亜鉛、及び、酸素を構成原子として含み、上記酸化物半導体の酸素含有量は、ストイキオメトリの状態を原子単位で100%としたときに、87〜95%である酸化物半導体である。
インジウム、ガリウム、亜鉛、及び、酸素を構成原子として含む酸化物半導体は、移動度が高く、比較的低温での成膜が可能であり、しかもこの酸化物半導体を用いて形成した膜は、透明性に優れるものである。
本発明においては、酸化物半導体の酸素含有量を、ストイキオメトリの状態を原子単位で100%としたときに、87〜95%の範囲とすることで、TFTのチャネル層、透明電極等に好適に使用できる。特に、TFTのチャネル層として用いた場合には、安定したトランジスタ特性を実現できる。酸素含有量が87%未満となると、TFTの電圧−電流特性が低下する傾向にある。酸素含有量が95%を超えると、IGZO膜が高抵抗化されすぎて、TFTのチャネルとして機能しにくくなる。
なお、酸化物半導体の酸素含有量は、オージェ電子分光法(AES:Auger Electron Spectroscopy)分析やXPS(X−ray Photoelectron Spectroscopy)分析等の組成分析を行うことにより確認できる。
また、本明細書において、「ストイキオメトリの状態」とは、金属イオンの電荷数と、酸素イオンの電荷数とが等しい状態であることを意味する。したがって、ストイキオメトリの状態にある酸化物半導体は、導電性を有するものではない。また、ストイキオメトリとは、理想状態になる膜の組成をいう。
本発明はまた、基板の主面上に薄膜トランジスタを有する薄膜トランジスタアレイ基板であって、上記薄膜トランジスタは、本発明の酸化物半導体で形成されたチャネル層を有する薄膜トランジスタアレイ基板でもある。上述したように、酸素含有量が制御された本発明の酸化物半導体にて形成されたチャネル層を有することで、信頼性の高い薄膜トランジスタが実現できる。
上記薄膜トランジスタにおいて、電子移動度は、特に限定されるものではないが、0.1cm2/Vs以上であることが好ましい。このような電子移動度を有することで、良好なトランジスタ特性が実現できる。
本発明の薄膜トランジスタアレイ基板においては、上記薄膜トランジスタは、上記チャネル層を覆う保護層を更に有し、上記保護層は、酸素原子を含む材料にて形成されていることが好ましい。これにより、保護層に含まれる酸素原子によって、チャネル層の酸素含有量を上記範囲に調整できる。
本発明はまた、本発明の薄膜トランジスタアレイ基板を備える表示装置でもある。表示装置としては、液晶表示装置、有機EL表示装置、プラズマディスプレイ表示装置、電界放出ディスプレイ表示装置等、薄膜トランジスタアレイ基板を備える各種の表示装置に適用できる。
上述のように本発明に係る薄膜トランジスタアレイ基板は、安定したトランジスタ特性を有することから、この薄膜トランジスタアレイ基板を備えた表示装置は、表示品位の良いものとなる。
本発明は更に、薄膜トランジスタアレイ基板の製造方法にも向けられている。すなわち、本発明は、基板の主面上に薄膜トランジスタを有する薄膜トランジスタアレイ基板の製造方法であって、上記製造方法は、基板の主面上に形成された走査配線を絶縁膜で覆う絶縁膜形成工程と、基板面を法線方向から見たときに、上記走査配線と重なる位置に酸化物半導体層を形成する半導体層形成工程と、上記酸化物半導体層上に信号配線及びドレイン電極を形成する配線及び電極形成工程と、上記信号配線及び上記ドレイン電極を覆う保護層を形成する保護層形成工程と、上記保護層を覆う層間絶縁膜を形成する層間絶縁膜形成工程とを含み、上記保護層形成工程と上記層間絶縁膜形成工程との間に、ベーク処理工程を更に含む薄膜トランジスタアレイ基板の製造方法でもある。
上記絶縁膜形成工程において、走査配線は、その一部が、薄膜トランジスタのゲート電極として機能する。走査配線は、低抵抗なチタン(Ti)、アルミニウム(Al)、銅(Cu)等のメタル材料にて形成されることが好ましく、これらの積層膜であってもよい。走査配線は、例えば、スパッタ法によりメタル材料をガラス基板の主面上に堆積させ、積層膜を形成し、ウェットエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングすることにより形成される。
絶縁膜は、例えば、酸化シリコン(SiOx)、窒化シリコン(SiNx)等の無機材料を、CVD(Chemical Vapor Deposition)法等で成膜することで形成される。
上記半導体層形成工程は、本発明に係る酸化物半導体を用いて半導体層を形成する。半導体層の形成方法は、特に限定されるものではないが、例えば、スパッタ法によって酸化物半導体を成膜した後、形成された膜をフォトリソグラフィ法によって所望の形状にパターニングする方法が挙げられる。このような方法を用いた場合、パターニング工程では、エッチング液や、レジストの剥離液などの様々な薬液が使用される。
上記配線及び電極形成工程は、上記酸化物半導体層上に信号配線及びドレイン電極を形成する。信号配線及びドレイン電極の構成は、上記した走査配線と同様である。
上記保護層形成工程は、上記信号配線及び上記ドレイン電極を覆う保護層を形成する。保護層は、例えば、酸化シリコン(SiOx)、窒化シリコン(SiNx)等の無機材料を、CVD法等で成膜することで形成される。
上記層間絶縁膜形成工程は、上記保護層を覆う層間絶縁膜を形成する。層間絶縁膜は、例えば、感光性樹脂を用いて形成される。
ここで本発明においては、半導体層中の酸素含有量を制御するために、上記保護層形成工程と上記層間絶縁膜形成工程との間においてベーク処理工程を行う。このように、保護層を成膜した後に、ベーク処理を行うことで、保護層を介して酸化物半導体層に酸素を補填することができる、又は、酸化物半導体層の下層に形成された絶縁層と酸化物半導体層の上層に形成された保護層とから酸化物半導体層へ酸素が補填され、これにより酸化物半導体層中の酸素含有量を制御できる。酸素含有量は、特に限定されるものではないが、酸素含有量が90%以上であると、ストイキオメトリからのズレが小さくなって、安定したトランジスタ特性を得られる点から好ましい。
本発明の薄膜トランジスタアレイ基板の製造方法において、上記ベーク処理は、薄膜トランジスタアレイ基板の製造工程における処理温度のうち、最も高い処理温度(220℃以上)で行うことが好ましい。これにより、半導体層中の酸素含有量を容易にかつ確実に制御できる。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明の酸化物半導体によれば、所定の酸素含有量を有することで、例えば、薄膜トランジスタのチャネル層として用いても、安定したトランジスタ特性を有する信頼性の高い薄膜トランジスタを実現できる。そして、この薄膜トランジスタを備えた薄膜トランジスタアレイ基板を用いた表示装置とすることで、良好な画像表示が実現できる。更に、本発明の薄膜トランジスタアレイ基板の製造方法によれば、半導体層の形成後にベーク処理を行うことで、半導体層中の酸素含有量を容易に制御できる。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
実施形態1
図1は、本実施形態に係る液晶表示装置の画素の構成を示す縦断面模式図である。図1において、液晶表示装置10は、TFTが形成されたTFTアレイ基板11、TFTアレイ基板11と対向して配置された対向基板としてのカラーフィルタ(CF)基板13、及び、両基板の間に挟持された液晶層12を備える。
図1は、本実施形態に係る液晶表示装置の画素の構成を示す縦断面模式図である。図1において、液晶表示装置10は、TFTが形成されたTFTアレイ基板11、TFTアレイ基板11と対向して配置された対向基板としてのカラーフィルタ(CF)基板13、及び、両基板の間に挟持された液晶層12を備える。
図2は、本実施形態に係る液晶表示装置におけるTFTアレイ基板11の構成を示す平面模式図である。図2において、ガラス基板101の主面上には、走査配線102及び信号配線106が格子状に配置されている。走査配線102及び信号配線106で区画された複数の画素領域には、走査配線102と信号配線106との交点近傍にスイッチング素子としてのTFT15が形成されている。
TFT15が形成された領域をより詳細に見ると、図1に示すように、走査配線102が形成されたガラス基板101の主面上は、絶縁層としてのゲート絶縁膜103にて覆われている。ゲート絶縁膜103上には、走査配線102と重畳するようにIGZO半導体層104が形成されている。IGZO半導体層104上には、信号配線106及びドレイン電極107が形成されている。TFT15は、保護層108及び基板面を平坦化するための層間絶縁膜109によって覆われており、層間絶縁膜109の上には、画素電極110が形成されている。
TFT15は、走査配線102の一部をゲート電極とし、ゲート絶縁膜103、チャネル層としてのIGZO半導体層104、信号配線106及びドレイン電極107によって構成される。
走査配線102は、ここでは、走査配線層102a、102b及び102cが積層された構造を有する。走査配線102としては、例えば、走査配線層102a、102cがTiで形成され、走査配線層102bがAlで構成された積層構造であって、走査配線層102a、102cの膜厚が30〜150nmであり、走査配線層102bの膜厚が200〜500nmであるものが適用できる。
ゲート絶縁膜103としては、酸化シリコン(SiOx)、窒化シリコン(SiNx)等の無機材料が適用でき、ゲート絶縁膜103の膜厚は、例えば、200〜500nm程度とする。
IGZO半導体層104は、In、Ga、Zn、及び、Oを構成原子として含み、ストイキオメトリの状態を原子単位で100%としたときに、87〜95%の酸素含有量を有するIGZO半導体にて形成される。このような酸素含有量を有するIGZO半導体にてTFT15のチャネル層を形成することで、安定したトランジスタ特性を有するTFTアレイ基板11が得られる。IGZO半導体層104の膜厚は、特に限定されるものではなく、10〜300nm程度である。
信号配線106は、その一部が、TFT15のソース電極として機能する。信号配線106としては、例えば、信号配線層106a、106bが積層された構造を有するものが挙げられる。ドレイン電極107は、ドレイン電極層107a、107bが積層された構造を有する。信号配線106及びドレイン電極107を形成する材料は、同一であっても異なっていてもよい。
信号配線106及びドレイン電極107としては、例えば、信号配線層106a及びドレイン電極層107aがTiにて形成され、信号配線層106b及びドレイン電極層107bがAlにて形成された、積層構造を有するものが挙げられる。信号配線層106a及びドレイン電極層107aの膜厚は、例えば、30〜150nm程度とし、信号配線層106b及びドレイン電極層107bの膜厚は、例えば、50〜400nm程度とする。
上記保護層としては、例えば、SiOx、SiNx等の無機材料を、CVD法、スパッタ法等で成膜したものが適用でき、SiOx膜、SiNx膜だけでなくSiOx膜とSiNx膜との積層膜であってもよい。上記層間絶縁膜は、例えば、感光性樹脂を用いて形成される。
画素電極110は、例えば、ITO等の透明電極材料にて形成し、その膜厚を50〜200nm程度とする。
一方、CF基板13は、図1に示すように、ガラス基板201の主面上に、画素領域毎に赤(R)、青(B)、及び、緑(G)のCF層203を有する。各色のCF層203は、ブラックマトリクスと呼ばれる遮光部(図示せず)で仕切られている。基板の表面には、厚み50〜200nm程度の対向電極204が形成されており、遮光部が形成された領域には、フォトスペーサ(図示せず)が設けられている。
上記のような構成を有する液晶表示装置10の製造方法の一例について、具体例を挙げて、説明する。まず、TFTアレイ基板11の製造方法の一例について、図3〜図7を用いて説明する。図3〜図7は、本実施形態に係るTFTアレイ基板11を製造する各工程における断面模式図である。
図3は、ガラス基板101の主面上に走査配線102が形成された状態を示す。走査配線102は、例えば、スパッタ法により、ガラス基板101の主面上に、膜厚30〜150nmのTi膜、膜厚200〜500nmのAl膜及び膜厚30〜150nmのTi膜をこの順番に成膜して走査配線層102a、102b及び102cを形成し、次いで、得られた積層膜をウェットエッチング処理及びレジスト剥離処理を含むフォトリソグラフィ法(以下、単にフォトリソグラフィ法と称す。)により所望の形状にパターン形成することにより得られる。
図4は、図3に示す状態の基板の主面上をゲート絶縁膜103で覆い、更にIGZO半導体層104を形成した状態を示す。このような状態の基板は、絶縁膜形成工程を行い、次いで半導体層形成工程を行うことにより得られる。
絶縁膜形成工程では、CVD法により、ガラス基板101及び走査配線102を覆うようにSiO2を厚み200〜500nmとなるように堆積してゲート絶縁膜103を形成する。半導体層形成工程では、基板面を法線方向から見たときに、走査配線102と重なる位置にIGZO半導体層104を形成する。
IGZO半導体層104は、スパッタ法により、In−Ga−Zn−Oを含むターゲットを用いて、出力0.1〜2.0kWの条件で厚み10〜300nmとなるように堆積して、フォトリソグラフィ法によって所望の形状にパターン形成することにより得られる。ターゲットの組成比としては、例えば、In:Ga:Zn:O=1:1:1:4であるものや、In:Ga:Zn:O=2:2:1:7であるものが挙げられるが、本発明はこれに限定されるものではなく、成膜条件に応じてターゲットの組成を適宜設定すればよい。
図5は、配線及び電極形成工程後の基板の状態を示す。配線及び電極形成工程では、図4に示す状態の基板に、更に信号配線106及びドレイン電極107を形成する。まず、スパッタ法を用いて、Tiを厚み30〜150nmとなるように堆積して、信号配線層106a及びドレイン電極層107aを形成する。次いで、Alを50〜400nmとなるように堆積して、信号配線層106b及びドレイン電極層107bを形成する。得られたTiとAlとの積層膜を、フォトリソグラフィ法を用いてパターニングすることにより、信号配線106及びドレイン電極107が形成される。
図6は、保護層形成工程及び層間絶縁膜形成工程が行われた後の基板の状態を示す。保護層形成工程では、CVD法により、SiO2を厚み100〜700nmとなるように堆積して信号配線106及びドレイン電極107を含めて覆う保護層108を形成する。
層間絶縁膜形成工程では、感光性樹脂を用いて保護層108を覆うように層間絶縁膜109を形成する。
図7は、画素電極110が形成された後の状態を示す。このような状態の基板は、例えば、スパッタ法によりITOを厚み50〜200nmとなるように層間絶縁膜109上に堆積させて薄膜を形成し、この薄膜をフォトリソグラフィ法によって所望の形状にパターニングして画素電極110を形成することで得られる。
ここで、本実施形態においては、図6における保護層形成工程と層間絶縁膜形成工程との間に、保護層108をベーク処理するベーク処理工程を更に含む。本発明の液晶表示装置10においてIGZO半導体層104は、保護層108によってカバレッジされており、その後、後述のように層間絶縁膜形成工程を経てCF基板13と貼り合されることで外部と完全に遮断される。このような状態において、IGZO半導体層104に酸素脱離が起こるのは、IGZO半導体層104とゲート絶縁膜103との間、及び/又は、IGZO半導体層104と保護層108との間であると考えられる。
そこで、本実施形態においては、保護層108を形成した後に、各製造工程における処理温度のうち、最も高い処理温度にてベーク処理を行う。上記各製造工程であれば、IGZO半導体層104の形成温度が室温程度〜150℃程度であるのに対し、ゲート絶縁膜103、保護層108、及び、後述する層間絶縁膜109の形成時には、約200〜220℃以上の温度がかかる。したがって、ベーク処理は、ゲート絶縁膜103、保護層108、及び、層間絶縁膜109の形成時よりも更に高い温度(220℃以上)で行って、IGZO半導体層104の酸素含有量を制御する。ベーク処理の方法は特に限定されるものではないが、例えば、クリーンオーブンを用いて、大気雰囲気中でベークするという簡易な処理が適用できる。
これにより、保護層108を介してIGZO半導体層104に酸素を補填する、又は、ゲート絶縁膜103及び保護層108からIGZO半導体層104へ酸素が補填され、IGZO半導体層104の酸素濃度が安定するとともにIGZO半導体層104において酸素脱離が生じることがなくなり、所望の酸素含有量を有するIGZO半導体層104が実現できる。酸素含有量は、得ようとするトランジスタ特性によって異なるが、90%以上であるとストイキオメトリからのズレが小さくなって、安定したトランジスタ特性を得ることができる。
CF基板13の製造方法の一例を、図8〜図10を用いて説明する。図8〜図10は、実施形態1に係る液晶表示装置を構成するCF基板の製造工程を示す平面模式図である。まず、図8に示すように、ガラス基板201の主面上に、黒色顔料を含む感光性樹脂をフォトリソグラフィ法により所望の形状にパターニングして遮光部202を形成する。次いで、遮光部202によって区画された領域に、赤(R)、緑(G)、青(B)の顔料を含む感光性樹脂を塗布して、CF層203R、203G、203Bを形成する。
そして、図9に示すように、基板の表面に、ITO等の透明電極材料をスパッタ法により厚み50〜200nmとなるように堆積させて、フォトリソグラフィ法により所望のパターン形状を有する対向電極204を形成する。更に、図10に示すように、遮光部202が形成された領域にフォトスペーサ205を形成する。フォトスペーサ205は、感光性樹脂を用いてフォトリソグラフィ法により、所望の形状にパターニングすることにより得られる。
上記のように製造されたTFTアレイ基板11及びCF基板13の表面には、ポリイミド樹脂が印刷法により塗布され配向膜(図示せず)が形成される。得られた両基板は、シール材を介して貼り合わされ、滴下法、注入法等の方法により基板間に液晶が封入される。そして、貼り合せた両基板を、ダイシングにより分断して、駆動装置、筐体、光源等の各種部材が必要に応じて設けられることにより、本実施形態に係る液晶表示装置10が得られる。
本実施形態においては、上述のように、特定の原子組成を有するIGZO半導体を形成するとともに、保護層108を形成した後に、上記製造工程における処理温度のうち最も高い処理温度にてベーク処理を行っているため、IGZO半導体層104の酸素濃度が安定し、ベーク処理後にIGZO半導体層104に酸素脱離が生じることがなくなり、これにより、信頼性の高い液晶表示装置10が実現できる。
以下に、本実施形態に係る液晶表示装置10の具体例について説明する。
以下に、本実施形態に係る液晶表示装置10の具体例について説明する。
実施例1
実施形態1に係る液晶表示装置10において、In:Ga:Zn:O=1:1:1:4の割合であるスパッタリングターゲットを用いて、膜厚が50nmであるIGZO半導体層を形成した。
実施形態1に係る液晶表示装置10において、In:Ga:Zn:O=1:1:1:4の割合であるスパッタリングターゲットを用いて、膜厚が50nmであるIGZO半導体層を形成した。
また、IGZO半導体層104の酸素含有量を制御するために、保護層108を成膜した後に、大気中において350℃で1時間のベーク処理を行った。ここでは、クリーンオーブンを用いて、大気中で350℃の温度で1時間のベーク処理を行った。
そして、IGZO半導体層104の表面から深さ約20nmの位置における構成原子の組成について、AES(Auger Electron Spectroscopy)分析により測定した。AES分析は、AES分析装置(JEOL社製、型番JAMP−9500F)を用いて、電子線照射条件:5kV、5nA、試料:75deg傾斜、中和条件:Arイオン10eV、1μA、検出器エネルギー分解能:dE/E=0.35%、検出エネルギーステップ:1.0eVの測定条件で分析を行い、In、Ga、Zn、O、Siの各構成原子について検出ピークを求めた。
ここで、AES分析の詳細について説明する。AES分析は、試料測定箇所に電子ビームを照射し、表面から放出されるオージェ電子の運動エネルギーと検出強度からスペクトルを得るものである。スペクトルのピーク位置や形状は元素固有のものであるため、ピーク位置や形状から元素を特定し、スペクトルの強度(振幅)から材料中の元素濃度を算出することで元素分析を行う。更に、スペクトルのピーク位置や形状は、原子の結合状態についても固有のものであるため、各元素中の化学結合状態(酸化状態など)の分析も可能である。
オージェ電子は、検出される膨大な電子量の中のごく一部分であるために、低周波成分のバックグランド影響を顕著に受ける。本実施例では、より正確な酸素含有量を求めるために、上記したAES分析に加えて、ラザフォード後方散乱分析(RBS:Rutherford Backscattering Spectrometry)及び粒子励起X線分析(PIXE:Particle Induced X−ray Emission)を行い、得られた値を用いて感度係数を補正した。
すなわち、一般的に行われるように、スペクトルを微分して低周波成分のバックグランドを除去した上で、各元素のピーク強度から各元素固有の感度係数(装置付属の純元素の値を使用。)を用いて組成比を算出した。この測定結果に基づき、酸素含有量を下記一般式により求めた。
なお、各元素のピーク強度や形状は、化学結合状態が大きく変わると変化するため、組成比を高い精度で求めるには感度係数も補正する必要がある。そこで組成比算出に際して、下記の感度係数の補正を行った。
具体的には、Inの酸化状態、還元状態を確認する為に、次の手法でIn(puremetal)およびIn(In2O3)のそれぞれの状態の存在比を計算した。すなわち、AES分析で得られたInの微分スペクトルを、In(puremetal)およびIn(In2O3)標準測定ピークにて非負拘束最小二乗法でフィッティングして各成分として分離し、ともに上記感度係数(装置付属の純元素の値を使用。)を用いて成分比を計算した。
酸素含有量は、以下の一般式にて求めた。
{In(atomic%)×3/2+Ga(atomic%)×3/2+Zn(atomic%)}/O(atomic%)
これにより、TFT15のチャネル層を構成するIGZO半導体の組成は、図11のグラフに示すようになった。なお、図11は、実施例1、並びに、後述する実施例2及び比較例1に係るTFTのチャネル層を構成する酸化物半導体の組成及び酸素含有量を示すグラフである。
{In(atomic%)×3/2+Ga(atomic%)×3/2+Zn(atomic%)}/O(atomic%)
これにより、TFT15のチャネル層を構成するIGZO半導体の組成は、図11のグラフに示すようになった。なお、図11は、実施例1、並びに、後述する実施例2及び比較例1に係るTFTのチャネル層を構成する酸化物半導体の組成及び酸素含有量を示すグラフである。
また、得られたTFTアレイ基板11のTFT特性を測定した。TFT特性は、図12に示すグラフの測定結果を基に、閾値(Vth)、移動度(μ)、サブスレッショルド・スイング値(S)の算出を行い、下記の判定基準に基づき判定した。各判定基準は、Vth、μ、及び、Sの全てを満たす必要があり、一つでも条件を満たしていない項目があれば、不適となる。
○:0V<Vth<10V、μ>5、S<1.5
△:−5<Vth<10V、μ≧1、S≦2.5
×:−10<Vth<15V、μ<1、S>2.5、又は、測定不能(−)
なお、図12は、実施例1に係る表示装置のTFTの電気特性を示すグラフである。図12に示すグラフにおいて、太線は、Vg−Id特性を、細線はVg−√Id特性をそれぞれ示す。なお、Vgはゲート電圧であり、Idはドレイン電流である。
○:0V<Vth<10V、μ>5、S<1.5
△:−5<Vth<10V、μ≧1、S≦2.5
×:−10<Vth<15V、μ<1、S>2.5、又は、測定不能(−)
なお、図12は、実施例1に係る表示装置のTFTの電気特性を示すグラフである。図12に示すグラフにおいて、太線は、Vg−Id特性を、細線はVg−√Id特性をそれぞれ示す。なお、Vgはゲート電圧であり、Idはドレイン電流である。
得られた測定結果を図12のグラフ及び下記表1に示す。
実施例2
IGZO半導体の組成を図11のグラフに示すようにした。また、ベーク処理は、実施例1と同様にクリーンオーブンを用いて、220℃で1時間の処理とした。そしてそれ以外は上記実施例1と同様にして各種物性値の測定を行った。
得られた測定結果を表1及び図13に示す。図13は、実施例2に係る表示装置のTFTの電気特性を示すグラフである。
IGZO半導体の組成を図11のグラフに示すようにした。また、ベーク処理は、実施例1と同様にクリーンオーブンを用いて、220℃で1時間の処理とした。そしてそれ以外は上記実施例1と同様にして各種物性値の測定を行った。
得られた測定結果を表1及び図13に示す。図13は、実施例2に係る表示装置のTFTの電気特性を示すグラフである。
比較例1
IGZO半導体の組成を図11のグラフに示すようにした。また、保護層108の形成後に、ベーク処理を行わなかった。そしてそれ以外は上記実施例1と同様にして各種物性値の測定を行った。得られた測定結果を表1及び図14に示す。図14は、比較例1に係る表示装置のTFTの電気特性を示すグラフである。
IGZO半導体の組成を図11のグラフに示すようにした。また、保護層108の形成後に、ベーク処理を行わなかった。そしてそれ以外は上記実施例1と同様にして各種物性値の測定を行った。得られた測定結果を表1及び図14に示す。図14は、比較例1に係る表示装置のTFTの電気特性を示すグラフである。
表1及び図12〜図14に示すグラフから、実施例1及び2に係るTFTは、優れた電気特性を有することが分かる。また、比較例1に係るTFTは、薄膜トランジスタ特性に劣ることが明らかとなった。
なお、上記実施形態では、遮光部202及びCF層を対向基板の側に設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、これらの部材はTFTアレイ基板11の側に形成することもできる。
また、上記実施形態では、IGZO半導体をTFTのチャネル層として用いた例を挙げて説明したが、本発明はこれに限定されるものではなく、IGZO半導体は、透明電極等にも適用できる。
更に、上記各実施形態では、液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、有機EL表示装置、プラズマディスプレイ表示装置、電界放出ディスプレイ表示装置等にも適用できる。
上述した実施例における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、2009年6月29日に出願された日本国特許出願2009−154104号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
10 液晶表示装置
11 TFTアレイ基板
12 液晶層
13 CF基板
15 TFT
101、201 ガラス基板
102a、102b、102c 走査配線層
102 走査配線
103 ゲート絶縁膜
104 酸化物半導体層
106a、106b 信号配線層
106 信号配線
107a、107b ドレイン電極層
107 ドレイン電極
108 保護層
109 層間絶縁膜
110 画素電極
121 チャネル保護層
202 遮光部
203R、203G、203B CF
204 対向電極
205 フォトスペーサ
11 TFTアレイ基板
12 液晶層
13 CF基板
15 TFT
101、201 ガラス基板
102a、102b、102c 走査配線層
102 走査配線
103 ゲート絶縁膜
104 酸化物半導体層
106a、106b 信号配線層
106 信号配線
107a、107b ドレイン電極層
107 ドレイン電極
108 保護層
109 層間絶縁膜
110 画素電極
121 チャネル保護層
202 遮光部
203R、203G、203B CF
204 対向電極
205 フォトスペーサ
Claims (6)
- 薄膜トランジスタ用の酸化物半導体であって、
該酸化物半導体は、インジウム、ガリウム、亜鉛、及び、酸素を構成原子として含み、
該酸化物半導体の酸素含有量は、ストイキオメトリの状態を原子単位で100%としたときに、87〜95%であることを特徴とする酸化物半導体。 - 基板の主面上に薄膜トランジスタを有する薄膜トランジスタアレイ基板であって、
該薄膜トランジスタは、請求項1記載の酸化物半導体で形成されたチャネル層を有することを特徴とする薄膜トランジスタアレイ基板。 - 前記薄膜トランジスタは、前記チャネル層を覆う保護層を更に有し、
該保護層は、酸素原子を含む材料にて形成されていることを特徴とする請求項2記載の薄膜トランジスタアレイ基板。 - 請求項2又は請求項3記載の薄膜トランジスタアレイ基板を備えることを特徴とする表示装置。
- 基板の主面上に薄膜トランジスタを有する薄膜トランジスタアレイ基板の製造方法であって、
該製造方法は、
基板の主面上に形成された走査配線を絶縁膜で覆う絶縁膜形成工程と、
基板面を法線方向から見たときに、該走査配線と重なる位置に酸化物半導体層を形成する半導体層形成工程と、
該酸化物半導体層上に信号配線及びドレイン電極を形成する配線及び電極形成工程と、
該信号配線及び該ドレイン電極を覆う保護層を形成する保護層形成工程と、
該保護層を覆う層間絶縁膜を形成する層間絶縁膜形成工程とを含み、
該保護層形成工程と該層間絶縁膜形成工程との間に、ベーク処理工程を更に含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 前記ベーク処理は、薄膜トランジスタアレイ基板の製造工程における処理温度のうち、最も高い処理温度で行うことを特徴とする請求項5記載の薄膜トランジスタアレイ基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009154104 | 2009-06-29 | ||
JP2009154104 | 2009-06-29 | ||
PCT/JP2010/053987 WO2011001715A1 (ja) | 2009-06-29 | 2010-03-10 | 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011001715A1 true JPWO2011001715A1 (ja) | 2012-12-13 |
Family
ID=43410799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011520808A Pending JPWO2011001715A1 (ja) | 2009-06-29 | 2010-03-10 | 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8865516B2 (ja) |
JP (1) | JPWO2011001715A1 (ja) |
CN (1) | CN102473727B (ja) |
WO (1) | WO2011001715A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011048925A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2011145467A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20120032172A1 (en) * | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN103314403B (zh) * | 2011-02-01 | 2014-10-29 | 夏普株式会社 | 显示装置及其制造方法 |
US8679905B2 (en) * | 2011-06-08 | 2014-03-25 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts |
JP6013685B2 (ja) | 2011-07-22 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4982619B1 (ja) | 2011-07-29 | 2012-07-25 | 富士フイルム株式会社 | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 |
US9177872B2 (en) * | 2011-09-16 | 2015-11-03 | Micron Technology, Inc. | Memory cells, semiconductor devices, systems including such cells, and methods of fabrication |
JP2014032999A (ja) * | 2012-08-01 | 2014-02-20 | Panasonic Liquid Crystal Display Co Ltd | 薄膜トランジスタ及びその製造方法 |
TWI566413B (zh) | 2013-09-09 | 2017-01-11 | 元太科技工業股份有限公司 | 薄膜電晶體 |
CN104934330A (zh) * | 2015-05-08 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
JP2017123427A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ |
US10344982B2 (en) | 2016-12-30 | 2019-07-09 | General Electric Company | Compact multi-residence time bundled tube fuel nozzle having transition portions of different lengths |
CN111900195B (zh) * | 2020-09-08 | 2023-12-19 | 京东方科技集团股份有限公司 | 显示基板及其制备方法和显示装置 |
CN115732571A (zh) * | 2021-08-31 | 2023-03-03 | 福州京东方光电科技有限公司 | 金属氧化物薄膜晶体管及其制备方法、显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165531A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 電界効果型トランジスタの製造方法 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
US20080299702A1 (en) * | 2007-05-28 | 2008-12-04 | Samsung Electronics Co., Ltd. | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR |
JP2009099944A (ja) * | 2007-09-28 | 2009-05-07 | Canon Inc | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7382421B2 (en) | 2004-10-12 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Thin film transistor with a passivation layer |
CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5006598B2 (ja) | 2005-09-16 | 2012-08-22 | キヤノン株式会社 | 電界効果型トランジスタ |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP5000290B2 (ja) | 2006-01-31 | 2012-08-15 | 出光興産株式会社 | Tft基板及びtft基板の製造方法 |
KR20080108223A (ko) | 2006-01-31 | 2008-12-12 | 이데미쓰 고산 가부시키가이샤 | Tft 기판, 반사형 tft 기판 및 이들의 제조 방법 |
JP2007293072A (ja) | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
US8143115B2 (en) * | 2006-12-05 | 2012-03-27 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
WO2008126879A1 (en) * | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
KR101738996B1 (ko) * | 2009-11-13 | 2017-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 메모리 소자를 포함하는 장치 |
-
2010
- 2010-03-10 JP JP2011520808A patent/JPWO2011001715A1/ja active Pending
- 2010-03-10 CN CN201080029375.0A patent/CN102473727B/zh active Active
- 2010-03-10 US US13/377,824 patent/US8865516B2/en active Active
- 2010-03-10 WO PCT/JP2010/053987 patent/WO2011001715A1/ja active Application Filing
-
2014
- 2014-09-05 US US14/478,055 patent/US9076718B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165531A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 電界効果型トランジスタの製造方法 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
US20080299702A1 (en) * | 2007-05-28 | 2008-12-04 | Samsung Electronics Co., Ltd. | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR |
JP2009099944A (ja) * | 2007-09-28 | 2009-05-07 | Canon Inc | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US9076718B2 (en) | 2015-07-07 |
US8865516B2 (en) | 2014-10-21 |
CN102473727B (zh) | 2015-04-01 |
CN102473727A (zh) | 2012-05-23 |
US20140367683A1 (en) | 2014-12-18 |
WO2011001715A1 (ja) | 2011-01-06 |
US20120091452A1 (en) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011001715A1 (ja) | 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置 | |
US9236454B2 (en) | Method of manufacturing thin-film transistor, thin-film transistor, display apparatus, sensor, and digital X-ray image-capturing apparatus | |
JP6599518B2 (ja) | 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置 | |
JP2013030682A (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ | |
JP5795551B2 (ja) | 電界効果型トランジスタの製造方法 | |
US10680117B2 (en) | Thin film transistor, method for manufacturing the same and display device comprising the same | |
WO2011030582A1 (ja) | 酸化物半導体、薄膜トランジスタ及び表示装置 | |
US9773918B2 (en) | Metal oxide TFT with improved stability and mobility | |
JP5995504B2 (ja) | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ | |
JP6853421B2 (ja) | 結晶酸化物薄膜、積層体及び薄膜トランジスタ | |
US8906739B2 (en) | Thin film transistor substrate and method for manufacturing same | |
JP2015032655A (ja) | 薄膜トランジスタ | |
JP5869110B2 (ja) | 薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ | |
JP6394518B2 (ja) | 半導体デバイスおよびその製造方法 | |
US20200357924A1 (en) | Oxide semiconductor thin film | |
WO2011024501A1 (ja) | 酸化物半導体、薄膜トランジスタ及び表示装置 | |
WO2018109970A1 (ja) | 半導体デバイスおよびその製造方法 | |
WO2011027591A1 (ja) | 酸化物半導体、薄膜トランジスタ及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141028 |