CN102473727A - 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置 - Google Patents

氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN102473727A
CN102473727A CN2010800293750A CN201080029375A CN102473727A CN 102473727 A CN102473727 A CN 102473727A CN 2010800293750 A CN2010800293750 A CN 2010800293750A CN 201080029375 A CN201080029375 A CN 201080029375A CN 102473727 A CN102473727 A CN 102473727A
Authority
CN
China
Prior art keywords
film transistor
thin
oxide semiconductor
layer
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800293750A
Other languages
English (en)
Other versions
CN102473727B (zh
Inventor
太田纯史
森豪
锦博彦
近间义雅
会田哲也
铃木正彦
中川兴史
竹井美智子
春本祥征
原猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102473727A publication Critical patent/CN102473727A/zh
Application granted granted Critical
Publication of CN102473727B publication Critical patent/CN102473727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供能够实现具有稳定的晶体管特性的薄膜晶体管的氧化物半导体、具有包含该氧化物半导体的沟道层的薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置。本发明的氧化物半导体是薄膜晶体管用的氧化物半导体，上述氧化物半导体包含铟、镓、锌和氧作为构成原子，当将化学计量的状态按原子单位设为100％时，上述氧化物半导体的氧含量是87～95％。

Description

氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
技术领域
本发明涉及氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置。更详细而言，涉及适合作为薄膜晶体管的沟道层的氧化物半导体、包括使用该氧化物半导体形成沟道层的薄膜晶体管的薄膜晶体管阵列基板及其制造方法和包括该薄膜晶体管阵列基板的显示装置。
背景技术
氧化物半导体是具有电子迁移率比非晶硅(a-Si)等硅系(类)材料高的半导体材料。例如，由于考虑到在薄膜晶体管(TFT)的沟道层使用氧化物半导体的情况下，能够实现可靠性优异且在不施加电压时流通的漏电流低的TFT，因此使用氧化物半导体的TFT的开发得到推进。
在氧化物半导体中包含铟(In)、镓(Ga)、锌(Zn)和氧(O)作为构成原子的四元型(quaternary)的氧化物半导体(以下也称为IGZO半导体)，不仅迁移率高，还具有如下所述的特性，因此被认为更适合于TFT。
首先，IGZO半导体在室温～150℃左右的比较低的温度下能够成膜。由于上述硅系材料在300℃以上的高温下成膜，因此在像使用膜基材的柔性基板那样不适于高温气氛下的基材上不能直接形成TFT，但是，通过使用氧化物半导体，则能够在柔性基板直接形成TFT。另外，IGZO半导体能够用溅射装置进行成膜，能够通过简易工序制造。
而且，包含IGZO半导体的薄膜能够使可见光透过，透明性也优良。因此，也能够应用于使用氧化铟锡(Indium Tin Oxide：ITO)等的透明电极的用途。
这里，IGZO半导体的特性因构成原子的组成不同而变化。因此，在专利文献1中，关于适合作为TFT的沟道层的氧化物半导体，公开了表示构成原子的优选组成的相图(phase diagram)，在专利文献2中，关于适合作为TFT等的透明电极的氧化物半导体，公开了构成原子的优选组成。
现有技术文献
专利文献1：日本特开2007-281409号公报
专利文献2：日本特开2000-44236号公报
发明内容
发明要解决的课题
具有上述专利文献1、2中所记载的组成的IGZO半导体(氧化物半导体)和使用IGZO半导体而形成的半导体层本身，在迁移率和透明性等方面优秀。然而，例如在以半导体层作为TFT的沟道层而使用IGZO半导体时，存在不能够维持稳定且较高的晶体管特性的情况。
这被认为是基于以下理由而导致的。TFT包括信号电极、漏极电极、栅极电极这3个端子，在信号电极与漏极电极之间设置的被称为沟道层的区域流通电流，以施加于栅极电极的电压来控制电流，进行导通/断开动作。IGZO半导体构成沟道层，在沟道层形成后，进行信号电极、漏极电极的形成。进一步，还形成：用于保护TFT的保护层；和用于使形成有TFT的基板的表面平坦化的层间绝缘膜。
IGZO半导体如上所述能够在比较低的温度下成膜，但是存在以下情况，即，在形成电极、保护层、层间绝缘膜等时，需要比IGZO半导体的成膜温度高的温度，特别是，在形成保护层、层间绝缘膜时需要200℃以上的高温。
IGZO半导体以In、Ga、Zn和O为构成原子，但是当施加比成膜温度高的温度时，膜所包含的氧脱离，氧的含有量发生变化。发生氧脱离时，膜的原子组成与IGZO半导体的组成(化学计量，stoichiometry)差异很大，由此，产生关断电流(off current，关态电流)的上升、电子迁移率的降低、晶体管特性发生滞后等现象，成为不能够得到稳定的TFT特性的一个原因。
另外，在上述说明中，以使用IGZO半导体作为TFT的沟道层的情况为例进行说明，但是在应用于其他领域的情况下，包含成为实际产品后的IGZO半导体的膜的氧含量，有时化学计量上的偏差也较大。
另外，在上述专利文献1中，包括有关氧化物半导体的氧含量的记载，组成的确定是利用荧光X射线分析法来确定的。该分析法虽然能够测定膜(试样)的表面，但是由于不具有厚度方向上的分辨率(resolution，分解度)，因此即使In、Ga和Zn的组成能够确定，也不能够精确地测定膜整体所包含的氧的含有量。从而，能够认为专利文献1中记载的氧含量，不是成为产品后的构成原子的组成，而是换算为使用IGZO半导体而形成的膜(半导体层)的组成(化学计量)时的值。
另外，在专利文献2中包括关于氧缺损(oxygen loss，氧损失)量的记载，氧缺损量也与阳离子相关联，并非唯一地被决定，而是由载流子电子的量定义的，并非如本说明书中记载的氧含量那样能够定量地确定。
本发明是鉴于上述情况而完成的，其目的在于提供：能够实现具有稳定的晶体管特性的薄膜晶体管的氧化物半导体；具有包含该氧化物半导体的沟道层的薄膜晶体管及其制造方法；和包括该薄膜晶体管的显示装置。
用于解决课题的手段
本发明人对能够实现具有稳定的晶体管特性的薄膜晶体管的氧化物半导体进行了各种研究后，首先着眼于：含有In、Ga和Zn的氧化物半导体是具有高的迁移率且能够得到可靠性(应力耐性)高的晶体管特性的材料。另外，还着眼于：成为产品时的IGZO半导体膜的组成在化学计量上产生偏差，该偏差是由在制造工序中因施加的热产生的IGZO半导体膜的氧脱离所引起的。而且，发现：通过控制IGZO半导体中的氧含量，能够得到适合作为薄膜晶体管的沟道层的IGZO半导体，使用该IGZO半导体的薄膜晶体管具有可靠性高的晶体管特性，并且想到能够很好地解决上述课题的方法，从而完成本发明。
即，本发明的氧化物半导体，其特征在于：其是薄膜晶体管用的氧化物半导体，该氧化物半导体包含铟、镓、锌和氧作为构成原子，当将化学计量的状态按原子单位设为100％时，该氧化物半导体的氧含量是87～95％。
包含铟、镓、锌和氧作为构成原子的氧化物半导体，迁移率高，能够在比较低的温度下成膜，而且使用该氧化物半导体而形成的膜，透明性优异。
在本发明中，当将化学计量的状态按原子单位设为100％时，使氧化物半导体的氧含量为87～95％的范围，能够适于应用于TFT的沟道层、透明电极等。特别是，作为TFT的沟道层使用的情况下，能够实现稳定的晶体管特性。当氧含量不到87％时，存在TFT的电压-电流特性降低的趋势。当氧含量超过95％时，IGZO膜过度高电阻化，导致难以作为TFT的沟道发挥作用。
另外，氧化物半导体的氧含量，能够通过进行俄歇电子分光法(俄歇电子能谱，AES：Auger Electron Spectroscopy)分析和XPS(X射线光电子能谱，X-ray Photoelectron Spectroscopy)分析等组成分析来确认。
另外，在本说明书中，所谓“化学计量的状态”是指金属离子的电荷数与氧离子的电荷数相等的状态。因此，处于化学计量的状态的氧化物半导体不具有导电性。另外，化学计量是指成为理想状态的膜的组成。
此外，本发明是在基板的主面上具有薄膜晶体管的薄膜晶体管阵列基板，也是上述薄膜晶体管具有包含本发明的氧化物半导体的沟道层的薄膜晶体管阵列基板。如上所述，通过具有包含氧含量被控制的本发明的氧化物半导体的沟道层，能够实现可靠性高的薄膜晶体管。
在上述薄膜晶体管中，电子迁移率没有特别限定，但是优选在0.1cm2/Vs以上。由于具有这样的电子迁移率，能够实现良好的晶体管特性。
在本发明的薄膜晶体管阵列基板中，优选上述薄膜晶体管还具有覆盖上述沟道层的保护层，上述保护层包括含有氧原子的材料。由此，通过保护层所包含的氧原子，能够将沟道层的氧含量调整为上述范围。
此外，本发明是包括上述薄膜晶体管阵列基板的显示装置。作为显示装置，能够应用于液晶显示装置、有机EL显示装置、等离子体显示装置、场发射显示装置等包括薄膜晶体管阵列基板的各种显示装置。
如上所述，本发明的薄膜晶体管阵列基板具有稳定的晶体管特性，因此包括该薄膜晶体管阵列基板的显示装置的显示品质优良。
本发明还面向薄膜晶体管阵列基板的制造方法。即，本发明的薄膜晶体管阵列基板的制造方法，其特征在于：上述薄膜晶体管阵列基板在基板的主面上具有薄膜晶体管，上述薄膜晶体管阵列基板的制造方法包括：用绝缘膜覆盖在基板的主面上形成的扫描配线的绝缘膜形成工序；在从法线方向观察基板面时与该扫描配线重叠的位置形成氧化物半导体层的半导体层形成工序；在该氧化物半导体层上形成信号配线和漏极电极的配线和电极形成工序；形成覆盖该信号配线和该漏极电极的保护层的保护层形成工序；和形成覆盖该保护层的层间绝缘膜的层间绝缘膜形成工序，在该保护层形成工序和该层间绝缘膜形成工序之间，还包括烘焙处理工序。
在上述绝缘膜形成工序中，扫描配线的一部分作为薄膜晶体管的栅极电极发挥作用。扫描配线优选包含低电阻的钛(Ti)、铝(Al)、铜(Cu)等金属材料，也可以是它们的叠层膜。扫描配线例如是利用溅射法将金属材料堆积在玻璃基板的主面上而形成叠层膜，并使用包括湿蚀刻工序和抗蚀剂剥离工序的光刻法进行图案化而形成的。
绝缘膜例如是通过将氧化硅(SiOx)、氮化硅(SiNx)等无机材料利用CVD(Chemical Vapor Deposition，化学气相沉积)法等进行成膜而形成的。
在上述半导体层形成工序中，使用本发明的氧化物半导体来形成半导体层。半导体层的形成方法没有特别限定，例如能够列举：利用溅射法使氧化物半导体成膜后，利用光刻法将所形成的膜图案化为期望的形状的方法。在使用该方法的情况下，在图案化工序中，使用蚀刻液、抗蚀剂的剥离液等各种药液。
在上述配线和电极形成工序中，在上述氧化物半导体层上形成信号配线和漏极电极。信号配线和漏极电极的结构与上述扫描配线相同。
在上述保护层形成工序中，形成覆盖上述信号配线和上述漏极电极的保护层。保护层例如是通过将氧化硅(SiOx)、氮化硅(SiNx)等无机材料利用CVD法等进行成膜而形成的。
在上述层间绝缘膜形成工序中，形成覆盖上述保护层的层间绝缘膜。层间绝缘膜例如是使用感光性树脂而形成的。
这里，在本发明中，为了控制半导体层中的氧含量，在上述保护层形成工序和上述层间绝缘膜形成工序之间进行烘焙处理工序。像这样，通过在使保护层成膜后进行烘焙处理，能够经由保护层向氧化物半导体层填补氧，或者从在氧化物半导体层的下层形成的绝缘层和在氧化物半导体层的上层形成的保护层向氧化物半导体层填补氧，由此能够控制氧化物半导体层中的氧含量。氧含量没有特别限定，但是当氧含量在90％以上时，化学计量上的偏差变小，能够得到稳定的晶体管特性，故优选。
本发明的薄膜晶体管阵列基板的制造方法，优选上述烘焙处理在薄膜晶体管阵列基板的制造工序的处理温度中最高的处理温度(220℃以上)下进行。由此，能够容易且可靠地控制半导体层中的氧含量。
上述各方式在不超出本发明的要旨的范围内可以适当组合。
发明效果
根据本发明的氧化物半导体，通过具有规定的氧含量，例如作为薄膜晶体管的沟道层使用，也能够实现具有稳定的晶体管特性且可靠性高的薄膜晶体管。而且，通过使显示装置为使用具备该薄膜晶体管的薄膜晶体管阵列基板的显示装置，能够实现良好的图像显示。进而，根据本发明的薄膜晶体管阵列基板的制造方法，通过在半导体层形成之后进行烘焙(bake)处理，能够容易地控制半导体层中的氧含量。
附图说明
图1是表示实施方式1的液晶显示装置的像素的结构的纵截面示意图。
图2是表示实施方式1的液晶显示装置的TFT阵列基板的结构的平面示意图。
图3是制造实施方式1的TFT阵列基板的工序的截面示意图。
图4是制造实施方式1的TFT阵列基板的工序的截面示意图。
图5是制造实施方式1的TFT阵列基板的工序的截面示意图。
图6是制造实施方式1的TFT阵列基板的工序的截面示意图。
图7是制造实施方式1的TFT阵列基板的工序的截面示意图。
图8是表示构成实施方式1的液晶显示装置的CF基板的制造工序的平面示意图。
图9是表示构成实施方式1的液晶显示装置的CF基板的制造工序的平面示意图。
图10是表示构成实施方式1的液晶显示装置的CF基板的制造工序的平面示意图。
图11是表示构成实施例1、2和比较例1的TFT的沟道层的氧化物半导体的组成和氧含量的图表。
图12是表示实施例1的显示装置的TFT的电气特性的图表。
图13是表示实施例2的显示装置的TFT的电气特性的图表。
图14是表示比较例1的显示装置的TFT的电气特性的图表。
具体实施方式
下面，以实施方式为例，参照附图对本发明进行更详细地说明，但是本发明不仅限定于这些实施方式。
实施方式1
图1是表示本实施方式的液晶显示装置的像素的结构的纵截面示意图。在图1中，液晶显示装置10包括：形成有TFT的TFT阵列基板11；与TFT阵列基板11相对地配置的作为对置基板的彩色滤光片(CF)基板13；和在两基板之间挟持的液晶层12。
图2是表示本实施方式的液晶显示装置的TFT阵列基板11的结构的平面示意图。在图2中，在玻璃基板101的主面上呈格子状地配置有扫描配线102和信号配线106。在由扫描配线102和信号配线106划分的多个像素区域，在扫描配线102与信号配线106的交点附近形成有作为开关元件的TFT15。
更详细地观察形成有TFT15的区域时，如图1所示，在形成有扫描配线102的玻璃基板101的主面上，被作为绝缘层的栅极绝缘膜103覆盖。在栅极绝缘膜103上，以与扫描配线102重叠的方式形成有IGZO半导体层104。在IGZO半导体层104上，形成有信号配线106和漏极电极107。TFT15被用于使保护层108和基板面平坦化的层间绝缘膜109覆盖，在层间绝缘膜109上形成有像素电极110。
TFT15包括：一部分作为栅极电极的扫描配线102、栅极绝缘膜103、作为沟道层的IGZO半导体层104、信号配线106和漏极电极107。
这里，扫描配线102具有叠层了扫描配线层102a、102b和102c的构造。作为扫描配线102例如能够采用如下结构：是扫描配线层102a、102c含有Ti且扫描配线层102b含有Al的叠层构造，扫描配线层102a、102c的膜厚是30～150nm，扫描配线层102b的膜厚是200～500nm。
作为栅极绝缘膜103，能够使用氧化硅(SiOx)、氮化硅(SiNx)等无机材料，栅极绝缘膜103的膜厚例如为200～500nm左右。
IGZO半导体层104包含IGZO半导体，该IGZO半导体包含In、Ga、Zn和O作为构成原子，在将化学计量的状态按原子单位设为100％时，具有87～95％的氧含量。通过利用具有这样的氧含量的IGZO半导体形成TFT15的沟道层，能够得到具有稳定的晶体管特性的TFT阵列基板11。IGZO半导体层104的膜厚没有特别限定，为10～300nm左右。
信号配线106的一部分作为TFT15的源极电极起作用。作为信号配线106，例如能够列举具有叠层了信号配线层106a、106b的构造。漏极电极107具有叠层了漏极电极层107a、107b的构造。形成信号配线106和漏极电极107的材料，既可以是相同的材料，也可以是不同的材料。
作为信号配线106和漏极电极107，例如能够列举具有叠层构造的结构，该叠层构造中，信号配线层106a和漏极电极层107a含有Ti，信号配线层106b和漏极电极层107b含有Al。信号配线层106a和漏极电极层107a的膜厚例如设为30～150nm左右，信号配线层106b和漏极电极层107b的膜厚例如设为50～400nm左右。
作为上述保护层，例如能够使用将SiOx、SiNx等无机材料利用CVD法、溅射法等进行成膜而得到的层，并且，不仅仅是SiOx膜、SiNx膜，也可以是SiOx膜和SiNx膜的叠层膜。上述层间绝缘膜例如使用感光性树脂形成。
像素电极110例如包含ITO等透明电极材料，其膜厚设为50～200nm左右。
另一方面，如图1所示，CF基板13在玻璃基板201的主面上，按每个像素区域具有红(R)、蓝(B)和绿(G)的CF层203。各颜色的CF层203，由被称为黑色矩阵的遮光部(未图示)分隔开。在基板的表面，形成有厚度为50～200nm左右的对置电极204，在形成有遮光部的区域，设置有光刻型间隔物(photospacer)(未图示)。
关于具有上述结构的液晶显示装置10制造方法的一例，列举具体示例进行说明。首先，关于TFT阵列基板11的制造方法的一例，使用图3～图7进行说明。图3～图7是制造本实施方式的TFT阵列基板11的各工序的截面示意图。
图3表示在玻璃基板101的主面上形成有扫描配线102的状态。扫描配线102是例如利用溅射法，在玻璃基板101的主面上，依次使膜厚为30～150nm的Ti膜、膜厚为200～500nm的Al膜和膜厚为30～150nm的Ti膜成膜，形成扫描配线层102a、102b和102c，然后，将所得到的叠层膜利用包括湿蚀刻处理和抗蚀剂剥离处理的光刻法(以下，称作光刻法)图案形成为期望的形状而得到的。
图4表示以栅极绝缘膜103覆盖图3所示状态的基板的主面上，进一步形成IGZO半导体层104的状态。这种状态的基板，能够通过进行绝缘膜形成工序，然后进行半导体层形成工序而得到。
在绝缘膜形成工序中，利用CVD法，以覆盖玻璃基板101和扫描配线102的方式，将SiO2堆积成厚度为200～500nm，形成栅极绝缘膜103。在半导体层形成工序中，从法线方向观察基板面时，在与扫描配线102重叠的位置形成IGZO半导体层104。
IGZO半导体层104是通过利用溅射法，使用包含In-Ga-Zn-O的靶材(target)，在输出0.1～2.0kW的条件下堆积成厚度为10～300nm，并利用光刻法图案形成为期望的形状而得到的。作为靶材的组成比，例如能够列举In∶Ga∶Zn∶O＝1∶1∶1∶4和In∶Ga∶Zn∶O＝2∶2∶1∶7，但是本发明不限定于此，根据成膜条件适当地设定靶材的组成即可。
图5表示配线和电极形成工序后的基板的状态。在配线和电极形成工序中，在图4所示的状态的基板，进一步形成信号配线106和漏极电极107。首先，使用溅射法，将Ti堆积成厚度为30～150nm，形成信号配线层106a和漏极电极层107a。然后，将Al堆积成厚度为50～400nm，形成信号配线层106b和漏极电极层107b。通过使用光刻法对所得到的Ti和Al的叠层膜进行图案化，形成信号配线106和漏极电极107。
图6表示进行了保护层形成工序和层间绝缘膜形成工序之后的基板的状态。在保护层形成工序中，利用CVD法，将SiO2堆积成厚度为100～700nm，形成覆盖信号配线106和漏极电极107的保护层108。
在层间绝缘膜形成工序中，使用感光性树脂，以覆盖保护层108的方式形成层间绝缘膜109。
图7表示形成像素电极110后的状态。这种状态的基板，例如是通过利用溅射法将ITO在层间绝缘膜109上堆积成厚度为50～200nm来形成薄膜，利用光刻法将该薄膜图案化为期望的形状，形成像素电极110而得到的。
这里，在本实施方式中，在图6中的保护层形成工序与层间绝缘膜形成工序之间，还包括对保护层108进行烘焙处理的烘焙处理工序。本发明的液晶显示装置10中，IGZO半导体层104被保护层108覆盖，此后，如下所述经过层间绝缘膜形成工序将其与CF基板13贴合，由此与外部完全隔断。在这种状态下，认为IGZO半导体层104的氧脱离是发生在IGZO半导体层104与栅极绝缘膜103之间，和/或在IGZO半导体层104与保护层108之间。
因此，在本实施方式中，在形成保护层108之后，在各制造工序的处理温度中的最高的处理温度下进行烘焙处理。在上述各制造工序中，相对于IGZO半导体层104的形成温度是室温左右～150℃左右，在栅极绝缘膜103、保护层108和后述的层间绝缘膜109的形成时，施加约200～220℃以上的温度。因此，烘焙处理在比栅极绝缘膜103、保护层108和层间绝缘膜109的形成时更高的温度(220℃以上)下进行，控制IGZO半导体层104的氧含量。烘焙处理的方法没有特别限定，能够应用例如使用洁净烘箱(clean oven)在大气气氛中进行烘焙的简易的处理。
由此，经由保护层108向IGZO半导体层104填补氧，或者从栅极绝缘膜103和保护层108向IGZO半导体层104填补氧，能够使得IGZO半导体层104的氧浓度稳定，并且在IGZO半导体层104不会发生氧脱离，实现具有期望的氧含量的IGZO半导体层104。氧含量根据要得到的晶体管特性不同而不同，但是在90％以上时化学计量上的偏差变小，能够得到稳定的晶体管特性。
使用图8～图10对CF基板13的制造方法的一例进行说明。图8～图10是表示构成实施方式1的液晶显示装置的CF基板的制造工序的平面示意图。首先，如图8所示，在玻璃基板201的主面上，利用光刻法将含有黑色颜料的感光性树脂图案化为期望的形状，形成遮光部202。然后，在由遮光部202划分的区域，涂布含有红(R)、绿(G)、蓝(B)的颜料的感光性树脂，形成CF层203R、203G、203B。
然后，如图9所示，在基板的表面，利用溅射法将ITO等透明电极材料堆积成厚度为50～200nm，利用光刻法形成具有期望的图案形状的对置电极204。进一步，如图10所示，在形成有遮光部202的区域形成光刻型间隔物205。光刻型间隔物205是使用感光性树脂，利用光刻法将其图案化为期望的形状而得到的。
在如上所述制造出的TFT阵列基板11和CF基板13的表面，利用印刷法涂布聚酰亚胺树脂来形成取向膜(未图示)。所得到的两基板，通过密封材料被贴合，并利用滴下法、注入法等方法在基板间封入液晶。然后，通过切割来分割贴合的两基板，并根据需要设置驱动装置、箱体、光源等各种部件，能够得到本实施方式的液晶显示装置10。
在本实施方式中，如上所述，形成具有特定的原子组成的IGZO半导体，并且在形成保护层108之后，在上述制造工序的处理温度中的最高的处理温度下进行烘焙处理，因此IGZO半导体层104的氧浓度稳定，烘焙处理后在IGZO半导体层104不会发生氧脱离，由此，能够实现可靠性高的液晶显示装置10。
下面，对本实施方式的液晶显示装置10的具体例进行说明。
实施例1
在实施方式1的液晶显示装置10中，使用In∶Ga∶Zn∶O＝1∶1∶1∶4的比例的溅射靶材(sputtering target)，形成膜厚为50nm的IGZO半导体层。
另外，为了控制IGZO半导体层104的氧含量，在使保护层108成膜之后，在大气中以350℃进行1个小时的烘焙处理。这里，使用洁净烘箱，在大气中以350℃的温度进行了1个小时的烘焙处理。
然后，对于从IGZO半导体层104的表面起深度约为20nm的位置上的构成原子的组成，通过AES(俄歇电子能谱，Auger ElectronSpectroscopy)分析来测定。AES分析使用AES分析装置(JEOL公司制造，型号JAMP-9500F)，电子线照射条件：5kV、5nA，试样：75deg倾斜，中和条件：Ar离子10eV、1μA，检测器能量分辨率：dE/E＝0.35％，检测能量步骤：在1.0eV的测定条件下进行分析，对于In、Ga、Zn、O、Si的各构成原子，求出检测峰。
这里，对AES分析的详细情况进行说明。AES分析是对试样测定部位照射电子束，根据从表面释放的俄歇电子(auger electron)的运动能量和检测强度获得能谱。由于能谱的峰位置和形状是元素固有的，因此根据峰位置和形状能够确定元素，通过根据能谱的强度(振幅)计算材料中的元素浓度来进行元素分析。进而，由于能谱的峰位置和形状，对原子的结合状态而言也是固有的，因此也能够进行各元素中的化学结合状态(氧化状态等)的分析。
俄歇电子是被检测的庞大电子量中的非常小的一部分，因此显著地受到低频成分的背景影响(background influence)。在本实施例中，为了更精确地求得氧含量，除上述的AES分析之外，还进行卢瑟福背散射谱分析(RBS：Rutherford Backscattering Spectrometry)和粒子诱发X射线荧光分析(PIXE：Particle Induced X-ray Emission)，使用所得到的值修正灵敏度因子。
即，如通常进行的那样，对能谱进行微分，除去低频成分的背景后，根据各元素的峰强度，使用各元素固有的灵敏度因子(使用装置附属的纯元素的值)计算出组成比。基于该测定结果，通过下述公式求出氧含量。
另外，由于各元素的峰强度和形状在化学结合状态大幅变化时发生变化，为了以高精度求得组成比，还需要修正灵敏度因子。因此，计算组成比时，进行下述的灵敏度因子的修正。
具体而言，为了确认In的氧化状态、还原状态，通过以下方法计算出In(pure metal，纯金属)和In(In2O3)各自的状态的存在比。即，将利用AES分析所得到的In的微分能谱，利用非负约束最小二乘法按照In(pure metal，纯金属)和In(In2O3)的标准测定峰拟合，作为各成分进行分离，并且使用上述灵敏度因子(使用装置附属的纯元素的值)计算出成分比。
氧含量通过以下的公式求出。
{In(atomic％)×3/2+Ga(atomic％)×3/2+Zn(atomic％)}/O(atomic％)(atomic：原子的)
由此，构成TFT15的沟道层的IGZO半导体的组成如图11的图表所示。另外，图11是表示构成实施例1、后述的实施例2和比较例1的TFT的沟道层的氧化物半导体的组成和氧含量的图表。
另外，测定所得到的TFT阵列基板11的TFT特性。TFT特性是基于图12所示的图表的测定结果，计算阈值(Vth)、迁移率(μ)、亚阈值摆幅(subthreshold swing，S因子)(S)，并根据下述的判定基准判定出的。各判断基准需要满足所有Vth、μ和S，只要有一个不满足条件的项目，就为不合适。
○：0v＜Vth＜10V，μ＞5，S＜1.5
△：-5＜Vth＜10V，μ≥1，S≤2.5
×：-10＜Vth＜15V，μ＜1，S＞2.5，或无法测定(-)
另外，图12是表示实施例1的显示装置的TFT的电气特性的图表。在图12所示的图表中，粗线表示Vg-Id特性，细线表示Vg-Id特性。另外，Vg是栅极电压，Id是漏极电流。
得到的测定结果如图12的图表和下述表1所示。
[表1]
  Vth[V]   μ[cm2.Vs]   S[V/dec]   判定
 实施例1   6.89   7.67   1.27   ○
 实施例2   5.91   4.88   2.00   △
 比较例1   -   -   -   ×
实施例2
IGZO半导体的组成如图11的图表所示。另外，烘焙处理与实施例1同样地使用洁净烘箱，在220℃下进行1个小时的处理。然后，除此之外与上述实施例1同样地进行各种物性值的测定。
得到的测定结果如表1和图13所示。图13是表示实施例2的显示装置的TFT的电气特性的图表。
比较例1
IGZO半导体的组成如图11的图表所示。另外，在保护层108形成之后，不进行烘焙处理。然后，除此之外与上述实施例1同样地进行各种物性值的测定。得到的测定结果如表1和图14所示。图14是表示比较例1的显示装置的TFT的电气特性的图表。
从表1和图12～图14所示的图表可知：实施例1和2的TFT具有优异的电气特性。另外，还可了解到：比较例1的TFT的薄膜晶体管特性差。
另外，在上述实施方式中，以在对置基板的一侧设置有遮光部202和CF层为例进行了说明，但是本发明不限定于此，这些部件也能够形成在TFT阵列基板11的一侧。
另外，在上述实施方式中，以使用IGZO半导体作为TFT的沟道层为例进行了说明，但是本发明不限定于此，IGZO半导体也能够应用于透明电极等。
进而，在上述各实施方式中，以液晶显示装置为例进行了说明，但是本发明不限定于此，也能够应用于有机EL显示装置、等离子体显示装置、场发射显示装置等。
上述的实施例的各方式，在不超过本发明的要旨的范围内可以适当地组合。
另外，本申请以2009年6月29日提出的日本专利申请2009-154104号为基础，基于巴黎条约和进入国的法规主张优先权。该申请的全部内容在本申请中作为参照被编入。
附图标记说明
10：液晶显示装置
11：TFT阵列基板
12：液晶层
13：CF基板
15：TFT
101、201：玻璃基板
102a、102b、102c：扫描配线层
102：扫描配线
103：栅极绝缘膜
104：氧化物半导体层
106a、106b：信号配线层
106：信号配线
107a、107b：漏极电极层
107：漏极电极
108：保护层
109：层间绝缘膜
110：像素电极
121：沟道保护层
202：遮光部
203R、203G、203B：CF
204：对置电极
205：光刻型间隔物

Claims (6)

1.一种氧化物半导体，其特征在于：
其是薄膜晶体管用的氧化物半导体，
该氧化物半导体包含铟、镓、锌和氧作为构成原子，
当将化学计量的状态按原子单位设为100％时，该氧化物半导体的氧含量是87～95％。
2.一种薄膜晶体管阵列基板，其特征在于：
所述薄膜晶体管阵列基板在基板的主面上具有薄膜晶体管，
该薄膜晶体管具有包含权利要求1所述的氧化物半导体的沟道层。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于：
所述薄膜晶体管还具有覆盖所述沟道层的保护层，
该保护层包括含有氧原子的材料。
4.一种显示装置，其特征在于：
包括权利要求2或3所述的薄膜晶体管阵列基板。
5.一种薄膜晶体管阵列基板的制造方法，其特征在于：
所述薄膜晶体管阵列基板在基板的主面上具有薄膜晶体管，
所述薄膜晶体管阵列基板的制造方法包括：
用绝缘膜覆盖在基板的主面上形成的扫描配线的绝缘膜形成工序；
在从法线方向观察基板面时与该扫描配线重叠的位置形成氧化物半导体层的半导体层形成工序；
在该氧化物半导体层上形成信号配线和漏极电极的配线和电极形成工序；
形成覆盖该信号配线和该漏极电极的保护层的保护层形成工序；和
形成覆盖该保护层的层间绝缘膜的层间绝缘膜形成工序，
在该保护层形成工序和该层间绝缘膜形成工序之间，还包括烘焙处理工序。
6.如权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于：
所述烘焙处理在薄膜晶体管阵列基板的制造工序的处理温度中最高的处理温度下进行。
CN201080029375.0A 2009-06-29 2010-03-10 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置 Active CN102473727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009154104 2009-06-29
JP2009-154104 2009-06-29
PCT/JP2010/053987 WO2011001715A1 (ja) 2009-06-29 2010-03-10 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置

Publications (2)

Publication Number Publication Date
CN102473727A true CN102473727A (zh) 2012-05-23
CN102473727B CN102473727B (zh) 2015-04-01

Family

ID=43410799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080029375.0A Active CN102473727B (zh) 2009-06-29 2010-03-10 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置

Country Status (4)

Country Link
US (2) US8865516B2 (zh)
JP (1) JPWO2011001715A1 (zh)
CN (1) CN102473727B (zh)
WO (1) WO2011001715A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017210A (zh) * 2016-01-08 2017-08-04 株式会社日本显示器 薄膜晶体管
WO2023030108A1 (zh) * 2021-08-31 2023-03-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及其制备方法、显示面板
CN111900195B (zh) * 2020-09-08 2023-12-19 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
BR112013016947A2 (pt) * 2011-02-01 2019-09-24 Sharp Kk dispositivo de exibição e método para fabricação do mesmo
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US9177872B2 (en) * 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
JP2014032999A (ja) * 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US10344982B2 (en) 2016-12-30 2019-07-09 General Electric Company Compact multi-residence time bundled tube fuel nozzle having transition portions of different lengths

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110867A1 (en) * 2004-11-10 2006-05-25 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR20080108223A (ko) 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
JP2007293072A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2011058864A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110867A1 (en) * 2004-11-10 2006-05-25 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017210A (zh) * 2016-01-08 2017-08-04 株式会社日本显示器 薄膜晶体管
CN111900195B (zh) * 2020-09-08 2023-12-19 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
WO2023030108A1 (zh) * 2021-08-31 2023-03-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及其制备方法、显示面板

Also Published As

Publication number Publication date
US20120091452A1 (en) 2012-04-19
US8865516B2 (en) 2014-10-21
US20140367683A1 (en) 2014-12-18
CN102473727B (zh) 2015-04-01
US9076718B2 (en) 2015-07-07
JPWO2011001715A1 (ja) 2012-12-13
WO2011001715A1 (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
CN102473727A (zh) 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
CN101661952B (zh) 非晶氧化物半导体和使用其的薄膜晶体管
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
CN101840936B (zh) 包括晶体管的半导体装置及其制造方法
CN103688364B (zh) 场效晶体管的制造方法及场效晶体管、及其应用
CN101944506B (zh) 具有晶体管的显示装置的制造方法
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN102812555B (zh) 半导体装置及其制造方法
CN103229302B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
KR20190086587A (ko) 산화물 박막 트랜지스터 어레이의 제조방법 및 이를 포함하는 디바이스
CN103765596A (zh) 薄膜晶体管
CN108666218A (zh) 薄膜晶体管和显示基板及其制作方法、显示装置
CN103988288A (zh) 半导体装置
WO2013172236A1 (ja) 電界効果型トランジスタの製造方法
CN108550625A (zh) 一种薄膜晶体管及其制作方法
US11843057B2 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
US20190051758A1 (en) Thin film transistor comprising oxide semiconductor layer
Cho et al. Highly stable, high mobility Al: SnZnInO back-channel etch thin-film transistor fabricated using PAN-based wet etchant for source and drain patterning
US20130099227A1 (en) Oxide semiconductor, thin film transistor, and display device
CN104157609B (zh) Tft基板的制作方法及其结构
Lee et al. Characterization of ZnO–SnO2 nanocomposite thin films deposited by pulsed laser ablation and their field effect electronic properties
CN107221552A (zh) Toc型oled显示器的制作方法及toc型oled显示器
US20220199784A1 (en) Crystalline oxide thin film, multilayer body and thin film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant