CN103314403B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN103314403B
CN103314403B CN201280004999.6A CN201280004999A CN103314403B CN 103314403 B CN103314403 B CN 103314403B CN 201280004999 A CN201280004999 A CN 201280004999A CN 103314403 B CN103314403 B CN 103314403B
Authority
CN
China
Prior art keywords
seal member
mask
dielectric film
semiconductor layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280004999.6A
Other languages
English (en)
Other versions
CN103314403A (zh
Inventor
原义仁
中田幸伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103314403A publication Critical patent/CN103314403A/zh
Application granted granted Critical
Publication of CN103314403B publication Critical patent/CN103314403B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Abstract

在有源矩阵基板的显示区域设置有：包括感光性有机绝缘膜的层间绝缘膜；与层间绝缘膜不同的绝缘膜；和形成在层间绝缘膜的表面的多个像素电极。在有源矩阵基板的非显示区域形成有从显示区域引出的引出配线。在密封部件的形成区域，上述层间绝缘膜被去除，并且以覆盖引出配线的一部分的方式设置有绝缘膜，在绝缘膜的表面直接形成有密封部件。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法。 
背景技术
近年来，液晶显示装置和有机EL显示装置等薄型的显示装置的开发在急速推进。为了提高显示品质，这些薄型的显示装置通常具有在多个像素的每一个像素中配置用于驱动该像素的开关元件的有源矩阵基板。 
也就是说，显示装置具有上述有源矩阵基板和与该基板相对配置并且隔着框状的密封部件贴合的对置基板。在显示装置中，在密封部件的内侧形成显示区域，在该显示区域的周围外侧形成非显示区域。 
在构成有源矩阵基板的显示区域的区域，在多个像素的每一个像素中形成有作为开关元件的例如TFT（薄膜晶体管）。上述TFT具有例如a-Si（非晶硅）等的半导体层。另外，在各像素中分别形成有与TFT连接的像素电极。 
另一方面，在构成有源矩阵基板的非显示区域的区域中，在密封部件的外侧形成有多个端子。在该多个端子中安装有外部电路。另外，各端子形成在从上述显示区域引出的引出配线的端部。 
图59是放大表示现有的显示装置的密封部件的附近的截面图。如图50所示，在有源矩阵基板101与对置基板102之间设置有密封部件103。在有源矩阵基板101中的密封部件103的形成区域，形成有引出配线104。为了保护该引出配线104，引出配线104由栅极绝缘膜105和保护膜106覆盖。进一步，在该栅极绝缘膜105和保护膜106之上，形成有包括感光性有机绝缘膜的层间绝缘膜107。虽省略图示，但层间绝缘层107也在显示区域中形成。在显示区域的层间绝缘膜107的表面形成有像素电极。另一方面，在密封部件103的形成区域，在层间绝缘膜107的表面形成有上述密封部件103。 
在此，已知在制造形成多个a-Si的TFT的有源矩阵基板的情况下，例如使用5张掩模的方法。在该5张掩模的工序中，通过第一掩模进行栅极材料层的图案形成，通过第二掩模进行a-Si层的图案形成。进一步，通过第三掩模进行源极材料层的图案形成，通过第四掩模进行感光性有机绝缘膜的图案形成。以该感光性有机绝缘膜为掩模对栅极绝缘膜等绝缘膜进行蚀刻。之后，通过第五掩模进行构成像素电极的ITO（Indium Tin Oxide：铟锡氧化物）膜的图案形成。 
这样，在密封部件的形成区域，为了形成保护引出配线的栅极绝缘膜和保护膜，需要在该栅极绝缘膜和保护膜之上残留包括感光性有机绝缘膜的层间绝缘膜。 
然而，在上述显示装置中，由于外部的水分从密封部件与层间绝缘膜的界面向密封部件的内侧（即显示区域侧）渗透，因此存在显示品质变差，显示的可靠性降低的问题。 
对此，专利文献1中公开：在密封部件的形成区域，在层间绝缘膜形成槽部，在该槽部的内侧和槽部的两侧的层间绝缘膜的表面形成密封部件。由此，防止密封部件与层间绝缘膜的界面处的水分的渗透。 
现有技术文献 
专利文献 
专利文献1：日本特开2004-53815号公报 
发明内容
发明需要解决的课题 
然而，如上述专利文献1所公开的显示装置，虽然降低了在密封部件与层间绝缘膜的界面的水分的渗透，但由于层间绝缘膜本身具有透湿性，因此外部的水分依然有可能渗透至密封部件的内侧的显示区域侧。 
本发明是鉴于上述的技术问题而完成的，其目的在于，在密封部件的形成区域保护引出配线，并且可靠地防止外部的水分向密封部件的内侧渗透。 
用于解决技术问题的技术方案 
为了实现上述目的，本发明的显示装置以下述显示装置为对象， 该显示装置包括：有源矩阵基板；与上述有源矩阵基板相对配置的对置基板；和介于上述有源矩阵基板与上述对置基板之间的框状的密封部件，在上述密封部件的框内形成有显示区域，而在该显示区域的外侧周围形成有包含上述密封部件的形成区域的非显示区域。 
并且，在上述有源矩阵基板的上述显示区域设置有：包括感光性有机绝缘膜的层间绝缘膜；与该层间绝缘膜不同的绝缘膜；和形成在上述层间绝缘膜的表面并且配置为矩阵状的多个像素电极，在上述有源矩阵基板的上述非显示区域形成有从上述显示区域引出的引出配线，在上述密封部件的形成区域，上述层间绝缘膜被去除，并且以覆盖上述引出配线的一部分的方式设置有上述绝缘膜，在该绝缘膜的表面直接形成有上述密封部件。 
另外，本发明的显示装置的制造方法以通过将有源矩阵基板与对置基板隔着框状的密封部件贴合来制造显示装置的方法作为对象。 
并且，上述显示装置的制造方法具有：使用第一掩模在基板上形成规定图案的第一导电膜的工序；在上述基板上形成覆盖上述第一导电膜的第一绝缘膜的工序；使用第二掩模在上述第一绝缘膜上形成规定图案的半导体层的工序；使用第三掩模在上述第一绝缘膜上形成规定图案的第二导电膜的工序；使用第四掩模，以覆盖形成有上述半导体层和上述第二导电膜的上述第一绝缘膜的一部分的方式，形成包括规定图案的感光性有机绝缘膜的层间绝缘膜的工序；以上述层间绝缘膜为掩模对上述第一绝缘膜的一部分进行蚀刻的工序；和使用第五掩模在上述层间绝缘膜上形成规定图案的透明电极的工序，在形成上述第一导电膜的工序中，在形成上述密封部件的区域形成上述第一导电膜的一部分，在形成上述半导体层的工序中，在形成上述密封部件的区域形成上述半导体层的一部分，在形成上述层间绝缘膜的工序中，在形成上述密封部件的区域，从上述半导体层上去除上述层间绝缘膜，在对上述第一绝缘膜的一部分进行蚀刻的工序中，以上述半导体层为掩模对形成上述密封部件的区域的上述第一绝缘膜进行蚀刻，在形成上述透明电极的工序中，与上述透明电极的形成同时地通过蚀刻去除形成上述密封部件的区域的上述半导体层，上述显示装置的制造方法具有在去除上述半导体层后的上述第一绝缘膜上设置上述密封部件的 工序。 
另外，本发明的显示装置的制造方法以通过将有源矩阵基板与对置基板隔着框状的密封部件贴合来制造显示装置的方法作为对象。 
并且，上述显示装置的制造方法具有：使用第一掩模在基板上形成规定图案的第一导电膜的工序；形成覆盖上述第一导电膜的第一绝缘膜的工序；使用第二掩模在上述第一绝缘膜上形成规定图案的半导体层的工序；使用第三掩模在上述第一绝缘膜上形成规定图案的第二导电膜的工序；使用第四掩模，以覆盖形成有上述半导体层和上述第二导电膜的上述第一绝缘膜的一部分的方式，形成包括规定图案的感光性有机绝缘膜的层间绝缘膜的工序；以上述层间绝缘膜为掩模对上述第一绝缘膜的一部分进行蚀刻的工序；使用第五掩模在上述层间绝缘膜的表面形成规定图案的共用电极的工序；使用第六掩模以覆盖上述共用电极的方式形成规定图案的第二绝缘膜的工序；和使用第七掩模在上述第二绝缘膜的表面形成规定图案的像素电极的工序，在形成上述半导体层的工序中，在形成上述密封部件的区域，去除上述半导体层，在对上述第一绝缘膜的一部分进行蚀刻的工序中，在形成上述密封部件的区域，从上述第一导电膜上去除上述第一绝缘膜，在形成上述第二绝缘膜的工序中，在形成上述密封部件的区域，以覆盖上述第一导电膜的方式形成上述第二绝缘膜的一部分，上述显示装置的制造方法具有在形成上述密封部件的区域中，在上述第二绝缘膜的表面直接设置上述密封部件的工序。 
发明效果 
根据本发明，对于具有有源矩阵板、与上述有源矩阵基板相对配置的对置基板和介于上述有源矩阵基板与上述对置基板之间的框状的密封部件的显示装置，能够保护在密封部件的形成区域的引出配线，并且可靠地防止外部的水分渗透到密封部件的内侧。 
附图说明
图1是放大表示本实施方式1的显示装置的密封部件附近的截面图。 
图2是表示本实施方式1中使用第五掩模形成的像素电极的截面 图。 
图3是表示本实施方式1中使用第五掩模形成的COG端子部和FPC端子部的结构的截面图。 
图4是表示本实施方式1的密封部件形成区域的结构的截面图。 
图5是表示本实施方式1中使用第一掩模在基板上形成的栅极材料层的截面图。 
图6是表示本实施方式1中使用第一掩模在基板上形成的栅极材料层的截面图。 
图7是表示本实施方式1中使用第一掩模在基板上形成的栅极材料层的截面图。 
图8是表示本实施方式1中使用第二掩模在栅极绝缘膜上形成的半导体层的截面图。 
图9是表示本实施方式1中使用第二掩模在栅极绝缘膜上形成的半导体层的截面图。 
图10是表示本实施方式1中使用第二掩模在栅极绝缘膜上形成的半导体层的截面图。 
图11是表示本实施方式1中使用第三掩模在栅极绝缘膜上形成的源极材料层的截面图。 
图12是表示本实施方式1中使用第三掩模在栅极绝缘膜上形成的半导体层的截面图。 
图13是表示本实施方式1中使用第三掩模在栅极绝缘膜上形成的半导体层的截面图。 
图14是表示本实施方式1中使用第四掩模在基板上形成的层间绝缘膜的截面图。 
图15是表示本实施方式1中去除层间绝缘膜后的半导体层和栅极绝缘膜的截面图。 
图16是表示本实施方式1中去除层间绝缘膜后的半导体层和栅极绝缘膜的截面图。 
图17是表示本实施方式1中被蚀刻后的栅极绝缘膜和保护膜的截面图。 
图18是表示本实施方式1中被蚀刻后的栅极绝缘膜的截面图。 
图19是表示本实施方式1中被蚀刻后的栅极绝缘膜的截面图。 
图20是表示本实施方式1中形成在基板上的ITO层的截面图。 
图21是表示本实施方式1中形成在基板上的ITO层的截面图。 
图22是表示本实施方式1中形成在基板上的ITO层的截面图。 
图23是表示本实施方式1的液晶显示装置的概略结构的截面图。 
图24是放大表示本实施方式2的显示装置的密封部件附近的截面图。 
图25是表示本实施方式2中使用第七掩模形成的像素电极的截面图。 
图26是表示本实施方式2中使用第七掩模形成的COG端子部和FPC端子部的截面图。 
图27是表示本实施方式2的密封部件形成区域的结构的截面图。 
图28是表示本实施方式2中形成在玻璃基板上的透明导电层的截面图。 
图29是表示本实施方式2中形成在玻璃基板上的透明导电层的截面图。 
图30是表示本实施方式2中形成在玻璃基板上的透明导电层的截面图。 
图31是表示本实施方式2中形成在玻璃基板上的共用电极和第一连接层的截面图。 
图32是表示本实施方式2中形成在玻璃基板上的ITO层的截面图。 
图33是表示本实施方式2中去除透明导电层后的栅极绝缘膜的截面图。 
图34是表示本实施方式2中形成在玻璃基板上的第二保护膜的截面图。 
图35是表示本实施方式2中去除第二保护膜后的ITO层的截面图。 
图36是表示本实施方式2中形成在栅极绝缘膜上的第二保护膜的截面图。 
图37是放大表示本实施方式3的显示装置的密封部件附近的截面 图. 
图38是表示本实施方式3中使用第七掩模形成的像素电极的截面图。 
图39是表示本实施方式3中使用第七掩模形成的COG端子部和FPC端子部的结构的截面图。 
图40是表示本实施方式3的密封部件形成区域的结构的截面图。 
图41是表示本实施方式3中使用第二掩模形成在栅极绝缘膜上的半导体层的截面图。 
图42是表示本实施方式3中使用第二掩模形成在栅极绝缘膜上的半导体层的截面图。 
图43是表示本实施方式3中去除半导体层后的栅极绝缘膜的截面图。 
图44是表示本实施方式3中使用第三掩模形成在栅极绝缘膜上的源极材料层的截面图。 
图45是表示本实施方式3中使用第三掩模形成在栅极绝缘膜上的半导体层的截面图。 
图46是表示本实施方式3中去除半导体层后的栅极绝缘膜的截面图。 
图47是表示本实施方式3中使用第四掩模形成在基板上的层间绝缘膜的截面图。 
图48是表示本实施方式3中去除层间绝缘膜后的半导体层和栅极绝缘膜的截面图。 
图49是表示本实施方式3中去除层间绝缘膜后的栅极绝缘膜的截面图。 
图50是表示本实施方式3中被蚀刻后的栅极绝缘膜和保护膜的截面图。 
图51是表示本实施方式3中被蚀刻后的栅极绝缘膜的截面图。 
图52是表示本实施方式3中去除栅极绝缘膜后的引出配线的截面图。 
图53是表示本实施方式3中形成在玻璃基板上的共用电极和第一连接层的截面图。 
图54是表示本实施方式3中形成在玻璃基板上的ITO层的截面图。 
图55是表示本实施方式3中去除栅极绝缘膜后的引出配线的截面图。 
图56是表示本实施方式3中形成在玻璃基板上的第二保护膜的截面图。 
图57是表示本实施方式3中去除第二保护膜后的ITO层的截面图。 
图58是表示本实施方式3中形成在玻璃基板上的第二保护膜的截面图。 
图59是放大表示现有的显示装置的密封部件的附近的截面图。 
具体实施方式
下面，基于附图，详细说明本发明的实施方式。其中，本发明并不限于以下的实施方式。 
《发明的实施方式1》 
图1～图23表示本发明的实施方式1。 
图1是放大表示本实施方式1的显示装置的密封部件附近的截面图。图2是表示本实施方式1中使用第五掩模形成的像素电极的截面图。图3是表示本实施方式1中使用第五掩模形成的COG端子部和FPC端子部的结构的截面图。图4是表示本实施方式1的密封部件形成区域的结构的截面图。图5～图22是表示本实施方式1的显示装置的制造工艺的截面图。图23是表示本实施方式1的液晶显示装置的概略结构的截面图。 
在本实施方式1中，作为本发明的显示装置，以液晶显示装置为例进行说明。如图23所示，液晶显示装置1具有作为有源矩阵基板的TFT基板11、与TFT基板11相对配置的对置基板12和介于TFT基板11与对置基板之间的框状的密封部件13。在TFT基板11与对置基板12之间设置有被密封部件13密封的液晶层14。 
在密封部件13的框内形成有显示区域15，并且在显示区域15的外侧周围，形成有包含密封部件13的形成区域20的非显示区域16。 在显示区域15以矩阵状形成有多个作为显示单位的像素。 
在TFT基板11的与对置基板12相反一侧，配置有省略图示的作为照明装置的背光单元。这样，液晶显示装置1构成为有选择地透射上述背光单元的光从而进行透射显示。 
如图1所示，在对置基板12中，在作为透明基板的玻璃基板21的TFT基板11一侧形成有对置电极22。对置电极22由ITO等透明导电膜形成。 
如图2～图4所示，在TFT基板11的显示区域15，具有分别形成在作为透明基板的玻璃基板30上的TFT部31、辅助电容部32、连接部33、COG部34和FPC端子部35。 
另外，在TFT基板11的显示区域15设置有：包括感光性有机绝缘膜的层间绝缘膜42；作为与层间绝缘膜42不同的绝缘膜的栅极绝缘膜38；形成在层间绝缘膜42的表面并且配置为矩阵状的多个像素电极43；和分别与多个像素电极43连接的多个TFT部（薄膜晶体管部）31。栅极绝缘膜38例如由氮化硅等的无机绝缘膜形成。另外，像素电极43例如由ITO等透明导电膜形成。 
另一方面，如图1和图4所示，在TFT基板11的非显示区域16形成有从显示区域15引出的引出配线44。在密封部件13的形成区域20，层间绝缘膜42被去除，并且以覆盖引出配线44的一部分的方式设置栅极绝缘膜38，在栅极绝缘膜38的表面直接形成有密封部件13。 
TFT部31具有：形成在玻璃基板30上的栅极电极37；覆盖栅极电极37的栅极绝缘膜38；形成在栅极绝缘膜38的表面的半导体层39；和覆盖半导体层39的一部分的漏极和源极电极40。漏极和源极电极40被保护膜41和层间绝缘膜42覆盖。保护膜41例如由氮化硅等无机绝缘膜构成。 
半导体层39例如由IGZO（In-Ga-Zn-O）等氧化物半导体构成。这样的氧化物半导体通过离子性高的键构成，晶体与非晶体间的电子的迁移率之差较小。从而，在非晶状态也能得到比较高的电子迁移率。另外，也具有能够通过溅射法等在室温下容易地形成非晶硅膜的优点。 
如图2所示，辅助电容部32具有隔着栅极绝缘膜38相互相对的第一电极48和第二电极47。第一电极48由栅极材料构成，并且形成 在玻璃基板30上。第二电极47由源极材料构成，并且形成在栅极绝缘膜38的表面。另外，第二电极47经由贯通保护膜41和层间绝缘膜42的接触孔45与像素电极43连接。 
连接部33具有连接栅极材料层49与源极材料层50的连接层51。栅极材料层49形成在玻璃基板30上。源极材料层50形成在栅极绝缘膜38的表面。连接层51由ITO构成，并且形成在贯通保护膜41和层间绝缘膜42的接触孔52。 
如图3所示，COG端子部34和FPC端子部35分别具有形成在玻璃基板30上的栅极材料层55、半导体材料层56和ITO层57。半导体材料层56形成在栅极绝缘膜38的表面。ITO层57形成在半导体层56的表面并且经由贯通形成于栅极绝缘膜38处的接触孔58，与栅极材料层55连接。 
-制造方法- 
接着，说明上述液晶显示装置1的制造方法。 
液晶显示装置1通过将TFT基板11与对置基板12隔着框状的密封部件13贴合而制造。在本发明中，尤其是在TFT基板11的制造工序具有特征，因此详述该TFT基板11的制造工序。 
（栅极材料层形成工序） 
首先，使用第一掩模，通过光刻法在玻璃基板30上形成规定图案的作为第一导电膜的栅极材料层37、44、48、49、55。栅极材料层37、44、48、49、55例如由Al层、Ti层和TiN层的层叠结构构成。 
也就是说，如图5所示，在玻璃基板30上的TFT部31的形成区域形成栅极电极37。另外，在辅助电容部32的形成区域形成第一电极48，在连接部33的形成区域形成栅极材料层49。进一步，如图6所示，在COG端子部34和FPC端子部35的形成区域形成栅极材料层55。另外，如图7所示，在形成有密封部件13的区域20，通过栅极材料层37、44、48、49、55的一部分形成引出配线44。 
（栅极绝缘膜形成工序） 
接着，如图8～图10所示，在玻璃基板30上形成覆盖上述栅极材料层（栅极电极37、第一电极48、栅极材料层49、55、引出配线44）的作为第一绝缘膜的栅极绝缘膜38。 
（半导体形成工序） 
接着，如图8～图10所示，使用第二掩模，通过光刻法在栅极绝缘膜38上形成规定图案的半导体层39、56、60。 
也就是说，在TFT部31的形成区域形成半导体层39，并且在COG端子部34和FPC端子部35的形成区域形成半导体材料层56。进一步，在形成有密封部件13的区域，形成作为上述半导体层39、56、60的一部分的半导体层60。半导体层39、56、60例如由IGZO等氧化物半导体形成。 
（源极材料形成工序） 
接着，如图11～图13所示，使用第三掩模，通过光刻法在栅极绝缘膜38上形成规定图案的作为第二导电膜的源极材料层40、47、50。源极材料层40、47、50例如由Ti层、MoN层、Al层和MoN层的层叠结构、Ti层、Al层和Ti层的层叠结构或Cu层、Ti层、Cu层和Mo层的层叠结构构成。 
也就是说，在TFT部31的形成区域形成漏极和源极电极40，并且在辅助电容部32的形成区域形成第二电极47，在连接部33的形成区域形成源极材料层50。 
（层间绝缘膜形成工序） 
接着，如图14～图16所示，使用第四掩模，以覆盖形成有上述半导体层39、56、60和源极材料层40、47、50的栅极绝缘膜38的一部分的方式，通过光刻法形成规定图案的层间绝缘膜42。层间绝缘膜42由碱类的有机树脂等感光性有机绝缘膜形成。 
也就是说，在包括形成密封部件13的区域20的整个玻璃基板30上，依次层叠保护膜41的材料层和层间绝缘膜42的材料层。保护膜41例如由氮化硅等无机绝缘膜形成。之后，通过使用有第四掩模的光刻法，在形成密封部件13的区域20和形成COG端子部34和FPC端子部35的区域去除上述层间绝缘膜42的材料层，并且在形成辅助电容部32的区域形成接触孔45，在形成连接部33的区域形成接触孔52。这样在形成密封部件13的区域20，从半导体层60去除层间绝缘膜42。 
（栅极绝缘膜的蚀刻工序） 
之后，如图17～19所示，以层间绝缘膜42为掩模对栅极绝缘膜38 的一部分进行蚀刻。此时，保护膜41也与栅极绝缘膜38同时地被蚀刻。 
如图17所示，在形成辅助电容部32的区域，在接触孔45内对保护膜41进行蚀刻，并且在形成连接部33的区域，在接触孔52内对保护膜41和栅极绝缘膜38进行蚀刻。另外，如图18所示，在形成COG端子部34和FPC端子部35的区域去除保护膜41，并且对从半导体材料层56露出的栅极绝缘膜38进行蚀刻。另外，如图19所示，在形成密封部件13的区域20去除保护膜41，并且对从半导体层60露出的栅极绝缘膜38进行蚀刻。 
这样，在该工序中，除了层间绝缘膜42之外，还能够以半导体层60和半导体材料层56为掩模对栅极绝缘膜38进行蚀刻。 
（透明电极形成工序） 
接着，如图20～图22所示，在整个玻璃基板30上，形成例如包括ITO等的透明导电层62。 
接着，如图2～图4所示，使用第五掩模对上述透明导电层62实施光刻法，由此，在层间绝缘膜42上形成规定图案的作为透明电极的像素电极43和连接层51。 
也就是说，如图2所示，在TFT部31的形成区域和辅助电容部32的形成区域形成像素电极43，在连接部33的形成区域形成连接层51。另外，在COG端子部34和FPC端子部35的形成区域形成ITO层57。 
在该工序中，例如使用包含草酸、铁盐等的蚀刻剂进行蚀刻。由此，能够在像素电极43的形成同时，通过蚀刻去除形成密封部件13的区域20的半导体层60。进一步，在COG端子部34的形成区域，也能够同时对半导体材料层56和透明导电层62进行蚀刻而使相互相邻的端子彼此分离。这样，形成TFT基板11。 
（密封部件形成工序） 
接着，在去除上述半导体层60的密封部件13的形成区域20，在栅极绝缘膜38上设置密封部件13。此时，直接在栅极绝缘膜38的表面设置密封部件13。这样，在使液晶材料滴落而供给至密封部件13的框内之后，隔着密封部件13和液晶层14将上述TFT基板11与对置 基板12相互贴合。这样，制造液晶显示装置1。 
-实施方式1的效果- 
从而，根据本实施方式1，在密封部件13的形成区域20，引出配线44由栅极绝缘膜38覆盖而能够进行保护，并且，从密封部件13的形成区域20去除了具有透湿性的层间绝缘膜42，因此能够可靠防止外部的水分渗透至密封部件13的内侧。而且，对于为了使栅极绝缘膜38残留在密封部件13的形成区域20而设置的半导体层60，能够在透明导电层62的蚀刻时与该透明导电层62同时地进行蚀刻而去除，由此，能够避免工序数的增加。其结果，能够减少制造成本，并且防止显示品质的劣化。 
《发明的实施方式2》 
图24～图36表示本发明的实施方式2。其中，在以下的各实施方式中，对与图1～图23相同的部分标注相同的符号，有时省略其详细的说明。 
图24是放大表示本实施方式2的显示装置的密封部件附近的截面图。图25是表示本实施方式2中使用第七掩模形成的像素电极的截面图。图26是表示本实施方式2中使用第七掩模形成的COG端子部和FPC端子部的截面图。图27是表示本实施方式2的密封部件形成区域的结构的截面图。图28～图36是表示本实施方式2的显示装置的制造工序的截面图。 
在本实施方式2的液晶显示装置1中，如图24和图27所示，在密封部件13的形成区域20，引出配线44被具有栅极绝缘膜38和层叠在栅极绝缘膜38的表面的第二保护膜67的绝缘膜38、67覆盖。而且，密封部件13直接形成在第二保护膜67的表面。 
另外，在本实施方式2的TFT基板11中，如图25所示，例如包括ITO等的作为透明电极的共用电极65和像素电极43形成在层间绝缘膜42上。也就是说，共用电极65形成在层间绝缘膜42的表面，该共用电极由第二保护膜67覆盖。另外，在第二保护膜67的表面形成有像素电极43。这样，维持高的开口率，并且由上述像素电极43和共用电极65形成电容。 
另外，在连接部33的形成区域，在接触孔52内形成有包括与共 用电极65相同的ITO材料的第一连接层66。第一连接层66在连接孔52的内部，由第二保护膜67和包括与像素电极43相同的ITO材料的第二连接层68覆盖。另外，在COG端子部34和FPC端子部35的形成区域，ITO层69介于半导体材料层56与ITO层57之间。 
-制造方法- 
接着，说明上述液晶显示装置1的制造方法。 
液晶显示装置1通过将TFT基板11与对置基板12隔着框状的密封部件13贴合而制造。在本发明中，尤其是在TFT基板11的制造工序中具有特征，因此详述该TFT基板11的制造工序。 
首先，与上述实施方式1同样地进行栅极材料层形成工序、栅极绝缘膜形成工序、半导体层形成工序、源极材料层形成工序、层间绝缘膜形成工序和栅极绝缘膜的蚀刻工序。 
（栅极材料层形成工序） 
首先，如图5～图7所示，使用第一掩模，通过光刻法在玻璃基板30上形成规定图案的作为第一导电膜的栅极材料层37、44、48、49、55。栅极材料层37、44、48、49、55例如由Al层、Ti层和TiN层的层叠结构构成。 
也就是说，如图5所示，在玻璃基板30上的TFT部31的形成区域形成栅极电极37。另外，在辅助电容部32的形成区域形成第一电极48，在连接部33的形成区域形成栅极材料层49。进一步，如图6所示，在COG端子部34和FPC端子部35的形成区域形成栅极材料层55。另外，如图7所示，在形成有密封部件13的区域20，通过栅极材料层37、44、48、49、55的一部分形成引出配线44。 
（栅极绝缘膜形成工序） 
接着，如图8～图10所示，在玻璃基板30上形成覆盖上述栅极材料层（栅极电极37、第一电极48、栅极材料层49、55、引出配线44）的作为第一绝缘膜的栅极绝缘膜38。 
（半导体形成工序） 
接着，如图8～图10所示，使用第二掩模，通过光刻法在栅极绝缘膜38上形成规定图案的半导体层39、56、60。 
也就是说，在TFT部31的形成区域形成半导体层39，并且在COG 端子部34和FPC端子部35的形成区域形成半导体材料层56。进一步，在形成密封部件13的区域形成作为上述半导体层39、56、60的一部分的半导体层60。半导体层39、56、60例如由IGZO等氧化物半导体形成。 
（源极材料形成工序） 
接着，如图11～图13所示，使用第三掩模，通过光刻法在栅极绝缘膜38上形成规定图案的作为第二导电膜的源极材料层40、47、50。源极材料层40、47、50例如由Ti层、MoN层、Al层和MoN层的层叠结构、Ti层、Al层和Ti层的层叠结构或Cu层、Ti层、Cu层和Mo层的层叠结构构成。 
也就是说，在TFT部31的形成区域形成漏极和源极电极40，并且在辅助电容部32的形成区域形成第二电极47，在连接部33的形成区域形成源极材料层50。 
（层间绝缘膜形成工序） 
接着，如图14～图16所示，使用第四掩模以覆盖形成有上述半导体层39、56、60和源极材料层40、47、50的栅极绝缘膜38的一部分的方式，通过光刻法形成规定图案的层间绝缘膜42。层间绝缘膜42由碱类的有机树脂等感光性有机绝缘膜形成。 
也就是说，在包含形成密封部件13的区域20的整个玻璃基板30上，依次层叠保护膜41的材料层和层间绝缘膜42的材料层。保护膜41例如由氮化硅等无机绝缘膜形成。之后，通过使用有第四掩模的光刻法，在形成有密封部件13的区域20和形成有COG端子部34和FPC端子部35的区域去除上述层间绝缘膜42的材料层，并且在形成辅助电容部32的区域形成接触孔45，在形成连接部33的区域形成接触孔52。这样在形成密封部件13的区域20，从半导体层60去除层间绝缘膜42。 
（栅极绝缘膜的蚀刻工序） 
之后，如图17～19所示，以层间绝缘膜42为掩模对栅极绝缘膜38的一部分进行蚀刻。此时，保护膜41与栅极绝缘膜38同时地被蚀刻。 
如图17所示，在形成辅助电容部32的区域，在接触孔45内对保护膜41进行蚀刻，并且在形成连接部33的区域，在接触孔52内对保 护膜41和栅极绝缘膜38进行蚀刻。另外，如图18所示，在形成COG端子部34和FPC端子部35的区域去除保护膜41，并且对从半导体材料层56露出的栅极绝缘膜38进行蚀刻。另外，如图19所示，在形成密封部件13的区域20去除保护膜41，并且对从半导体层60露出的栅极绝缘膜38进行蚀刻。 
这样，在该工序中，除了层间绝缘膜42之外，还能够以半导体层60和半导体材料层56为掩模对栅极绝缘膜38进行蚀刻。 
（透明电极形成工序） 
在本实施方式2中，此后的工序与上述实施方式1不同。 
接着，如图28～图30所示，在整个玻璃基板30上形成例如包括ITO等的透明导电层72。 
接着，如图31～图33所示，使用第五掩模对上述透明导电层72实施光刻法，由此，在层间绝缘膜42上形成规定图案的作为透明电极的共用电极65和第一连接层66。 
也就是说，如图31所示，在TFT部31的形成区域和辅助电容部32的形成区域形成共用电极65，在连接部33的形成区域形成第一连接层66。另外，在COG端子部34和FPC端子部35的形成区域形成ITO层69。 
在该工序中，例如使用包括草酸、铁盐等的蚀刻剂进行蚀刻。由此，能够与共用电极65的形成同时，通过蚀刻去除形成密封部件13的区域20的半导体层60。进一步，在COG端子部34的形成区域，也能够同时对半导体材料层56和透明导电层72进行蚀刻而使相互相邻的端子彼此分离。 
（第二保护膜形成工序） 
接着，如图34～图36所示，使用第六掩膜，以覆盖共用电极65的方式，形成规定图案的作为第二绝缘膜的第二保护膜67。 
也就是说，如图34所示，在TFT部31的形成区域和辅助电容部32的形成区域，形成覆盖共用电极65的第二保护膜67。在接触孔45的内部，使第一电极48从第二保护膜67露出。另一方面，在接触孔52的内部，由第二保护膜67覆盖第一连接层66。另外，如图35所示，在COG端子部34和FPC端子部35的形成区域，去除第二保护膜67。 
在该工序中，在形成密封部件13的区域20，在栅极绝缘膜38上形成第二保护膜67的一部分。也就是说，如图36所示，在密封部件13的形成区域20，在栅极绝缘膜38的表面层叠第二保护膜67。 
（像素电极形成工序） 
接着，如图25～图27所示，使用第七掩模，在第二保护膜67的表面形成规定图案的像素电极43。 
也就是说，如图25所示，在TFT部31的形成区域和辅助电容部32的形成区域形成像素电极43，在连接部33的形成区域形成第二连接层68。其结果，像素电极43在接触孔45的内部与第一电极48连接。进一步，在COG端子部34和FPC端子部35的形成区域形成ITO层57。这样形成TFT基板11。 
（密封部件形成工序） 
接着，在去除上述半导体层60的密封部件13的形成区域20，在栅极绝缘膜38和第二保护膜67之上设置密封部件13。此时，直接在第二保护膜67的表面设置密封部件13。这样，在使液晶材料滴落而供给至密封部件13的框内之后，隔着密封部件13和液晶层14就将上述TFT基板11与对置基板12相互贴合。这样，制造液晶显示装置1。 
-实施方式2的效果- 
从而，根据本实施方式2，在密封部件13的形成区域20，引出配线44由栅极绝缘膜38和第二保护膜67覆盖而能够进行保护，并且，从密封部件13的形成区域20去除了具有透湿性的层间绝缘膜42，因此，能够可靠防止外部的水分渗透至密封部件13的内侧。而且，对于为了使栅极绝缘膜38残留在密封部件13的形成区域20而设置的半导体层60，能够在透明导电层72的蚀刻时与该透明导电层72同时地进行蚀刻而去除，由此，能够避免工序数的增加。其结果，能够减少制造成本，并且防止显示品质的劣化。 
除此之外，由于形成有与像素电极43相对的透明的共用电极65，因此，能够提高开口率，并且由上述像素电极43和共用电极65形成电容而进一步提高显示品质。 
《发明的实施方式3》 
图37～图58表示本发明的实施方式3。 
图37是放大表示本实施方式3的显示装置的密封部件附近的截面图。图38是表示本实施方式3中使用第七掩模形成的像素电极的截面图。图39是表示本实施方式3中使用第七掩模形成的COG端子部和FPC端子部的截面图。图40是表示本实施方式3的密封部件形成区域的结构的截面图。图41～图58是表示本实施方式3的显示装置的制造工序的截面图。 
在本实施方式3的液晶显示装置1中，如图37和图40所示，在密封部件13的形成区域20，在去除了栅极绝缘膜38的状态下，引出配线44直接形成在第二保护膜67的表面。 
另外，本实施方式3的TFT基板11中，如图38所示，例如包括ITO等的作为透明电极的共用电极65和像素电极43形成在层间绝缘膜42上。也就是说，共用电极65形成在层间绝缘膜42的表面，该共用电极由第二保护膜67覆盖。另外，在第二保护膜67的表面形成有像素电极43。这样，维持高的开口率，并且由上述像素电极43和共用电极65形成电容。 
另外，在连接部33的形成区域，在接触孔52内形成有包括与共用电极65相同的ITO材料的第一连接层66。第一连接层66在连接孔52的内部由第二保护膜67和包括与像素电极43相同的ITO材料的第二连接层68覆盖。另外，在COG端子部34和FPC端子部35的形成区域，ITO层69介于半导体材料层56与ITO层57之间。 
-制造方法- 
接着，说明上述液晶显示装置1的制造方法。 
液晶显示装置1通过将TFT基板11与对置基板12隔着框状的密封部件13贴合而制造。在本发明中，尤其是在TFT基板11的制造方法中具有特征，因此详述该TFT基板11的制造工序。 
（栅极材料层形成工序） 
首先，如图5～图7所示，使用第一掩模，在玻璃基板30上通过光刻法形成规定图案的作为第一导电膜的栅极材料层37、44、48、49、55。栅极材料层37、44、48、49、55例如由Al层、Ti层和TiN层的层叠结构构成。 
也就是说，如图5所示，在玻璃基板30上的TFT部31的形成区 域，形成栅极电极37。另外，在辅助电容部32的形成区域形成第一电极48，在连接部33的形成区域形成栅极材料层49。进一步，如图6所示，在COG端子部34和FPC端子部35的形成区域形成栅极材料层55。另外，如图7所示，在形成有密封部件13的区域20，通过栅极材料层37、44、48、49、55的一部分形成引出配线44。 
（栅极绝缘膜形成工序） 
接着，如图41～图43所示，在玻璃基板30上形成覆盖上述栅极材料层（栅极电极37、第一电极48、栅极材料层49、55、引出配线44）的作为第一绝缘膜的栅极绝缘膜38。 
（半导体形成工序） 
接着，如图41～图43所示，使用第二掩模，通过光刻法在栅极绝缘膜38上形成规定图案的半导体层39、56。 
也就是说，在TFT部31的形成区域形成半导体层39，并且在COG端子部34和FPC端子部35的形成区域形成半导体材料层56。半导体层39、56、60例如由IGZO等氧化物半导体形成。另一方面，在形成密封部件13的区域，去除与上述实施方式1和2的半导体层60相当的半导体层，使栅极绝缘膜38露出。 
（源极材料形成工序） 
接着，如图44～图46所示，使用第三掩模，通过光刻法在栅极绝缘膜38上形成规定图案的作为第二导电膜的源极材料层40、47、50。源极材料层40、47、50例如由Ti层、MoN层、Al层和MoN层的层叠结构、Ti层、Al层和Ti层的层叠结构或Cu层、Ti层、Cu层和Mo层的层叠结构构成。 
也就是说，在TFT部31的形成区域形成漏极和源极电极40，并且在辅助电容部32的形成区域形成第二电极47，在连接部33的形成区域形成源极材料层50。 
（层间绝缘膜形成工序） 
接着，如图47～图49所示，使用第四掩模，以覆盖形成有上述半导体层39、56和源极材料层40、47、50的栅极绝缘膜38的一部分的方式，通过光刻法形成规定图案的层间绝缘膜42。层间绝缘膜42由碱类的有机树脂等感光性有机绝缘膜形成。 
也就是说，在包括形成密封部件13的区域20的整个玻璃基板30上，依次层叠保护膜41的材料层和层间绝缘膜42的材料层。保护膜41例如由氮化硅等无机绝缘膜形成。之后，通过使用有第四掩模的光刻法，在形成密封部件13的区域20和形成COG端子部34和FPC端子部35的区域去除上述层间绝缘膜42的材料层，并且在形成辅助电容部32的区域形成接触孔45，在形成连接部33的区域形成接触孔52。这样在形成密封部件13的区域20，从半导体层60去除层间绝缘膜42。 
（栅极绝缘膜的蚀刻工序） 
之后，如图50～52所示，以层间绝缘膜42为掩模对栅极绝缘膜38的一部分进行蚀刻。此时，保护膜41与栅极绝缘膜38同时被蚀刻。 
如图50所示，在形成辅助电容部32的区域，在接触孔45内对保护膜41进行蚀刻，并且在形成连接部33的区域，在接触孔52内对保护膜41和栅极绝缘膜38进行蚀刻。另外，如图51所示，在形成COG端子部34和FPC端子部35的区域去除保护膜41，并且对从半导体材料层56露出的栅极绝缘膜38进行蚀刻。另外，如图52所示，在形成密封部件13的区域20，将保护膜41和栅极绝缘膜38蚀刻而从引出配线44去除。 
这样，在该工序中，除了层间绝缘膜42之外，还能够以半导体层60和半导体材料层56为掩模对栅极绝缘膜38进行蚀刻。 
（透明电极形成工序） 
接着，如图28～图30所示，在整个玻璃基板30上形成例如包括ITO等的透明导电层72。 
接着，如图53～图55所示，使用第五掩模，对上述透明导电层72实施光刻法，在层间绝缘膜42上形成规定图案的作为透明电极的共用电极65和第一连接层66。 
也就是说，如图53所示，在TFT部31的形成区域和辅助电容部32的形成区域形成共用电极65，在连接部33的形成区域形成第一连接层66。另外，在COG端子部34和FPC端子部35的形成区域形成ITO层69。 
在该工序中，例如使用包括草酸、铁盐等的蚀刻剂进行蚀刻。由此，能够在形成共用电极65的同时，通过蚀刻去除形成密封部件13 的区域20的半导体层60。进一步，在COG端子部34的形成区域，也能够同时对半导体材料层56和透明导电层72进行蚀刻而分离相邻的端子彼此。 
（第二保护膜形成工序） 
接着，如图56～图58所示，使用第六掩膜，以覆盖共用电极65的方式，形成规定图案的作为第二绝缘膜的第二保护膜67。 
也就是说，如图56所示，在TFT部31的形成区域和辅助电容部32的形成区域，形成覆盖共用电极65的第二保护膜67。在接触孔45的内部，使第一电极48从第二保护膜67露出。另一方面，在接触孔52的内部，通过第二保护膜67覆盖第一连接层66。另外，如图57所示，在COG端子部34和FPC端子部35的形成区域去除第二保护膜67。 
在此工序中，在形成密封部件13的区域20，以覆盖引出配线44的方式形成第二保护膜67的一部分。也就是说，如图58所示，在密封部件13的形成区域20，在玻璃基板30和引出配线44的表面层叠第二保护膜67。 
（像素电极形成工序） 
接着，如图38～图40所示，使用第七掩模，在第二保护膜67的表面形成规定图案的像素电极43。 
也就是说，如图38所示，在TFT部31的形成区域和辅助电容部32的形成区域形成像素电极43，在连接部33的形成区域形成第二连接层68。其结果，像素电极43在接触孔45的内部与第一电极48连接。进一步，在COG端子部34和FPC端子部35的形成区域形成ITO层57。这样形成TFT基板11。 
（密封部件形成工序） 
接着，在密封部件13的形成区域20，在第二保护膜67的表面直接设置密封部件13。这样，在使液晶材料滴落而供给至密封部件13的框内之后，隔着密封部件13和液晶层14将上述TFT基板11与对置基板12相互贴合。这样，制造液晶显示装置1。 
-实施方式3的效果- 
从而，根据本实施方式3，在密封部件13的形成区域20，引出配 线44由第二保护膜67覆盖而能够进行保护，并且，从密封部件13的形成区域20去除了具有透湿性的层间绝缘膜42，因此能够可靠地防止外部的水分渗透至密封部件13的内侧。而且，能够避免工序数的增加，其结果，能够减少制造成本，并且防止显示品质的劣化。 
除此之外，由于形成有与像素电极43相对的透明的共用电极65，因此，能够提高开口率，并且由上述像素电极43和共用电极65形成电容而进一步提高显示品质。 
《其他的实施方式》 
在上述实施方式1～3中，以液晶显示装置为例进行了说明，但本发明不限于此，同样也能够应用于例如有机EL（电致发光）显示装置等其他的薄型的显示装置。 
另外，本发明并不限于上述实施方式1～3，本发明包括将上述实施方式1～3适当组合而得到的结构。 
产业上的可使用性 
如上所说明的，本发明适用于显示装置和其制造方法。 
附图符号 
1 液晶显示装置 
11 TFT基板（有源矩阵基板） 
12 对置基板 
13 密封部件 
15 显示区域 
16 非显示区域 
20 密封部件的形成区域 
21、30 玻璃基板 
31 TFT部（薄膜晶体管） 
37 栅极电极 
38 栅极绝缘膜 
39、60 半导体层 
40 漏极和源极电极 
41 保护膜 
42 层间绝缘膜 
43 像素电极（透明电极） 
44 引出配线 
48 第一电极 
47 第二电极 
49、55 栅极材料层 
50 源极材料层 
51 连接层 
56 半导体材料层 
57、69 ITO层 
62、72 透明导电层 
65 共用电极（透明电极） 
66 第一连接层 
67 第二保护膜（保护膜） 
68 第二连接层 

Claims (13)

1.一种显示装置的制造方法，其为通过将有源矩阵基板与对置基板隔着框状的密封部件贴合来制造显示装置的方法，其特征在于，具有：
使用第一掩模在成为有源矩阵基板的基板上形成规定图案的第一导电膜的工序；
在所述成为有源矩阵基板的基板上形成覆盖所述第一导电膜的第一绝缘膜的工序；
使用第二掩模在所述第一绝缘膜上形成规定图案的半导体层的工序；
使用第三掩模在所述第一绝缘膜上形成规定图案的第二导电膜的工序；
使用第四掩模，以覆盖形成有所述半导体层和所述第二导电膜的所述第一绝缘膜的一部分的方式，形成包括规定图案的感光性有机绝缘膜的层间绝缘膜的工序；
以所述层间绝缘膜为掩模对所述第一绝缘膜的一部分进行蚀刻的工序；和
使用第五掩模在所述层间绝缘膜上形成规定图案的透明电极的工序，
在形成所述第一导电膜的工序中，在形成所述密封部件的区域形成所述第一导电膜的一部分，
在形成所述半导体层的工序中，在形成所述密封部件的区域形成所述半导体层的一部分，
在形成所述层间绝缘膜的工序中，在形成所述密封部件的区域，从所述半导体层上去除所述层间绝缘膜，
在对所述第一绝缘膜的一部分进行蚀刻的工序中，以所述半导体层为掩模对形成所述密封部件的区域的所述第一绝缘膜进行蚀刻，
在形成所述透明电极的工序中，与所述透明电极的形成同时地通过蚀刻去除形成所述密封部件的区域的所述半导体层，
所述显示装置的制造方法具有在去除所述半导体层后的所述第一绝缘膜上设置所述密封部件的工序。
2.如权利要求1所述的显示装置的制造方法，其特征在于：
在设置所述密封部件的工序中，在所述第一绝缘膜的表面直接设置所述密封部件。
3.如权利要求1或2所述的显示装置的制造方法，其特征在于：
在形成所述透明电极的工序中形成作为所述透明电极的像素电极。
4.如权利要求1所述的显示装置的制造方法，其特征在于：
在形成所述透明电极的工序中形成作为所述透明电极的共用电极，
所述显示装置的制造方法具有：
使用第六掩模以覆盖所述共用电极的方式形成规定图案的第二绝缘膜的工序；和
使用第七掩模在所述第二绝缘膜的表面形成规定图案的像素电极的工序，
在形成所述第二绝缘膜的工序中，在形成所述密封部件的区域，在所述第一绝缘膜上形成所述第二绝缘膜的一部分，
在设置所述密封部件的工序中，在所述第二绝缘膜的表面直接设置所述密封部件。
5.如权利要求4所述的显示装置的制造方法，其特征在于：
所述第二绝缘膜为保护膜。
6.如权利要求1至5中任一项所述的显示装置的制造方法，其特征在于：
所述半导体层为氧化物半导体层。
7.如权利要求6所述的显示装置的制造方法，其特征在于：
所述氧化物半导体层由In-Ga-Zn-O构成。
8.如权利要求1至7中任一项所述的显示装置的制造方法，其特征在于：
所述第一绝缘膜为栅极绝缘膜。
9.一种显示装置的制造方法，其为通过将有源矩阵基板与对置基板隔着框状的密封部件贴合来制造显示装置的方法，其特征在于，具有：
使用第一掩模在成为有源矩阵基板的基板上形成规定图案的第一导电膜的工序；
形成覆盖所述第一导电膜的第一绝缘膜的工序；
使用第二掩模在所述第一绝缘膜上形成规定图案的半导体层的工序；
使用第三掩模在所述第一绝缘膜上形成规定图案的第二导电膜的工序；
使用第四掩模，以覆盖形成有所述半导体层和所述第二导电膜的所述第一绝缘膜的一部分的方式，形成包括规定图案的感光性有机绝缘膜的层间绝缘膜的工序；
以所述层间绝缘膜为掩模对所述第一绝缘膜的一部分进行蚀刻的工序；
使用第五掩模在所述层间绝缘膜的表面形成规定图案的共用电极的工序；
使用第六掩模以覆盖所述共用电极的方式形成规定图案的第二绝缘膜的工序；和
使用第七掩模在所述第二绝缘膜的表面形成规定图案的像素电极的工序，
在形成所述半导体层的工序中，在形成所述密封部件的区域，去除所述半导体层，
在对所述第一绝缘膜的一部分进行蚀刻的工序中，在形成所述密封部件的区域，从所述第一导电膜上去除所述第一绝缘膜，
在形成所述第二绝缘膜的工序中，在形成所述密封部件的区域，以覆盖所述第一导电膜的方式形成所述第二绝缘膜的一部分，
所述显示装置的制造方法具有在形成所述密封部件的区域中，在所述第二绝缘膜的表面直接设置所述密封部件的工序。
10.如权利要求9所述的显示装置的制造方法，其特征在于：
所述第二绝缘膜为保护膜。
11.如权利要求9或10所述的显示装置的制造方法，其特征在于：
所述半导体层为氧化物半导体层。
12.如权利要求11所述的显示装置的制造方法，其特征在于：
所述氧化物半导体层由In-Ga-Zn-O构成。
13.如权利要求9至12中任一项所述的显示装置的制造方法，其特征在于：
所述第一绝缘膜为栅极绝缘膜。
CN201280004999.6A 2011-02-01 2012-01-25 显示装置及其制造方法 Expired - Fee Related CN103314403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011019644 2011-02-01
JP2011-019644 2011-02-01
PCT/JP2012/000470 WO2012105189A1 (ja) 2011-02-01 2012-01-25 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103314403A CN103314403A (zh) 2013-09-18
CN103314403B true CN103314403B (zh) 2014-10-29

Family

ID=46602416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280004999.6A Expired - Fee Related CN103314403B (zh) 2011-02-01 2012-01-25 显示装置及其制造方法

Country Status (8)

Country Link
US (1) US8633044B2 (zh)
EP (1) EP2672478A4 (zh)
JP (1) JP5243665B2 (zh)
KR (1) KR101323087B1 (zh)
CN (1) CN103314403B (zh)
BR (1) BR112013016947A2 (zh)
TW (1) TWI421813B (zh)
WO (1) WO2012105189A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014148187A1 (ja) * 2013-03-22 2014-09-25 シャープ株式会社 表示パネル、及び表示パネルの製造方法
KR102303242B1 (ko) 2014-10-17 2021-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6824058B2 (ja) * 2017-02-08 2021-02-03 株式会社ジャパンディスプレイ タッチセンサ内蔵表示装置
JP6932598B2 (ja) * 2017-09-25 2021-09-08 株式会社ジャパンディスプレイ 表示装置
US20220190069A1 (en) * 2019-03-27 2022-06-16 Sharp Kabushiki Kaisha Display device and deposition mask
CN113552755B (zh) * 2021-07-02 2024-04-16 深圳莱宝高科技股份有限公司 段码显示基板及制造方法、液晶显示装置和电子纸显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344695A (zh) * 2007-07-10 2009-01-14 三菱电机株式会社 显示面板及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258660A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
JP3299869B2 (ja) 1995-09-27 2002-07-08 シャープ株式会社 液晶表示装置とその製造方法
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
JP4122876B2 (ja) * 2002-07-17 2008-07-23 セイコーエプソン株式会社 液晶表示器
JP2004053815A (ja) 2002-07-18 2004-02-19 Sharp Corp 液晶表示装置
JP2007264354A (ja) * 2006-03-29 2007-10-11 Kyocera Corp 画像表示装置およびその製造方法
JP2007304452A (ja) * 2006-05-15 2007-11-22 Hitachi Displays Ltd 液晶表示装置
JP5259163B2 (ja) 2007-12-03 2013-08-07 三菱電機株式会社 半透過型液晶表示装置、及びその製造方法
JP4724742B2 (ja) * 2008-01-09 2011-07-13 日東電工株式会社 光学表示装置の製造システムおよび光学表示装置の製造方法
JP5505757B2 (ja) * 2008-03-25 2014-05-28 Ｎｌｔテクノロジー株式会社 液晶表示装置の製造方法および液晶表示装置
JP5191257B2 (ja) * 2008-03-25 2013-05-08 株式会社ジャパンディスプレイウェスト 液晶パネル
JPWO2011001715A1 (ja) * 2009-06-29 2012-12-13 シャープ株式会社 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置
JP2012141606A (ja) * 2010-12-17 2012-07-26 Sony Corp 表示装置及び表示装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344695A (zh) * 2007-07-10 2009-01-14 三菱电机株式会社 显示面板及其制造方法

Also Published As

Publication number Publication date
JP5243665B2 (ja) 2013-07-24
TWI421813B (zh) 2014-01-01
WO2012105189A1 (ja) 2012-08-09
CN103314403A (zh) 2013-09-18
EP2672478A1 (en) 2013-12-11
BR112013016947A2 (pt) 2019-09-24
US20130302929A1 (en) 2013-11-14
KR101323087B1 (ko) 2013-10-29
US8633044B2 (en) 2014-01-21
JPWO2012105189A1 (ja) 2014-07-03
TW201241804A (en) 2012-10-16
KR20130088903A (ko) 2013-08-08
EP2672478A4 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
CN103314403B (zh) 显示装置及其制造方法
JP6817398B2 (ja) 表示装置
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
TWI692108B (zh) 半導體裝置及其製造方法
US7304711B2 (en) Liquid crystal display and method of manufacturing the same
US9401375B2 (en) Display panel and display device
JP2012128159A (ja) 液晶表示装置
CN104241509A (zh) 电光装置、电光装置的制造方法以及电子设备
CN102859702B (zh) 半导体元件及其制造方法、有源矩阵基板及显示装置
US9947690B2 (en) Display panel
US20120298988A1 (en) Circuit board, display device, and process for production of circuit board
JP2018049919A (ja) 表示装置
US9240422B2 (en) TFT array subsrate, fabrication method, and display device thereof
CN103928469A (zh) 一种tft阵列基板及其制造方法、显示面板
CN103460270A (zh) 有源矩阵基板、显示装置和有源矩阵基板的制造方法
CN105261589A (zh) 导电图案形成方法、半导体装置、以及电子设备
US20140125901A1 (en) Array substrate, manufacturing method thereof and display device
US7700952B2 (en) Contact pad for thin film transistor substrate and liquid crystal display
US20150255616A1 (en) Semiconductor device and display device
KR20080010742A (ko) 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
US9893198B2 (en) Thin film transistor utilized in array substrate and manufacturing method thereof
CN109491157B (zh) 显示面板用基板的制造方法
JP2018128521A (ja) 表示装置、および、表示装置の製造方法
WO2012046427A1 (ja) アクティブマトリックス基板、アクティブマトリックス基板の製造方法、及び液晶表示装置
JP5714676B2 (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029