JP5243665B2 - 表示装置の製造方法 - Google Patents

Description

本発明は、表示装置の製造方法に関するものである。

近年、液晶表示装置及び有機ＥＬ表示装置等の薄型の表示装置について、開発が急速に進められている。これら薄型の表示装置は、表示品位を高めるために、複数の画素毎に当該画素を駆動するためのスッチング素子が配置されたアクティブマトリクス基板を有することが多い。

すなわち、表示装置は、上記アクティブマトリクス基板と、当該基板に対向して配置されると共に枠状のシール部材を介して貼り合わされた対向基板とを有している。表示装置には、シール部材の内側に表示領域が形成される一方、当該表示領域の周囲外側に非表示領域が形成されている。

アクティブマトリクス基板の表示領域となる領域には、複数の画素毎にスイッチング素子としての例えばＴＦＴ（薄膜トランジスタ）が形成されている。上記ＴＦＴは、例えばａ−Ｓｉ（アモルファスシリコン）等の半導体層を有している。また、各画素には、ＴＦＴに接続された画素電極がそれぞれ形成されている。

一方、アクティブマトリクス基板の非表示領域となる領域には、シール部材の外側に複数の端子が形成されている。この複数の端子には、外部回路が実装される。また、各端子は、上記表示領域から引き出された引き出し配線の端部に形成されている。

図５９は、従来の表示装置におけるシール部材の近傍を拡大して示す断面図である。図５０に示すように、アクティブマトリクス基板１０１と対向基板１０２との間には、シール部材１０３が設けられている。アクティブマトリクス基板１０１におけるシール部材１０３の形成領域には、引き出し配線１０４が形成されている。引き出し配線１０４は、当該引き出し配線１０４を保護するために、ゲート絶縁膜１０５及び保護膜１０６によって覆われている。さらに、このゲート絶縁膜１０５及び保護膜１０６の上には感光性有機絶縁膜からなる層間絶縁膜１０７が形成されている。図示を省略するが、層間絶縁膜１０７は、表示領域においても形成されている。表示領域の層間絶縁膜１０７の表面には、画素電極が形成されている。一方、シール部材１０３の形成領域では、層間絶縁膜１０７の表面に上記シール部材１０３が形成されている。

ここで、ａ−ＳｉのＴＦＴが複数形成されたアクティブマトリクス基板を製造する場合に、例えば５枚のマスクを用いる手法が知られている。この５枚マスクのプロセスでは、第１マスクによってゲート材料層のパターニングを行い、第２マスクによってａ−Ｓｉ層のパターニングを行う。さらに、第３マスクによってソース材料層のパターニングを行い、第４マスクによって感光性有機絶縁膜のパターニングを行う。この感光性有機絶縁膜をマスクとしてゲート絶縁膜等の絶縁膜をエッチングする。その後、第５マスクによって画素電極となるＩＴＯ（Indium Tin Oxide）膜のパターニングを行う。

このように、シール部材の形成領域では、引き出し配線を保護するゲート絶縁膜及び保護膜を形成するために、当該ゲート絶縁膜及び保護膜の上に感光性有機絶縁膜からなる層間絶縁膜を残す必要がある。

ところが、上記表示装置では、外部の水分がシール部材と層間絶縁膜との界面からシール部材の内側（つまり表示領域側）へ浸透することにより、表示品位が劣化して表示の信頼性が低下する問題がある。

これに対し、特許文献１には、シール部材の形成領域において層間絶縁膜に溝部を形成し、当該溝部の内側と、溝部の両側における層間絶縁膜の表面に、シール部材を形成することが開示されている。そのことによって、シール部材と層間絶縁膜との界面における水分の浸透を防止しようとしている。

特開２００４−５３８１５号公報

しかし、上記特許文献１に開示されている表示装置のように、シール部材と層間絶縁膜との界面における水分の浸透性を低減したとしても、層間絶縁膜自体が透湿性を有するために、依然として、外部の水分がシール部材の内側の表示領域側へ浸透する虞がある。

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、シール部材の形成領域において引き出し配線を保護しながらも、外部の水分のシール部材の内側への浸透を確実に防止しようとすることにある。

上記の目的を達成するために、本発明に係る表示装置の製造方法は、アクティブマトリクス基板と対向基板とを、枠状のシール部材を介して貼り合わせることにより表示装置を製造する方法を対象としている。

そして、第１マスクを用いて、基板上に所定パターンの第１導電膜を形成する工程と、上記第１導電膜を覆う第１絶縁膜を上記基板上に形成する工程と、第２マスクを用いて、上記第１絶縁膜上に所定パターンの半導体層を形成する工程と、第３マスクを用いて、上記第１絶縁膜上に所定パターンの第２導電膜を形成する工程と、第４マスクを用いて、上記半導体層及び上記第２導電膜が形成された上記第１絶縁膜の一部を覆うように、所定パターンの感光性有機絶縁膜からなる層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクとして上記第１絶縁膜の一部をエッチングする工程と、第５マスクを用いて、上記層間絶縁膜上に所定パターンの透明電極を形成する工程とを有し、上記第１導電膜を形成する工程では、上記シール部材が形成される領域に上記第１導電膜の一部を形成し、上記半導体層を形成する工程では、上記シール部材が形成される領域に上記半導体層の一部を形成し、上記層間絶縁膜を形成する工程では、上記シール部材が形成される領域において、上記半導体層上から上記層間絶縁膜を除去し、上記第１絶縁膜の一部をエッチングする工程では、上記シール部材が形成される領域の上記第１絶縁膜を、上記半導体層をマスクとしてエッチングし、上記透明電極を形成する工程では、上記シール部材が形成される領域の上記半導体層を、上記透明電極の形成と同時にエッチングにより除去し、上記半導体層が除去された上記第１絶縁膜上に上記シール部材を設ける工程を有する。

また、本発明に係る表示装置の製造方法は、アクティブマトリクス基板と対向基板とを、枠状のシール部材を介して貼り合わせることにより表示装置を製造する方法を対象としている。

そして、第１マスクを用いて、基板上に所定パターンの第１導電膜を形成する工程と、上記第１導電膜を覆う第１絶縁膜を形成する工程と、第２マスクを用いて、上記第１絶縁膜上に所定パターンの半導体層を形成する工程と、第３マスクを用いて、上記第１絶縁膜上に所定パターンの第２導電膜を形成する工程と、第４マスクを用いて、上記半導体層及び上記第２導電膜が形成された上記第１絶縁膜の一部を覆うように、所定パターンの感光性有機絶縁膜からなる層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクとして上記第１絶縁膜の一部をエッチングする工程と、第５マスクを用いて、上記層間絶縁膜の表面に所定パターンの共通電極を形成する工程と、第６マスクを用いて、上記共通電極を覆うように、所定パターンの第２絶縁膜を形成する工程と、第７マスクを用いて、所定パターンの画素電極を上記第２絶縁膜の表面に形成する工程とを有し、上記半導体層を形成する工程では、上記シール部材が形成される領域において上記半導体層を除去し、上記第１絶縁膜の一部をエッチングする工程では、上記シール部材が形成される領域において、上記第１導電膜上から上記第１絶縁膜を除去し、上記第２絶縁膜を形成する工程では、上記シール部材が形成される領域において、上記第２絶縁膜の一部を上記第１導電膜を覆うように形成し、上記シール部材が形成される領域において、上記シール部材を上記第２絶縁膜の表面に直接に設ける工程を有する。

本発明によれば、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板及び上記対向基板の間に介在された枠状のシール部材とを有する表示装置について、シール部材の形成領域において引き出し配線を保護しながらも、外部の水分のシール部材の内側への浸透を確実に防止することができる。

図１は、本実施形態１における表示装置のシール部材近傍を拡大して示す断面図である。 図２は、本実施形態１において、第５マスクを用いて形成された画素電極を示す断面図である。 図３は、本実施形態１において、第５マスクを用いて形成されたＣＯＧ端子部及びＦＰＣ端子部の構成を示す断面図である。 図４は、本実施形態１におけるシール部材形成領域の構成を示す断面図である。 図５は、本実施形態１において、第１マスクを用いて基板上に形成されたゲート材料層を示す断面図である。 図６は、本実施形態１において、第１マスクを用いて基板上に形成されたゲート材料層を示す断面図である。 図７は、本実施形態１において、第１マスクを用いて基板上に形成されたゲート材料層を示す断面図である。 図８は、本実施形態１において、第２マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図９は、本実施形態１において、第２マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図１０は、本実施形態１において、第２マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図１１は、本実施形態１において、第３マスクを用いてゲート絶縁膜上に形成されたソース材料層を示す断面図である。 図１２は、本実施形態１において、第３マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図１３は、本実施形態１において、第３マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図１４は、本実施形態１において、第４マスクを用いて基板上に形成された層間絶縁膜を示す断面図である。 図１５は、本実施形態１において、層間絶縁膜が除去された半導体層及びゲート絶縁膜を示す断面図である。 図１６は、本実施形態１において、層間絶縁膜が除去された半導体層及びゲート絶縁膜を示す断面図である。 図１７は、本実施形態１において、エッチングされたゲート絶縁膜及び保護膜を示す断面図である。 図１８は、本実施形態１において、エッチングされたゲート絶縁膜を示す断面図である。 図１９は、本実施形態１において、エッチングされたゲート絶縁膜を示す断面図である。 図２０は、本実施形態１において、基板上に形成されたＩＴＯ層を示す断面図である。 図２１は、本実施形態１において、基板上に形成されたＩＴＯ層を示す断面図である。 図２２は、本実施形態１において、基板上に形成されたＩＴＯ層を示す断面図である。 図２３は、本実施形態１における液晶表示装置の概略構成を示す断面図である。 図２４は、本実施形態２における表示装置のシール部材近傍を拡大して示す断面図である。 図２５は、本実施形態２において、第７マスクを用いて形成された画素電極を示す断面図である。 図２６は、本実施形態２において、第７マスクを用いて形成されたＣＯＧ端子部及びＦＰＣ端子部の構成を示す断面図である。 図２７は、本実施形態２におけるシール部材形成領域の構成を示す断面図である。 図２８は、本実施形態２において、ガラス基板上に形成された透明導電層を示す断面図である。 図２９は、本実施形態２において、ガラス基板上に形成された透明導電層を示す断面図である。 図３０は、本実施形態２において、ガラス基板上に形成された透明導電層を示す断面図である。 図３１は、本実施形態２において、ガラス基板上に形成された共通電極及び第１接続層を示す断面図である。 図３２は、本実施形態２において、ガラス基板上に形成されたＩＴＯ層を示す断面図である。 図３３は、本実施形態２において、透明導電層が除去されたゲート絶縁膜を示す断面図である。 図３４は、本実施形態２において、ガラス基板上に形成された第２保護膜を示す断面図である。 図３５は、本実施形態２において、第２保護膜が除去されたＩＴＯ層を示す断面図である。 図３６は、本実施形態２において、ゲート絶縁膜上に形成された第２保護膜を示す断面図である。 図３７は、本実施形態３における表示装置のシール部材近傍を拡大して示す断面図である。 図３８は、本実施形態３において、第７マスクを用いて形成された画素電極を示す断面図である。 図３９は、本実施形態３において、第７マスクを用いて形成されたＣＯＧ端子部及びＦＰＣ端子部の構成を示す断面図である。 図４０は、本実施形態３におけるシール部材形成領域の構成を示す断面図である。 図４１は、本実施形態３において、第２マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図４２は、本実施形態３において、第２マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図４３は、本実施形態３において、半導体層が除去されたゲート絶縁膜を示す断面図である。 図４４は、本実施形態３において、第３マスクを用いてゲート絶縁膜上に形成されたソース材料層を示す断面図である。 図４５は、本実施形態３において、第３マスクを用いてゲート絶縁膜上に形成された半導体層を示す断面図である。 図４６は、本実施形態３において、半導体層が除去されたゲート絶縁膜を示す断面図である。 図４７は、本実施形態３において、第４マスクを用いて基板上に形成された層間絶縁膜を示す断面図である。 図４８は、本実施形態３において、層間絶縁膜が除去された半導体層及びゲート絶縁膜を示す断面図である。 図４９は、本実施形態３において、層間絶縁膜が除去されたゲート絶縁膜を示す断面図である。 図５０は、本実施形態３において、エッチングされたゲート絶縁膜及び保護膜を示す断面図である。 図５１は、本実施形態３において、エッチングされたゲート絶縁膜を示す断面図である。 図５２は、本実施形態３において、ゲート絶縁膜が除去された引き出し配線を示す断面図である。 図５３は、本実施形態３において、ガラス基板上に形成された共通電極及び第１接続層を示す断面図である。 図５４は、本実施形態３において、ガラス基板上に形成されたＩＴＯ層を示す断面図である。 図５５は、本実施形態３において、ゲート絶縁膜が除去された引き出し配線を示す断面図である。 図５６は、本実施形態３において、ガラス基板上に形成された第２保護膜を示す断面図である。 図５７は、本実施形態３において、第２保護膜が除去されたＩＴＯ層を示す断面図である。 図５８は、本実施形態３において、ガラス基板上に形成された第２保護膜を示す断面図である。 図５９は、従来の表示装置におけるシール部材の近傍を拡大して示す断面図である。

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。

《発明の実施形態１》
図１〜図１９は、本発明の実施形態１を示している。

図１は、本実施形態１における表示装置のシール部材近傍を拡大して示す断面図である。図２は、本実施形態１において、第５マスクを用いて形成された画素電極を示す断面図である。図３は、本実施形態１において、第５マスクを用いて形成されたＣＯＧ端子部及びＦＰＣ端子部の構成を示す断面図である。図４は、本実施形態１におけるシール部材形成領域の構成を示す断面図である。図５〜図２２は、本実施形態１における表示装置の製造プロセスを示す断面図である。図２３は、本実施形態１における液晶表示装置の概略構成を示す断面図である。

本実施形態１では、本発明に係る表示装置として、液晶表示装置を例に挙げて説明する。液晶表示装置１は、図２３に示すように、アクティブマトリクス基板であるＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された対向基板１２と、ＴＦＴ基板１１及び対向基板の間に介在された枠状のシール部材１３とを備えている。ＴＦＴ基板１１と対向基板１２との間には、シール部材１３によって封止された液晶層１４が設けられている。

シール部材１３の枠内には表示領域１５が形成される一方、表示領域１５の外側周囲にはシール部材１３の形成領域２０を含む非表示領域１６が形成されている。表示領域１５には、表示単位である画素が、マトリクス状に複数形成されている。

ＴＦＴ基板１１の対向基板１２と反対側には、図示省略の照明装置であるバックライトユニットが配置されている。そうして、液晶表示装置１は、上記バックライトユニットの光を選択的に透過して透過表示を行うように構成されている。

対向基板１２は、図１に示すように、透明基板としてのガラス基板２１のＴＦＴ基板１１側に対向電極２２が形成されている。対向電極２２は、ＩＴＯ等の透明導電膜によって形成されている。

ＴＦＴ基板１１の表示領域１５には、図２〜図４に示すように、透明基板としてのガラス基板３０上にそれぞれ形成されたＴＦＴ部３１、補助容量部３２、接続部３３、ＣＯＧ端子部３４、及びＦＰＣ端子部３５を有している。

また、ＴＦＴ基板１１の表示領域１５には、感光性有機絶縁膜からなる層間絶縁膜４２と、層間絶縁膜４２とは異なる絶縁膜であるゲート絶縁膜３８と、層間絶縁膜４２の表面に形成されると共にマトリクス状に配置された複数の画素電極４３と、複数の画素電極４３にそれぞれ接続された複数のＴＦＴ部（薄膜トランジスタ部）３１が設けられている。ゲート絶縁膜３８は、例えば窒化シリコン等の無機絶縁膜によって形成されている。また、画素電極４３は、例えばＩＴＯ等の透明導電膜によって形成されている。

一方、図１及び図４に示すように、ＴＦＴ基板１１の非表示領域１６には、表示領域１５から引き出された引き出し配線４４が形成されている。シール部材１３の形成領域２０には、層間絶縁膜４２が除去されると共に、ゲート絶縁膜３８が引き出し配線４４の一部を覆うように設けられ、ゲート絶縁膜３８の表面にシール部材１３が直接に形成されている。

ＴＦＴ部３１は、ガラス基板３０上に形成されたゲート電極３７と、ゲート電極３７を覆うゲート絶縁膜３８と、ゲート絶縁膜３８の表面に形成された半導体層３９と、半導体層３９の一部を覆うドレイン・ソース電極４０とを有している。ドレイン・ソース電極４０は、保護膜４１及び層間絶縁膜４２によって覆われている。保護膜４１は、例えば窒化シリコン等の無機絶縁膜によって構成されている。

半導体層３９は、例えばＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体によって構成されている。このような酸化物半導体は、イオン性の高い結合で構成されており、結晶及び非晶質間における電子の移動度の差が小さい。したがって、非晶質状態でも比較的高い電子移動度が得られる。また、スパッタリング法等により、室温において非晶質膜を容易に成膜できるという利点も有する。

補助容量部３２は、図２に示すように、ゲート絶縁膜３８を介して互いに対向する第１電極４７及び第２電極４８を有している。第１電極４７は、ゲート材料によって構成され、ガラス基板３０上に形成されている。第２電極４８は、ソース材料によって構成され、ゲート絶縁膜３８の表面に形成されている。また、第２電極４８は、保護膜４１及び層間絶縁膜４２を貫通するコンタクトホール４５を介して画素電極４３に接続されている。

接続部３３は、ゲート材料層４９と、ソース材料層５０とを接続する接続層５１を有している。ゲート材料層４９はガラス基板３０上に形成されている。ソース材料層５０はゲート絶縁膜３８の表面に形成されている。接続層５１は、ＩＴＯによって構成され、保護膜４１及び層間絶縁膜４２を貫通するコンタクトホール５２に形成されている。

ＣＯＧ端子部３４及びＦＰＣ端子部３５は、図３に示すように、それぞれ、ガラス基板３０上に形成されたゲート材料層５５と、半導体材料層５６と、ＩＴＯ層５７とを有している。半導体材料層５６は、ゲート絶縁膜３８の表面に形成されている。ＩＴＯ層５７は、半導体材料層５６の表面に形成され、ゲート絶縁膜３８に貫通形成されたコンタクトホール５８を介して、ゲート材料層５５に接続されている。

−製造方法−
次に、上記液晶表示装置１の製造方法について説明する。

液晶表示装置１は、ＴＦＴ基板１１と対向基板１２とを、枠状のシール部材１３を介して貼り合わせることによって製造する。本発明では、特にＴＦＴ基板１１の製造工程に特徴を有するため、このＴＦＴ基板１１の製造工程について詳述する。

（ゲート材料層形成工程）
まず、第１マスクを用いて、ガラス基板３０上に所定パターンの第１導電膜であるゲート材料層３７，４４，４７，４９，５５をフォトリソグラフィ法により形成する。ゲート材料層３７，４４，４７，４９，５５は、例えばＡｌ層、Ｔｉ層及びＴｉＮ層の積層構造によって構成する。

すなわち、図５に示すように、ガラス基板３０上におけるＴＦＴ部３１の形成領域に、ゲート電極３７を形成する。また、補助容量部３２の形成領域に第１電極４７を形成し、接続部３３の形成領域にゲート材料層４９を形成する。さらに、図６に示すように、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にゲート材料層５５を形成する。また、図７に示すように、シール部材１３が形成される領域２０に、ゲート材料層３７，４４，４７，４９，５５の一部によって引き出し配線４４を形成する。

（ゲート絶縁膜形成工程）
次に、図８〜図１０に示すように、上記ゲート材料層（ゲート電極３７、第１電極４７、ゲート材料層４９，５５、引き出し配線４４）を覆う第１絶縁膜としてのゲート絶縁膜３８をガラス基板３０上に形成する。

（半導体層形成工程）
次に、図８〜図１０に示すように、第２マスクを用いて、ゲート絶縁膜３８上に所定パターンの半導体層３９，５６，６０をフォトリソグラフィ法により形成する。

すなわち、ＴＦＴ部３１の形成領域に半導体層３９を形成すると共に、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域に半導体材料層５６を形成する。さらに、シール部材１３が形成される領域に上記半導体層３９，５６，６０の一部である半導体層６０を形成する。半導体層３９，５６，６０は、例えばＩＧＺＯ等の酸化物半導体によって形成する。

（ソース材料層形成工程）
次に、図１１〜図１３に示すように、第３マスクを用いて、ゲート絶縁膜３８上に所定パターンの第２導電膜であるソース材料層４０，４８，５０をフォトリソグラフィ法により形成する。ソース材料層４０，４８，５０は、例えば、Ｔｉ層、ＭｏＮ層、Ａｌ層及びＭｏＮ層の積層構造、Ｔｉ層、Ａｌ層及びＴｉ層の積層構造、又はＣｕ層、Ｔｉ層、Ｃｕ層、及びＭｏ層の積層構造によって構成する。

すなわち、ＴＦＴ部３１の形成領域にドレイン・ソース電極４０を形成すると共に、補助容量部３２の形成領域に第２電極４８を形成し、接続部３３の形成領域にソース材料層５０を形成する。

（層間絶縁膜形成工程）
次に、図１４〜図１６に示すように、第４マスクを用いて、上記半導体層３９，５６，６０及びソース材料層４０，４８，５０が形成されたゲート絶縁膜３８の一部を覆うように、所定パターンの層間絶縁膜４２をフォトリソグラフィ法により形成する。層間絶縁膜４２はアクリル系の有機樹脂等の感光性有機絶縁膜によって形成する。

すなわち、シール部材１３が形成される領域２０を含むガラス基板３０上の全体に、保護膜４１の材料層と、層間絶縁膜４２の材料層とをこの順に積層する。保護膜４１は、例えば窒化シリコン等の無機絶縁膜によって形成する。その後、第４マスクを用いたフォトリソグラフィ法により、上記層間絶縁膜４２の材料層を、シール部材１３が形成される領域２０と、ＣＯＧ端子部３４及びＦＰＣ端子部３５が形成される領域とにおいて除去すると共に、補助容量部３２が形成される領域にコンタクトホール４５を形成し、接続部３３が形成される領域にコンタクトホール５２を形成する。こうして、シール部材１３が形成される領域２０において、半導体層６０上から層間絶縁膜４２を除去する。

（ゲート絶縁膜のエッチング工程）
その後、図１７〜図１９に示すように、層間絶縁膜４２をマスクとしてゲート絶縁膜３８の一部をエッチングする。このとき、保護膜４１もゲート絶縁膜３８と同時にエッチングされる。

図１７に示すように、補助容量部３２が形成される領域では、コンタクトホール４５内で保護膜４１がエッチングされると共に、接続部３３が形成される領域では、コンタクトホール５２内で保護膜４１及びゲート絶縁膜３８がエッチングされる。また、ＣＯＧ端子部３４及びＦＰＣ端子部３５が形成される領域では、図１８に示すように、保護膜４１が除去されると共に、半導体材料層５６から露出していたゲート絶縁膜３８がエッチングされる。また、シール部材１３が形成される領域２０では、図１９に示すように、保護膜４１が除去されると共に、半導体層６０から露出していたゲート絶縁膜３８がエッチングされる。

このように、この工程では、層間絶縁膜４２に加えて、半導体層６０及び半導体材料層５６をマスクとして、ゲート絶縁膜３８をエッチングすることができる。

（透明電極形成工程）
次に、図２０〜図２２に示すように、ガラス基板３０上の全体に、例えばＩＴＯ等からなる透明導電層６２を形成する。

続いて、図２〜図４に示すように、上記透明導電層６２に対し、第５マスクを用いてフォトリソグラフィ法を行うことにより、層間絶縁膜４２上に所定パターンの透明電極としての画素電極４３及び接続層５１を形成する。

すなわち、図２に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に画素電極４３を形成し、接続部３３の形成領域に接続層５１を形成する。さらに、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にＩＴＯ層５７を形成する。

この工程では、例えばシュウ酸や塩鉄等を含むエッチャントを用いてエッチングする。そのことにより、シール部材１３が形成される領域２０の半導体層６０を、画素電極４３の形成と同時にエッチングにより除去できる。さらに、ＣＯＧ端子部３４の形成領域において、半導体材料層５６と透明導電層６２とを同時にエッチングして、互いに隣り合う端子同士を分離させることもできる。こうして、ＴＦＴ基板１１が形成される。

（シール部材形成工程）
次に、上記半導体層６０が除去されたシール部材１３の形成領域２０において、ゲート絶縁膜３８上にシール部材１３を設ける。このとき、シール部材１３をゲート絶縁膜３８の表面に直接に設ける。そうして、シール部材１３の枠内に液晶材料を滴下して供給した後に、上記ＴＦＴ基板１１と対向基板１２とをシール部材１３及び液晶層１４を介して互いに貼り合わせる。このようにして、液晶表示装置１を製造する。

−実施形態１の効果−
したがって、この実施形態１によると、シール部材１３の形成領域２０において引き出し配線４４をゲート絶縁膜３８により覆って保護できることに加え、透湿性を有する層間絶縁膜４２をシール部材１３の形成領域２０から除去するようにしたので、外部の水分のシール部材１３の内側への浸透を確実に防止することができる。しかも、ゲート絶縁膜３８をシール部材１３の形成領域２０に残すために設けた半導体層６０を、透明導電層６２のエッチングの際に当該透明導電層６２と同時にエッチングして除去できるため、工程数の増加を回避することができる。その結果、製造コストを低減しつつ、表示品位の劣化を防止することができる。

《発明の実施形態２》
図２４〜図３６は、本発明の実施形態２を示している。尚、以降の各実施形態では、図１〜図２３と同じ部分については同じ符号を付して、その詳細な説明を省略することがある。

図２４は、本実施形態２における表示装置のシール部材近傍を拡大して示す断面図である。図２５は、本実施形態２において、第７マスクを用いて形成された画素電極を示す断面図である。図２６は、本実施形態２において、第７マスクを用いて形成されたＣＯＧ端子部及びＦＰＣ端子部の構成を示す断面図である。図２７は、本実施形態２におけるシール部材形成領域の構成を示す断面図である。図２８〜図３６は、本実施形態２における表示装置の製造プロセスを示す断面図である。

本実施形態２の液晶表示装置１は、図２４及び図２７に示すように、シール部材１３の形成領域２０において、引き出し配線４４が、ゲート絶縁膜３８とゲート絶縁膜３８の表面に積層された第２保護膜６７とを有する絶縁膜３８，６７によって覆われている。そして、シール部材１３は、第２保護膜６７の表面に直接に形成されている。

また、本実施形態２におけるＴＦＴ基板１１は、図２５に示すように、例えばＩＴＯ等からなる透明電極としての共通電極６５及び画素電極４３が、層間絶縁膜４２上に形成されている。すなわち、共通電極６５は層間絶縁膜４２の表面に形成されており、この共通電極は第２保護膜６７によって覆われている。さらに、第２保護膜６７の表面に画素電極４３が形成されている。こうして、開口率を高く維持しつつ、上記画素電極４３及び共通電極６５によって容量が形成されるようになっている。

また、接続部３３の形成領域では、コンタクトホール５２内に、共通電極６５と同じＩＴＯ材料からなる第１接続層６６が形成されている。第１接続層６６は、コンタクトホール５２の内部において、第２保護膜６７と、画素電極４３と同じＩＴＯ材料からなる第２接続層６８とによって覆われている。また、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域では、半導体材料層５６とＩＴＯ層５７との間にＩＴＯ層６９が介在されている。

−製造方法−
次に、上記液晶表示装置１の製造方法について説明する。

液晶表示装置１は、ＴＦＴ基板１１と対向基板１２とを、枠状のシール部材１３を介して貼り合わせることによって製造する。本発明では、特にＴＦＴ基板１１の製造工程に特徴を有するため、このＴＦＴ基板１１の製造工程について詳述する。

まず、上記実施形態１と同様に、ゲート材料層形成工程、ゲート絶縁膜形成工程、半導体層形成工程、ソース材料層形成工程、層間絶縁膜形成工程、及びゲート絶縁膜のエッチング工程を行う。

（ゲート材料層形成工程）
まず、図５〜図７に示すように、第１マスクを用いて、ガラス基板３０上に所定パターンの第１導電膜であるゲート材料層３７，４４，４７，４９，５５をフォトリソグラフィ法により形成する。ゲート材料層３７，４４，４７，４９，５５は、例えばＡｌ層、Ｔｉ層及びＴｉＮ層の積層構造によって構成する。

すなわち、図５に示すように、ガラス基板３０上におけるＴＦＴ部３１の形成領域に、ゲート電極３７を形成する。また、補助容量部３２の形成領域に第１電極４７を形成し、接続部３３の形成領域にゲート材料層４９を形成する。さらに、図６に示すように、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にゲート材料層５５を形成する。また、図７に示すように、シール部材１３が形成される領域２０に、ゲート材料層３７，４４，４７，４９，５５の一部によって引き出し配線４４を形成する。

（ゲート絶縁膜形成工程）
次に、図８〜図１０に示すように、上記ゲート材料層（ゲート電極３７、第１電極４７、ゲート材料層４９，５５、引き出し配線４４）を覆う第１絶縁膜としてのゲート絶縁膜３８をガラス基板３０上に形成する。

（半導体層形成工程）
次に、図８〜図１０に示すように、第２マスクを用いて、ゲート絶縁膜３８上に所定パターンの半導体層３９，５６，６０をフォトリソグラフィ法により形成する。

すなわち、ＴＦＴ部３１の形成領域に半導体層３９を形成すると共に、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域に半導体材料層５６を形成する。さらに、シール部材１３が形成される領域に上記半導体層３９，５６，６０の一部である半導体層６０を形成する。半導体層３９，５６，６０は、例えばＩＧＺＯ等の酸化物半導体によって形成する。

（ソース材料層形成工程）
次に、図１１〜図１３に示すように、第３マスクを用いて、ゲート絶縁膜３８上に所定パターンの第２導電膜であるソース材料層４０，４８，５０をフォトリソグラフィ法により形成する。ソース材料層４０，４８，５０は、例えば、Ｔｉ層、ＭｏＮ層、Ａｌ層及びＭｏＮ層の積層構造、Ｔｉ層、Ａｌ層及びＴｉ層の積層構造、又はＣｕ層、Ｔｉ層、Ｃｕ層、及びＭｏ層の積層構造によって構成する。

すなわち、ＴＦＴ部３１の形成領域にドレイン・ソース電極４０を形成すると共に、補助容量部３２の形成領域に第２電極４８を形成し、接続部３３の形成領域にソース材料層５０を形成する。

（層間絶縁膜形成工程）
次に、図１４〜図１６に示すように、第４マスクを用いて、上記半導体層３９，５６，６０及びソース材料層４０，４８，５０が形成されたゲート絶縁膜３８の一部を覆うように、所定パターンの層間絶縁膜４２をフォトリソグラフィ法により形成する。層間絶縁膜４２はアクリル系の有機樹脂等の感光性有機絶縁膜によって形成する。

すなわち、シール部材１３が形成される領域２０を含むガラス基板３０上の全体に、保護膜４１の材料層と、層間絶縁膜４２の材料層とをこの順に積層する。保護膜４１は、例えば窒化シリコン等の無機絶縁膜によって形成する。その後、第４マスクを用いたフォトリソグラフィ法により、上記層間絶縁膜４２の材料層を、シール部材１３が形成される領域２０と、ＣＯＧ端子部３４及びＦＰＣ端子部３５が形成される領域とにおいて除去すると共に、補助容量部３２が形成される領域にコンタクトホール４５を形成し、接続部３３が形成される領域にコンタクトホール５２を形成する。こうして、シール部材１３が形成される領域２０において、半導体層６０上から層間絶縁膜４２を除去する。

（ゲート絶縁膜のエッチング工程）
その後、図１７〜図１９に示すように、層間絶縁膜４２をマスクとしてゲート絶縁膜３８の一部をエッチングする。このとき、保護膜４１もゲート絶縁膜３８と同時にエッチングされる。

図１７に示すように、補助容量部３２が形成される領域では、コンタクトホール４５内で保護膜４１がエッチングされると共に、接続部３３が形成される領域では、コンタクトホール５２内で保護膜４１及びゲート絶縁膜３８がエッチングされる。また、ＣＯＧ端子部３４及びＦＰＣ端子部３５が形成される領域では、図１８に示すように、保護膜４１が除去されると共に、半導体材料層５６から露出していたゲート絶縁膜３８がエッチングされる。また、シール部材１３が形成される領域２０では、図１９に示すように、保護膜４１が除去されると共に、半導体層６０から露出していたゲート絶縁膜３８がエッチングされる。

このように、この工程では、層間絶縁膜４２に加えて、半導体層６０及び半導体材料層５６をマスクとして、ゲート絶縁膜３８をエッチングすることができる。

（透明電極形成工程）
本実施形態２では、これ以降の工程が上記実施形態１と異なっている。

図２８〜図３０に示すように、ガラス基板３０上の全体に、例えばＩＴＯ等からなる透明導電層７２を形成する。

続いて、図３１〜図３３に示すように、上記透明導電層７２に対し、第５マスクを用いてフォトリソグラフィ法を行うことにより、層間絶縁膜４２上に所定パターンの透明電極としての共通電極６５及び第１接続層６６を形成する。

すなわち、図３１に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に共通電極６５を形成し、接続部３３の形成領域に第１接続層６６を形成する。さらに、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にＩＴＯ層６９を形成する。

この工程では、例えばシュウ酸や塩鉄等を含むエッチャントを用いてエッチングする。そのことにより、シール部材１３が形成される領域２０の半導体層６０を、共通電極６５の形成と同時にエッチングにより除去できる。さらに、ＣＯＧ端子部３４の形成領域において、半導体材料層５６と透明導電層７２とを同時にエッチングして、互いに隣り合う端子同士を分離させることもできる。

（第２保護膜形成工程）
次に、図３４〜図３６に示すように、第６マスクを用いて、共通電極６５を覆うように、所定パターンの第２絶縁膜としての第２保護膜６７を形成する。

すなわち、図３４に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に、共通電極６５を覆う第２保護膜６７を形成する。コンタクトホール４５の内部では、第１電極４７を第２保護膜６７から露出させる。一方、コンタクトホール５２の内部では、第１接続層６６を第２保護膜６７によって覆う。また、図３５に示すように、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域では、第２保護膜６７を除去する。

この工程では、シール部材１３が形成される領域２０において、第２保護膜６７の一部をゲート絶縁膜３８上に形成する。すなわち、図３６に示すように、シール部材１３の形成領域２０では、ゲート絶縁膜３８の表面に第２保護膜６７を積層する。

（画素電極形成工程）
次に、図２５〜図２７に示すように、第７マスクを用いて、所定パターンの画素電極４３を第２保護膜６７の表面に形成する。

すなわち、図２５に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に画素電極４３を形成し、接続部３３の形成領域に第２接続層６８を形成する。その結果、画素電極４３は、コンタクトホール４５の内部で第１電極４７に接続されることとなる。さらに、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にＩＴＯ層５７を形成する。こうして、ＴＦＴ基板１１が形成される。

（シール部材形成工程）
次に、上記半導体層６０が除去されたシール部材１３の形成領域２０において、ゲート絶縁膜３８及び第２保護膜６７の上にシール部材１３を設ける。このとき、シール部材１３を第２保護膜６７の表面に直接に設ける。そうして、シール部材１３の枠内に液晶材料を滴下して供給した後に、上記ＴＦＴ基板１１と対向基板１２とをシール部材１３及び液晶層１４を介して互いに貼り合わせる。このようにして、液晶表示装置１を製造する。

−実施形態２の効果−
したがって、この実施形態２によれば、シール部材１３の形成領域２０において引き出し配線４４をゲート絶縁膜３８及び第２保護膜６７により覆って保護できることに加え、透湿性を有する層間絶縁膜４２をシール部材１３の形成領域２０から除去するようにしたので、外部の水分のシール部材１３の内側への浸透を確実に防止することができる。しかも、ゲート絶縁膜３８をシール部材１３の形成領域２０に残すために設けた半導体層６０を、透明導電層７２のエッチングの際に当該透明導電層７２と同時にエッチングして除去できるため、工程数の増加を回避することができる。その結果、製造コストを低減しつつ、表示品位の劣化を防止することができる。

そのことに加え、画素電極４３に対向する透明な共通電極６５を形成するようにしたので、開口率を高めつつ、上記画素電極４３及び共通電極６５により容量を形成して、表示品位をさらに向上させることができる。

《発明の実施形態３》
図３７〜図５８は、本発明の実施形態３を示している。

図３７は、本実施形態３における表示装置のシール部材近傍を拡大して示す断面図である。図３８は、本実施形態３において、第７マスクを用いて形成された画素電極を示す断面図である。図３９は、本実施形態３において、第７マスクを用いて形成されたＣＯＧ端子部及びＦＰＣ端子部の構成を示す断面図である。図４０は、本実施形態３におけるシール部材形成領域の構成を示す断面図である。図４１〜図５８は、本実施形態３における表示装置の製造プロセスを示す断面図である。

本実施形態３の液晶表示装置１は、図３７及び図４０に示すように、シール部材１３の形成領域２０において、ゲート絶縁膜３８が除去された状態で、引き出し配線４４が第２保護膜６７の表面に直接に形成されている。

また、本実施形態３におけるＴＦＴ基板１１は、図３８に示すように、例えばＩＴＯ等からなる透明電極としての共通電極６５及び画素電極４３が、層間絶縁膜４２上に形成されている。すなわち、共通電極６５は層間絶縁膜４２の表面に形成されており、この共通電極は第２保護膜６７によって覆われている。さらに、第２保護膜６７の表面に画素電極４３が形成されている。こうして、開口率を高く維持しつつ、上記画素電極４３及び共通電極６５によって容量が形成されるようになっている。

また、接続部３３の形成領域では、コンタクトホール５２内に、共通電極６５と同じＩＴＯ材料からなる第１接続層６６が形成されている。第１接続層６６は、コンタクトホール５２の内部において、第２保護膜６７と、画素電極４３と同じＩＴＯ材料からなる第２接続層６８とによって覆われている。また、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域では、半導体材料層５６とＩＴＯ層５７との間にＩＴＯ層６９が介在されている。

−製造方法−
次に、上記液晶表示装置１の製造方法について説明する。

液晶表示装置１は、ＴＦＴ基板１１と対向基板１２とを、枠状のシール部材１３を介して貼り合わせることによって製造する。本発明では、特にＴＦＴ基板１１の製造工程に特徴を有するため、このＴＦＴ基板１１の製造工程について詳述する。

（ゲート材料層形成工程）
まず、図５〜図７に示すように、第１マスクを用いて、ガラス基板３０上に所定パターンの第１導電膜であるゲート材料層３７，４４，４７，４９，５５をフォトリソグラフィ法により形成する。ゲート材料層３７，４４，４７，４９，５５は、例えばＡｌ層、Ｔｉ層及びＴｉＮ層の積層構造によって構成する。

すなわち、図５に示すように、ガラス基板３０上におけるＴＦＴ部３１の形成領域に、ゲート電極３７を形成する。また、補助容量部３２の形成領域に第１電極４７を形成し、接続部３３の形成領域にゲート材料層４９を形成する。さらに、図６に示すように、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にゲート材料層５５を形成する。また、図７に示すように、シール部材１３が形成される領域２０に、ゲート材料層３７，４４，４７，４９，５５の一部によって引き出し配線４４を形成する。

（ゲート絶縁膜形成工程）
次に、図４１〜図４３に示すように、上記ゲート材料層（ゲート電極３７、第１電極４７、ゲート材料層４９，５５、引き出し配線４４）を覆う第１絶縁膜としてのゲート絶縁膜３８をガラス基板３０上に形成する。

（半導体層形成工程）
次に、図４１〜図４３に示すように、第２マスクを用いて、ゲート絶縁膜３８上に所定パターンの半導体層３９，５６をフォトリソグラフィ法により形成する。

すなわち、ＴＦＴ部３１の形成領域に半導体層３９を形成すると共に、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域に半導体材料層５６を形成する。半導体層３９，５６，６０は、例えばＩＧＺＯ等の酸化物半導体によって形成する。一方、シール部材１３が形成される領域では、上記実施形態１及び２における半導体層６０に相当する半導体層を除去し、ゲート絶縁膜３８を露出させる。

（ソース材料層形成工程）
次に、図４４〜図４６に示すように、第３マスクを用いて、ゲート絶縁膜３８上に所定パターンの第２導電膜であるソース材料層４０，４８，５０をフォトリソグラフィ法により形成する。ソース材料層４０，４８，５０は、例えば、Ｔｉ層、ＭｏＮ層、Ａｌ層及びＭｏＮ層の積層構造、Ｔｉ層、Ａｌ層及びＴｉ層の積層構造、又はＣｕ層、Ｔｉ層、Ｃｕ層、及びＭｏ層の積層構造によって構成する。

すなわち、ＴＦＴ部３１の形成領域にドレイン・ソース電極４０を形成すると共に、補助容量部３２の形成領域に第２電極４８を形成し、接続部３３の形成領域にソース材料層５０を形成する。

（層間絶縁膜形成工程）
次に、図４７〜図４９に示すように、第４マスクを用いて、上記半導体層３９，５６及びソース材料層４０，４８，５０が形成されたゲート絶縁膜３８の一部を覆うように、所定パターンの層間絶縁膜４２をフォトリソグラフィ法により形成する。層間絶縁膜４２はアクリル系の有機樹脂等の感光性有機絶縁膜によって形成する。

すなわち、シール部材１３が形成される領域２０を含むガラス基板３０上の全体に、保護膜４１の材料層と、層間絶縁膜４２の材料層とをこの順に積層する。保護膜４１は、例えば窒化シリコン等の無機絶縁膜によって形成する。その後、第４マスクを用いたフォトリソグラフィ法により、上記層間絶縁膜４２の材料層を、シール部材１３が形成される領域２０と、ＣＯＧ端子部３４及びＦＰＣ端子部３５が形成される領域とにおいて除去すると共に、補助容量部３２が形成される領域にコンタクトホール４５を形成し、接続部３３が形成される領域にコンタクトホール５２を形成する。こうして、シール部材１３が形成される領域２０において、半導体層６０上から層間絶縁膜４２を除去する。

（ゲート絶縁膜のエッチング工程）
その後、図５０〜図５２に示すように、層間絶縁膜４２をマスクとしてゲート絶縁膜３８の一部をエッチングする。このとき、保護膜４１もゲート絶縁膜３８と同時にエッチングされる。

図５０に示すように、補助容量部３２が形成される領域では、コンタクトホール４５内で保護膜４１がエッチングされると共に、接続部３３が形成される領域では、コンタクトホール５２内で保護膜４１及びゲート絶縁膜３８がエッチングされる。また、ＣＯＧ端子部３４及びＦＰＣ端子部３５が形成される領域では、図５１に示すように、保護膜４１が除去されると共に、半導体材料層５６から露出していたゲート絶縁膜３８がエッチングされる。また、シール部材１３が形成される領域２０では、図５２に示すように、引き出し配線４４上から保護膜４１及びゲート絶縁膜３８をエッチングして除去する。

このように、この工程では、層間絶縁膜４２に加えて、半導体層６０及び半導体材料層５６をマスクとして、ゲート絶縁膜３８をエッチングすることができる。

（透明電極形成工程）
次に、図２８〜図３０に示すように、ガラス基板３０上の全体に、例えばＩＴＯ等からなる透明導電層７２を形成する。

続いて、図５３〜図５５に示すように、上記透明導電層７２に対し、第５マスクを用いてフォトリソグラフィ法を行うことにより、層間絶縁膜４２上に所定パターンの透明電極としての共通電極６５及び第１接続層６６を形成する。

すなわち、図５３に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に共通電極６５を形成し、接続部３３の形成領域に第１接続層６６を形成する。さらに、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にＩＴＯ層６９を形成する。

この工程では、例えばシュウ酸や塩鉄等を含むエッチャントを用いてエッチングする。そのことにより、シール部材１３が形成される領域２０の半導体層６０を、共通電極６５の形成と同時にエッチングにより除去できる。さらに、ＣＯＧ端子部３４の形成領域において、半導体材料層５６と透明導電層７２とを同時にエッチングして、互いに隣り合う端子同士を分離させることもできる。

（第２保護膜形成工程）
次に、図５６〜図５８に示すように、第６マスクを用いて、共通電極６５を覆うように、所定パターンの第２絶縁膜としての第２保護膜６７を形成する。

すなわち、図５６に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に、共通電極６５を覆う第２保護膜６７を形成する。コンタクトホール４５の内部では、第１電極４７を第２保護膜６７から露出させる。一方、コンタクトホール５２の内部では、第１接続層６６を第２保護膜６７によって覆う。また、図５７に示すように、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域では、第２保護膜６７を除去する。

この工程では、シール部材１３が形成される領域２０において、第２保護膜６７の一部を、引き出し配線４４を覆うように形成する。すなわち、図５８に示すように、シール部材１３の形成領域２０では、ガラス基板３０及び引き出し配線４４の表面に第２保護膜６７を積層する。

（画素電極形成工程）
次に、図３８〜図４０に示すように、第７マスクを用いて、所定パターンの画素電極４３を第２保護膜６７の表面に形成する。

すなわち、図３８に示すように、ＴＦＴ部３１の形成領域及び補助容量部３２の形成領域に画素電極４３を形成し、接続部３３の形成領域に第２接続層６８を形成する。その結果、画素電極４３は、コンタクトホール４５の内部で第１電極４７に接続されることとなる。さらに、ＣＯＧ端子部３４及びＦＰＣ端子部３５の形成領域にＩＴＯ層５７を形成する。こうして、ＴＦＴ基板１１が形成される。

（シール部材形成工程）
次に、シール部材１３の形成領域２０において、シール部材１３を第２保護膜６７の表面に直接に設ける。そうして、シール部材１３の枠内に液晶材料を滴下して供給した後に、上記ＴＦＴ基板１１と対向基板１２とをシール部材１３及び液晶層１４を介して互いに貼り合わせる。このようにして、液晶表示装置１を製造する。

−実施形態３の効果−
したがって、この実施形態３によれば、シール部材１３の形成領域２０において引き出し配線４４を第２保護膜６７により覆って保護できることに加え、透湿性を有する層間絶縁膜４２をシール部材１３の形成領域２０から除去するようにしたので、外部の水分のシール部材１３の内側への浸透を確実に防止することができる。しかも、工程数の増加を回避できる結果、製造コストを低減しつつ、表示品位の劣化を防止することができる。

そのことに加え、画素電極４３に対向する透明な共通電極６５を形成するようにしたので、開口率を高めつつ、上記画素電極４３及び共通電極６５により容量を形成して、表示品位をさらに向上させることができる。

《その他の実施形態》
上記実施形態１〜３では、液晶表示装置を例に挙げて説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他の薄型の表示装置についても、同様に適用できる。

また、本発明は上記実施形態１〜３に限定されるものでなく、本発明には、これらの実施形態１〜３を適宜組み合わせた構成が含まれる。

以上説明したように、本発明は、表示装置及びその製造方法について有用である。

１ 液晶表示装置
１１ ＴＦＴ基板（アクティブマトリクス基板）
１２ 対向基板
１３ シール部材
１５ 表示領域
１６ 非表示領域
２０ シール部材の形成領域
２１，３０ ガラス基板
３１ ＴＦＴ部（薄膜トランジスタ）
３７ ゲート電極
３８ ゲート絶縁膜
３９，６０ 半導体層
４０ ドレイン・ソース電極
４１ 保護膜
４２ 層間絶縁膜
４３ 画素電極（透明電極）
４４ 引き出し配線
４７ 第１電極
４８ 第２電極
４９，５５ ゲート材料層
５０ ソース材料層
５１ 接続層
５６ 半導体材料層
５７，６９ ＩＴＯ層
６２，７２ 透明導電層
６５ 共通電極（透明電極）
６６ 第１接続層
６７ 第２保護膜（保護膜）
６８ 第２接続層

Claims (13)

1. アクティブマトリクス基板と対向基板とを、枠状のシール部材を介して貼り合わせることにより表示装置を製造する方法であって、
   第１マスクを用いて、基板上に所定パターンの第１導電膜を形成する工程と、
   上記第１導電膜を覆う第１絶縁膜を上記基板上に形成する工程と、
   第２マスクを用いて、上記第１絶縁膜上に所定パターンの半導体層を形成する工程と、
   第３マスクを用いて、上記第１絶縁膜上に所定パターンの第２導電膜を形成する工程と、
   第４マスクを用いて、上記半導体層及び上記第２導電膜が形成された上記第１絶縁膜の一部を覆うように、所定パターンの感光性有機絶縁膜からなる層間絶縁膜を形成する工程と、
   上記層間絶縁膜をマスクとして上記第１絶縁膜の一部をエッチングする工程と、
   第５マスクを用いて、上記層間絶縁膜上に所定パターンの透明電極を形成する工程とを有し、
   上記第１導電膜を形成する工程では、上記シール部材が形成される領域に上記第１導電膜の一部を形成し、
   上記半導体層を形成する工程では、上記シール部材が形成される領域に上記半導体層の一部を形成し、
   上記層間絶縁膜を形成する工程では、上記シール部材が形成される領域において、上記半導体層上から上記層間絶縁膜を除去し、
   上記第１絶縁膜の一部をエッチングする工程では、上記シール部材が形成される領域の上記第１絶縁膜を、上記半導体層をマスクとしてエッチングし、
   上記透明電極を形成する工程では、上記シール部材が形成される領域の上記半導体層を、上記透明電極の形成と同時にエッチングにより除去し、
   上記半導体層が除去された上記第１絶縁膜上に上記シール部材を設ける工程を有する
   ことを特徴とする表示装置の製造方法。
2. 請求項１に記載された表示装置の製造方法において、
   上記シール部材を設ける工程では、上記シール部材を上記第１絶縁膜の表面に直接に設ける
   ことを特徴とする表示装置の製造方法。
3. 請求項１又は２に記載された表示装置の製造方法において、
   上記透明電極を形成する工程では、上記透明電極としての画素電極を形成する
   ことを特徴とする表示装置の製造方法。
4. 請求項１に記載された表示装置の製造方法において、
   上記透明電極を形成する工程では、上記透明電極としての共通電極を形成し、
   第６マスクを用いて、上記共通電極を覆うように、所定パターンの第２絶縁膜を形成する工程と、
   第７マスクを用いて、所定パターンの画素電極を上記第２絶縁膜の表面に形成する工程とを有し、
   上記第２絶縁膜を形成する工程では、上記シール部材が形成される領域において、上記第２絶縁膜の一部を上記第１絶縁膜上に形成し、
   上記シール部材を設ける工程では、上記シール部材を上記第２絶縁膜の表面に直接に設ける
   ことを特徴とする表示装置の製造方法。
5. 請求項４に記載された表示装置の製造方法において、
   上記第２絶縁膜は、保護膜である
   ことを特徴とする表示装置の製造方法。
6. 請求項１乃至５の何れか１つに記載された表示装置の製造方法において、
   上記半導体層は、酸化物半導体層である
   ことを特徴とする表示装置の製造方法。
7. 請求項６に記載された表示装置の製造方法において、
   上記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏにより構成されている
   ことを特徴とする表示装置の製造方法。
8. 請求項１乃至７の何れか１つに記載された表示装置の製造方法において、
   上記第１絶縁膜は、ゲート絶縁膜である
   ことを特徴とする表示装置の製造方法。
9. アクティブマトリクス基板と対向基板とを、枠状のシール部材を介して貼り合わせることにより表示装置を製造する方法であって、
   第１マスクを用いて、基板上に所定パターンの第１導電膜を形成する工程と、
   上記第１導電膜を覆う第１絶縁膜を形成する工程と、
   第２マスクを用いて、上記第１絶縁膜上に所定パターンの半導体層を形成する工程と、
   第３マスクを用いて、上記第１絶縁膜上に所定パターンの第２導電膜を形成する工程と、
   第４マスクを用いて、上記半導体層及び上記第２導電膜が形成された上記第１絶縁膜の一部を覆うように、所定パターンの感光性有機絶縁膜からなる層間絶縁膜を形成する工程と、
   上記層間絶縁膜をマスクとして上記第１絶縁膜の一部をエッチングする工程と、
   第５マスクを用いて、上記層間絶縁膜の表面に所定パターンの共通電極を形成する工程と、
   第６マスクを用いて、上記共通電極を覆うように、所定パターンの第２絶縁膜を形成する工程と、
   第７マスクを用いて、所定パターンの画素電極を上記第２絶縁膜の表面に形成する工程とを有し、
   上記半導体層を形成する工程では、上記シール部材が形成される領域において上記半導体層を除去し、
   上記第１絶縁膜の一部をエッチングする工程では、上記シール部材が形成される領域において、上記第１導電膜上から上記第１絶縁膜を除去し、
   上記第２絶縁膜を形成する工程では、上記シール部材が形成される領域において、上記第２絶縁膜の一部を上記第１導電膜を覆うように形成し、
   上記シール部材が形成される領域において、上記シール部材を上記第２絶縁膜の表面に直接に設ける工程を有する
   ことを特徴とする表示装置の製造方法。
10. 請求項９に記載された表示装置の製造方法において、
    上記第２絶縁膜は、保護膜である
    ことを特徴とする表示装置の製造方法。
11. 請求項９又は１０に記載された表示装置の製造方法において、
    上記半導体層は、酸化物半導体層である
    ことを特徴とする表示装置の製造方法。
12. 請求項１１に記載された表示装置の製造方法において、
    上記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏにより構成されている
    ことを特徴とする表示装置の製造方法。
13. 請求項９乃至１２の何れか１つに記載された表示装置の製造方法において、
    上記第１絶縁膜は、ゲート絶縁膜である
    ことを特徴とする表示装置の製造方法。

Images