CN102859702B - 半导体元件及其制造方法、有源矩阵基板及显示装置 - Google Patents

半导体元件及其制造方法、有源矩阵基板及显示装置 Download PDF

Info

Publication number
CN102859702B
CN102859702B CN201180019812.5A CN201180019812A CN102859702B CN 102859702 B CN102859702 B CN 102859702B CN 201180019812 A CN201180019812 A CN 201180019812A CN 102859702 B CN102859702 B CN 102859702B
Authority
CN
China
Prior art keywords
oxide semiconductor
film
semiconductor film
conductive film
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180019812.5A
Other languages
English (en)
Other versions
CN102859702A (zh
Inventor
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102859702A publication Critical patent/CN102859702A/zh
Application granted granted Critical
Publication of CN102859702B publication Critical patent/CN102859702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

半导体元件包括：形成有沟道部的氧化物半导体膜；和与沟道部相对配置的栅极部。而且，在氧化物半导体膜形成有：氧化物半导体膜被低电阻化处理而形成的漏极部；和设置于漏极部与沟道部之间且不被低电阻化处理的中间区域，半导体元件还包括在至少一部分遮蔽对中间区域的低电阻化处理的导电性膜。

Description

半导体元件及其制造方法、有源矩阵基板及显示装置
技术领域
本发明涉及半导体元件、半导体元件的制造方法、有源矩阵基板及显示装置。 
背景技术
近年来，关于液晶显示装置和有机EL显示装置等薄型显示装置的开发急速推进。在这些薄型显示装置中，为了提高显示品位，大多具有按多个像素中的每个像素配置用于驱动该像素的开关元件的有源矩阵基板。 
例如，液晶显示装置具有：有源矩阵基板；与其相对的对置基板；和设置于这些基板之间的液晶层。在液晶显示装置进行透射显示的情况下，在有源矩阵基板的与液晶层相反的一侧配置有照明装置即背光源。 
作为有源矩阵基板，例如专利文献1中所公开，一般公知具有以下结构，即具有：包括作为透明导电膜的ITO（Indium Tin Oxide：氧化铟锡）膜的像素电极；和作为与它连接的开关元件的TFT（Thin－FilmTransistor：薄膜晶体管）。TFT具有包括例如多晶硅（p－Si）的半导体层，具有所谓顶栅型的结构。 
另外，上述有源矩阵基板具有：覆盖半导体层的栅极绝缘膜；覆盖栅极绝缘膜和栅极电极的无机绝缘层；和层叠于无机绝缘层的有机绝缘层。而且，在有机绝缘层的表面形成有像素电极。在此，有机绝缘层是为了防止在无机绝缘层的表面形成的源极电极与像素电极的短路而设置的。 
这样，在像素电极下层叠有有机绝缘膜、无机绝缘和栅极绝缘膜这类的多个绝缘膜，因此，它们吸收或反射来自背光源的照明光的一部分，结果存在难以提高背光源的光的利用效率这类问题。 
另一方面，近年来，开始在沟道层使用In－Ga－Zn－O等氧化物透明半导体膜的TFT的研究。 
这样的氧化物半导体包括离子性高的键，在结晶与非晶质间的电子的迁移率之差小。因此，在非晶质状态也可以得到较高的电子迁移率。另外，还具有能够利用喷镀法等在室温形成非晶质膜这样的优点。 
例如，专利文献2中，如作为具备现有的TFT101的有源矩阵基板100的放大剖面图的图18所示，有源矩阵基板100的沟道部114、源极部115、漏极部116、像素电极113、栅极信号线III的端子部118和源极信号线112的端子部117由相同的氧化物半导体形成。栅极电极110与沟道部114相对配置。 
在制造有源矩阵基板100的情况下，在形成基板102上的全部的层结构后，对于最上层的保护绝缘膜119和其下层的栅极绝缘膜120，在所希望的位置设置开口部130。然后，通过开口部130在还原性等离子体或包含掺杂元素的等离子体中曝露氧化物半导体膜126，由此，上述端子部118、117、源极部115、漏极部116和像素电极113同时被低电阻化。 
这样，如果利用氧化物半导体膜构成TFT，则不会成为在上述的像素电极下层叠有有机绝缘膜、无机绝缘层和栅极绝缘膜这类的多个绝缘膜的结构，因此，能够提高背光源的光的利用效率，并且能够提高在TFT中的电子的迁移率，降低其关断时的漏电流。 
现有技术文献 
专利文献 
专利文献1：日本特开2009－49243号公报 
专利文献2：日本特开2008－40343号公报 
发明内容
发明要解决的课题 
但是，在上述现有的有源矩阵基板100中，使源极部115和漏极部116等低电阻化时，存在以下问题，即：上述还原性等离子体或包含掺杂元素的等离子体等向栅极电极110的下方蔓延，使要作为原来沟道部 114的、栅极电极110的下方的氧化物半导体膜126的一部分也低电阻化。 
其结果是，在沟道部114的有效长度L上产生偏差，极难得到稳定的晶体管特性。 
本发明是鉴于以上诸点而完成的，其主要目的在于一边使用氧化物半导体膜构成半导体元件，一边实现其特性的稳定化。 
用于解决课题的手段 
为了实现上述目的，本发明的半导体元件包括：形成有沟道部的氧化物半导体膜；和与上述氧化物半导体膜的沟道部相对配置的栅极部，其中，在上述氧化物半导体膜形成有：该氧化物半导体膜被低电阻化处理而形成的漏极部；和设置于该漏极部与上述沟道部之间且不被低电阻化处理的中间区域，上述半导体元件包括配置为覆盖上述中间区域使得该中间区域不被低电阻化处理的导电性膜。 
另外，本发明的有源矩阵基板包括：绝缘性基板；在上述绝缘性基板上配置为矩阵状的多个像素电极；和与上述多个像素电极中的各个像素电极连接的薄膜晶体管，上述薄膜晶体管包括：形成有沟道部的氧化物半导体膜；和与该氧化物半导体膜的沟道部相对配置的栅极部，上述像素电极通过上述氧化物半导体膜的一部分被低电阻化处理而形成，在上述氧化物半导体膜形成有设置于上述像素电极与上述沟道部之间且不被低电阻化处理的中间区域，上述有源矩阵基板包括配置为覆盖上述中间区域使得该中间区域不被低电阻化处理的导电性膜。 
另外，本发明的显示装置是包括有源矩阵基板的显示装置，上述有源矩阵基板具有：绝缘性基板；在该绝缘性基板配置为矩阵状的多个像素电极；和与该多个像素电极中的各个像素电极连接的薄膜晶体管，上述薄膜晶体管包括：形成有沟道部的氧化物半导体膜；和与该氧化物半导体膜的沟道部相对配置的栅极部，上述像素电极通过上述氧化物半导体膜的一部分被低电阻化处理而形成，在上述氧化物半导体膜形成有设置于上述像素电极与上述沟道部之间且不被低电阻化处理的中间区域，上述有源矩阵基板包括配置为覆盖上述中间区域使得 该中间区域不被低电阻化处理的导电性膜。 
另外，本发明的半导体元件的制造方法具有：形成氧化物半导体膜的工序；在上述氧化物半导体膜上形成导电性膜的工序；在上述氧化物半导体膜上形成栅极部的工序；和对从上述导电性膜露出的上述氧化物半导体膜的一部分进行低电阻化处理形成漏极部，在与上述栅极部相对的上述氧化物半导体膜的一部分形成不被低电阻化处理的沟道部，并且在与上述导电性膜相对的上述氧化物半导体膜的一部分，将不被低电阻化处理的中间区域形成于上述沟道部与上述漏极部之间的工序。 
－作用－ 
下面，对本发明的作用进行说明。 
在本发明中，通过在氧化物半导体膜形成沟道部和漏极部（像素电极），并且通过在该氧化物半导体膜的沟道部与漏极部（像素电极）之间形成中间区域，使沟道部与漏极部（像素电极）不直接相邻。另外，设置有覆盖上述中间区域使得该中间区域不被低电阻化处理的导电性膜，因此，在对上述漏极部（像素电极）实施低电阻化处理时，能够防止该低电阻化处理向沟道部蔓延，将在栅极电极的下方的沟道部的有效长度L维持一定。其结果是，能够一边使用氧化物半导体膜构成半导体元件，一边实现其特性的稳定化。 
另外，将导电性膜的侧部形成为导电性膜的厚度随着接近该导电性膜的侧面而变小，由此能够将在该侧部的下方的氧化物半导体膜的一部分与漏极部（像素电极）一同进行低电阻化处理。因此，可以电连接上述导电性膜的侧部与漏极部（像素电极）。 
上述导电性膜的倾斜的侧部，例如能够通过在形成于氧化物半导体膜上的导电性材料层的表面形成光致抗蚀剂，一边使蚀刻浸透该光致抗蚀剂与导电性材料层的界面，一边对上述导电性材料层进行湿蚀刻而形成。另外，上述导电性膜的倾斜的侧部也能够通过一边慢慢去除光致抗蚀剂一边对上述导电性材料层进行干式蚀刻而形成。 
而且，上述导电性膜的倾斜的侧部，还能够通过将多个导电性材料层层叠于氧化物半导体膜上并控制各导电性材料层的蚀刻速度而形成。 
发明效果 
根据本发明，通过在沟道部与漏极部（像素电极）之间设置中间区域，使得该沟道部与漏极部（像素电极）不直接相邻，设置将对该中间区域的低电阻化处理遮蔽的导电性膜，因此，能够在对漏极部（像素电极）实施低电阻化处理时，防止该低电阻化处理向沟道部蔓延，将沟道部的有效长度L维持一定。其结果是，可以使用氧化物半导体膜构成半导体元件，并能够实现其特性的稳定化。 
附图说明
图1是放大表示本实施方式1的TFT基板的一部分的平面图。 
图2是图1的II－II线剖面图。 
图3是图1的III－III线剖面图。 
图4是表示端子部的结构的图1的IV－IV线剖面图。 
图5是表示端子部的其它结构例的剖面图。 
图6是表示端子部的其它结构例的剖面图。 
图7是表示本实施方式1的液晶显示装置1的概略结构的剖面图。 
图8是表示形成于绝缘性基板上的氧化物半导体膜的剖面图。 
图9是表示形成于氧化物半导体膜的导电性材料层的剖面图。 
图10是表示形成于氧化物半导体膜的源极电极及漏极电极的剖面图。 
图11是放大表示本实施方式1的被蚀刻的漏极电极的侧部的剖面图。 
图12是表示形成于氧化物半导体膜上的栅极绝缘膜的剖面图。 
图13是表示形成于氧化物半导体膜的像素电极（漏极部）的剖面图。 
图14是放大表示本实施方式2的被蚀刻的漏极电极的侧部的剖面图。 
图15是放大表示本实施方式3的被蚀刻的漏极电极的侧部的剖面图。 
图16是放大表示本实施方式4的TFT基板的一部分的平面图。 
图17是图16的XVII－XVVII线剖面图。 
图18是具备现有的TFT的有源矩阵基板的放大剖面图。 
具体实施方式
下面，基于附图详细说明本发明的实施方式。另外，本发明不限定于下面的实施方式。 
（发明的实施方式1） 
图1～图13表示本发明的实施方式1。 
图1是放大表示本实施方式1的TFT基板11的一部分的平面图。图2是图1的II－II线剖面图。图3是图1的III－III线剖面图。图4是表示端子部的结构的图1的IV－IV线剖面图。图5是表示端子部的其它结构例的剖面图。图6是表示端子部其它的结构例的剖面图。图7是表示本实施方式1的液晶显示装置1的概略结构的剖面图。 
－液晶显示装置1的结构－ 
首先，对液晶显示装置1的构成进行说明。 
液晶显示装置1如图7所示包括：液晶显示面板10；和配置于该液晶显示面板10的背面侧背光源单元20。 
液晶显示面板10具有：作为有源矩阵基板的TFT基板11；与TFT基板11相对配置的对置基板12；和被设置于TFT基板11与对置基板12之间的液晶层13。 
另外，液晶显示装置1具有：显示区域31；和设置于其周围的框架状的非显示区域32。显示区域31内形成有矩阵状配置的多个像素15。 
上述对置基板12具有玻璃基板等绝缘性基板（图示省略），在该绝缘性基板上分别形成有省略图示的滤光片和共用电极等。另外，液晶层13由设置于上述TFT基板11和对置基板12之间的框状的密封部件14密封。 
另一方面，TFT基板11包括：玻璃基板等绝缘性基板21；矩阵状配置于该绝缘性基板21上的多个像素电极（下面，也称为漏极部）22；和与这些多个像素电极22分别连接的TFT（Thin-Fi1m Transistor：薄 膜晶体管）30。 
同样如图1所示，在TFT基板11上形成有：相互平行延伸的多个源极配线16；和与它们正交延伸的多个栅极配线17。即，包括栅极配线17和源极配线16的配线组作为整体呈格子状地形成。在该格子状的区域内形成有上述像素15。各像素15内配置有上述像素电极22和TFT30。 
上述源极配线16和栅极配线17与上述TFT30连接。另外，在源极配线16和栅极配线17的端部分别形成有端子26、27。在端子部26、27安装有外部电路（省略图示）。 
如图4所示，源极配线16的端子部26和栅极配线17的端子部27具有相同的结构。端子都26、27具有：形成于氧化物半导体膜35的表面的第一衬垫部28；和经由形成于栅极绝缘膜42的通孔43与第一衬垫部28连接的第二衬垫部29。 
在源极配线16的端子部26，第一衬垫部28和源极配线16整体形成。另一方面，在栅极配线17的端子部27，第二衬垫部29和栅极配线17整体形成。通过这样地构成端子部26、27，能够利用与TFT30同样的工序形成，并且，通过将端子部26、27设为同样的结构，能够容易地压焊与这些端子部26、27连接的FPC等外部电路（图示省略）。 
另外，端子部26、27也可以设为图5和图6所示的结构。图5所示的源极配线16的端子部26包括形成于氧化物半导体膜35的表面并且从形成于栅极绝缘膜42的开口部44露出的第一衬垫部28。图6所示的栅极配线17的端子部27包括形成于氧化物半导体膜35上的栅极绝缘膜42的表面的第二衬垫部29。即使将端子部26、27制作成这样的结构，也能够利用与TFT30同样的工序形成。 
（TFT30的结构） 
TFT30如图2所示包括：形成有沟道部34的氧化物半导体膜35；和与氧化物半导体膜35的沟道部34相对配置的栅极部36。氧化物半导体膜35包括In－Ga－Zn－O（IGZO）。另外，氧化物半导体膜35可以包括至少包含1n、Ga和Zn中任一种元素的氧化物。 
在氧化物半导体膜35形成有：该氧化物半导体膜35被低电阻化处理而形成的漏极部（像素电极）22；和设置于该漏极部（像素电极） 22与沟道部34之间且不被低电阻化处理的中间区域37。 
在此，所谓低电阻化处理即为使氧化物半导体膜35的电阻降低的处理。作为低电阻化处理的例子，能够列举利用氢、氯、或氟等卤元素、硼、氮、稀有气体、或他们的混合气体的等离子体处理。另外，通过在氧化物半导体膜35曝光包含掺杂元素（包含硼、铝、钙、铟、氟中至少一种元素）的等离子体，进行低电阻化处理。 
在氧化物半导体膜35的表面形成有上述源极配线16、源极电极38和漏极电极39。源极电极38和漏极电极39包括具有单层或层叠结构的导电性薄膜，该导电性薄膜例如包括钛（Ti）、铝（Al）、钼（Mo）、铜（Cu）、钽（Ta）、或钨（W）、或这些金属的氮化物等。 
作为构成该源极电极38和漏极电极39的导电性薄膜的例子，能够列举例如Ti／Al／Ti、TiN／Al／Ti、Al／Ti、Mo／Al／Mo、MoN／Al／Mo、MoN ／Al／MoN、Cu ／Ti、W／TaN等。 
而且，TFT30包括配置为覆盖中间区域37使得该中间区域37不被低电阻化处理的导电性膜39。导电性膜39的一部分与中间区域37相对。本实施方式的导电性膜39包括上述漏极电极39。即，导电性膜39能够由与上述的源极电极38和漏极电极39相同的材料。 
如图2所示，漏极电极（导电性膜）39的侧部40形成为漏极电极39的厚度随着接近该漏极电极39的侧面而变小。这样，漏极电极39的侧部40呈倾斜状地形成。另外，漏极电极39的下表面比其上表面大。另一方面，源极电极38的侧部40也与上述漏极电极39的侧部40同样地呈倾斜状地形成。 
另外，如图2所示，上述中间区域37与漏极部（像素电极）22的边界沿上述漏极电极39的倾斜而倾斜。而且，漏极电极39的侧部40与漏极部（像素电极）22接触且电连接。 
在此，如图2所示，从绝缘性基板21的表面的法线方向观察，本实施方式的沟道部34的长度L作为源极电极38与漏极电极39之间的距离而被规定。 
另外，在氧化物半导体膜35上形成有包括氮化硅膜等的栅极绝缘膜42。在栅极绝缘膜42的表面，上述栅极部36以与沟道部34相对的方式形成。栅极部36能够由与上述源极电极38和漏极电极39同样的材料形成。 
而且，如图1所示，在像素15的内侧栅极绝缘膜42的一部分被去除而形成开口部24。在该开口部24的内侧，从栅极绝缘膜42露出的氧化物半导体膜35作为像素电极（漏极部）22而形成。 
（辅助电容50的结构） 
如图1和图3所示，在TFT基板11形成有用于将形成于像素15的液晶电容维持一定的辅助电容50。辅助电容50包括隔着栅极绝缘膜42相对的电容电极51和漏极电极39。 
构成该辅助电容50的电容电极51使用与构成上述TFT30的栅极部36相同的材料形成于同层。另一方面，构成辅助电容50的漏极电极39与构成TFT30的漏极电极39相同。换句话说，辅助电容50具有TFT30的漏极电极39作为辅助电容电极。 
另外，辅助电容50的下方的氧化物半导体膜35也作为中间区域37形成，其与像素电极22的边界与TFT30同样地倾斜形成。这样，辅助电容50具有与TFT30同样的膜结构，因此能够与TFT30同时形成。 
－制造方法－ 
下面，对上述TFT30以及具备它的TFT基板11和液晶显示装置1的制造方法进行说明。 
在此，图8是表示形成于绝缘性基板21上的氧化物半导体膜35的剖面图。图10是表示形成于氧化物半导体膜35的源极电极38和漏极电极39的剖面图。 
另外，图11是放大表示被蚀刻的漏极电极39的侧部40的剖面图。图12是表示形成于氧化物半导体膜35上的栅极绝缘膜42的剖面图。图13是表示形成于氧化物半导体膜35的像素电极（漏极部）22的剖面图。图9是表示形成于氧化物半导体膜的导电性材料层的剖面图。 
（氧化物半导体膜35的形成工序） 
首先，在玻璃基板等的透明绝缘性基板21的大致整体形成包含In、Ga和Zn的透明氧化物半导体膜。 
在绝缘性基板21为玻璃基板的情况下，当对于包含于玻璃的不纯物需要特别考虑时，在绝缘性基板21的表面作为基础涂层也可以形成氧化硅膜（未图示）。 
接着，如图8所示，对氧化物半导体膜35进行图案形成，在该氧化物半导体膜35形成开口部47。这是因为，当在栅极信号线的下方配置氧化物半导体膜时，在栅极配线施加导通（ON）信号（正电压）时，与TFT30同样地电流流通，因此在相互相邻的源极配线16彼此之间产生漏电故障。因此，对氧化物半导体膜35的与栅极配线17重叠的区域的至少一部分进行蚀刻而去除。 
（源极电极38和漏极电极39的形成工序） 
接着，在上述氧化物半导体膜35上成膜导电性材料层33，在该导电性材料层33的表面形成光致抗蚀剂45。然后，通过对上述导电性材料层33进行蚀刻，如图10所示，形成源极电极38和漏极电极39。另外，在该阶段，也可以使用半曝光技术进行上述氧化物半导体膜35的图案形成。 
如上所述，上述导电性材料层33可以通过例如具有包括Ti、Al、Mo、Cu、Ta或W、或他们的氮化物等的单层或层叠结构的导电性薄膜而形成。 
而且，在该工序中，将漏极电极39的侧部40以漏极电极39的厚度随着接近该漏极电极39的侧面而慢慢减小的方式呈倾斜状地形成。另外，对于源极电极38的侧部40也同样地呈倾斜状地形成。 
如图11所示，通过在形成于氧化物半导体膜35上的导电性材料层33的表面形成光致抗蚀剂45，一边使蚀刻剂浸透该光致抗蚀剂45与导电性材料层33的界面，一边对上述导电性材料层33进行湿蚀刻，而能够呈倾斜状地形成上述倾斜状的侧部40。 
例如，通过使导电性材料层33的表面氟化，降低与光致抗蚀剂45的密合性，并且使界面活性剂混入蚀刻剂，而能够使蚀刻剂浸透上述导电性材料层33与光致抗蚀剂45的界面。 
（栅极绝缘膜42的形成工序） 
接着，在氧化物半导体膜35上以覆盖上述源极电极38和漏极电极39的方式形成包括硅氧化膜的栅极绝缘膜42。接着，如图1和图12所示， 通过蚀刻，在栅极绝缘膜42形成开口部24。 
（漏极部（像素电极）22的形成工序） 
接着，如图13所示，通过对从栅极绝缘膜42和漏极电极39露出的氧化物半导体膜35的一部分进行低电阻化处理，形成漏极部（像素电极）22。另一方面，在与栅极部36相对的氧化物半导体膜35的一部分，形成不进行低电阻化处理的沟道部34。另外，在与漏极电极39相对的氧化物半导体膜35的一部分，将不进行低电阻化处理的中间区域37形成于沟道部34与漏极部（像素电极）22之间。 
作为低电阻化处理，例如以在真空室（图示省略）内收容形成有氧化物半导体膜35的绝缘性基板21的状态，以200sccm的流量向该真空室的内部供给氢气。由此，将真空室的内部压力设为100Pa。另外，施加120秒0.1W/cm2的RF电力，进行等离子体处理。由此，在从栅极绝缘膜42的开口部24露出的氧化物半导体膜35形成漏极部（像素电极）22。 
这时，漏极电极39的侧部40的厚度形成为随着接近该漏极电极39的侧面而减小，因此，能够将在该侧部40的下方的氧化物半导体膜35的一部分与漏极部（像素电极）22一同进行低电阻化处理。因此，能够电连接漏极电极39的侧部40与漏极部（像素电极）22。 
（栅极部36的形成工序） 
接着，如图1所示，在氧化物半导体膜35上形成栅极部36。栅极部36例如通过在栅极绝缘膜42的表面形成与上述漏极电极39等相同的金属膜后对该金属膜进行光刻和蚀刻而形成。这样，制造TFT30。 
之后，通过在形成有上述TFT30的绝缘性基板21上形成保护绝缘膜（未图示）和/或取向膜（未图示），制造TFT基板11。另一方面，在透明的绝缘性基板形成包括ITO等的共用电极、滤光片和取向膜等，并另外制造对置基板12。 
接着，在TFT基板11或对置基板12框状地描绘密封部件14，向该密封部件14的内侧滴下并供给液晶材料后，使这些TFT基板11与对置基板12相互粘合在一起，由此制造液晶显示面板10。之后，通过以在液晶显示面板10的背面侧配置背光源单元20的状态，将这些液晶显示面板10和背光源单元20收容在机箱（未图示）内部，制造液晶显示装置1。 
－实施方式1的效果－ 
因此，根据该实施方式1，通过在沟道部34与漏极部（像素电极）22之间设置中间区域37，使得该沟道部34与漏极部（像素电极）22不直接相邻，设置有覆盖该中间区域37使得该中间区域37不被低电阻化处理的漏极电极39，因此，在对漏极部（像素电极）22实施低电阻化处理时，防止该低电阻化处理向沟道部34蔓延，可以将沟道部34的有效长度L维持一定。 
其结果是，通过使用氧化物半导体膜35，能够提高TFT30的电子迁移率，并能够降低关断时的漏电流，而且，由于能够将沟道部34有效长度L维持一定，因此能够大幅地稳定TFT30的特性。 
另外，漏极电极39的侧部40以其厚度随着接近该漏极电极39的侧面而变小的方式呈倾斜状地形成，因此，能够将在该侧部40的下方的氧化物半导体膜35的一部分与漏极部（像素电极）22一同低电阻化处理。因此，能够可靠地电连接漏极电极39的侧部40与漏极部（像素电极）22。 
（发明的实施方式2） 
图14表示本发明的实施方式2。 
图14是放大表示本实施方式2的被蚀刻的漏极电极39的侧部40的剖面图。另外，在以后的各实施方式中对与图1～图13相同的部分附加相同的符号，省略其详细说明。 
本实施方式2相对于上述实施方式1在形成漏极电极39的侧部40的方法上不同。 
即，本实施方式2中，在源极电极38和漏极电极39的形成工序中，在导电性材料层33的表面形成光致抗蚀剂45后，对上述导电性材料层33进行干蚀刻。由此，如图13所示，形成源极电极38和漏极电极39。 
这时，一边通过使用包含氧的蚀刻气体，使光致抗蚀剂45氧化将其慢慢去除，一边对上述导电性材料层33进行干蚀刻。由此，以漏极电极39的厚度随着接近该漏极电极39的侧面而慢慢减小的方式呈倾斜状地形成漏极电极39的侧部40。另外，对于源极电极38的侧部40也同样地呈倾斜状地形成。 
因此，通过该实施方式2，与上述实施方式1同样地，使得沟道部34与漏极部（像素电极）22也不直接相邻，因此能够防止低电阻化处理向沟道部34蔓延，能够将沟道部34的有效长度L维持一定。其结果能够使TFT30的特性很好地稳定化。 
另外，由于呈倾斜状地形成漏极电极39的侧部40，因此，能够将在该侧部40的下方的氧化物半导体膜35的一部分低电阻化处理，可靠地电连接漏极电极39的侧部40与漏极部（像素电极）22。 
（发明的实施方式3） 
图15表示本发明的实施方式3。 
图15是放大表示本实施方式3的被蚀刻的漏极电极39的侧部40的剖面图。 
上述实施方式1中，倾斜地形成漏极电极39和源极电极38的侧部40，与之相对，本实施方式3在呈台阶状地形成上述侧部40这一点上不同。 
即，本实施方式3的漏极电极39和源极电极38包括第一导电层61和第二导电层62。第一导电层61和第二导电层62与上述实施方式1的导电性材料层33同样地，能够包括例如Ti、Al、Mo、Cu、Ta或W、或它们的氮化物等。 
第一导电层61形成于氧化物半导体膜35的表面，第二导电层62层叠于第一导电层61的表面，并且以比第一导电层61小的面积形成。由此，漏极电极39的侧部40厚度形成为随着接近该漏极电极39的侧面而减小。 
而且，本实施方式中，在源极电极38和漏极电极39的形成工序中，通过将多个导电性材料层33层叠于氧化物半导体膜35上，控制各导电性材料层33的蚀刻速度，将源极电极38和漏极电极39的侧部40以使得其厚度随着接近该源极电极38或漏极电极39的侧面而减小的方式形成。 
因此，通过该实施方式3，也与上述实施方式1同样地，使得沟道部34与漏极部（像素电极）22不直接相邻，防止低电阻化处理向沟道部34蔓延，因此，能够将沟道部34的有效长度L维持一定，能够使TFT30 的特性稳定化。进而，将漏极电极39的侧部40的厚度形成为随着接近其侧面而减小，因此，能够对该侧部40的下方的氧化物半导体膜35的一部分进行低电阻化处理，可靠地电连接漏极电极39的侧部40与漏极部（像素电极）22。 
（发明的实施方式4） 
图16和图17表示本发明的实施方式4。 
图16是放大表示本实施方式4的TFT基板11的一部分的平面图。图17是图16的XVII－XVII线剖面图。 
上述实施方式1中，辅助电容50包括形成于栅极配线17的电容电极51和漏极电极39，与此相对，本实施方式4中，通过设置与栅极配线17不同的独立的辅助电容配线71而形成辅助电容50。 
本实施方式的TFT基板11与上述实施方式1同样地包括具有氧化物半导体膜35的TFT30。而且，在TFT基板11上形成有：如图16所示与栅极配线17平行延伸的辅助电容配线71；和如图17所示隔着栅极绝缘膜42与辅助电容配线71相对的电容电极72。 
辅助电容配线71包括与栅极配线17相同的材料。另一方面，电容电极72包括与源极配线16相同的材料。电容电极72具有与漏极电极39同样的结构。即，电容电极72的侧部40的厚度以随着接近电容电极72的侧面而减小的方式呈倾斜状地形成。而且，电容电极72在其侧部40与像素电极（漏极部）22电连接。这样，利用辅助电容50将形成于像素15的液晶电容维持一定。 
因此，通过该实施方式4，也与上述实施方式1同样地，能够将在TFT30的沟道部34的有效长度L维持一定，能够使TFT30的特性稳定化。另外，漏极电极39和电容电极72的侧部40的厚度形成为随着接近其侧面而减小，因此，能够将该侧部40的下方的氧化物半导体膜35的一部分低电阻化处理，可靠地电连接漏极电极39和电容电极72的侧部40与漏极部（像素电极）22。 
（其它的实施方式） 
上述各实施方式中，列举说明了液晶显示装置和用于它的TFT基板，但本发明不限于此，例如，对于有机EL显示装置等其它显示装置、 和用于它们的有源矩阵基板也同样适用。另外，上述各实施方式也可以适当组合。 
产业上的利用可能性 
如以上说明，本发明对于半导体元件、半导体元件的制造方法、有源矩阵基板有用。 
附图标记的说明 
1     液晶显示装置 
11    TFT基板（有源矩阵基板） 
15    像素 
21    绝缘性基板 
22    像素电极、漏极部 
30    TFT（半导体元件、薄膜晶体管） 
33    导电性材料层 
34    沟道部 
35    氧化物半导体膜 
36    栅极部 
37    中间区域 
38    源极电极 
39    漏极电极（导电性膜） 
40    侧部 
45    光致抗蚀剂 
61    第一导电层 
62    第二导电层 

Claims (19)

1.一种半导体元件，其特征在于，包括：
形成有沟道部的氧化物半导体膜；和
与所述氧化物半导体膜的沟道部相对配置的栅极部，
在所述氧化物半导体膜形成有：该氧化物半导体膜被低电阻化处理而形成的漏极部；和设置于该漏极部与所述沟道部之间且不被低电阻化处理的中间区域，
所述半导体元件包括配置为覆盖所述中间区域使得该中间区域不被低电阻化处理的导电性膜。
2.如权利要求1所述的半导体元件，其特征在于：
所述导电性膜的侧部形成为该导电性膜的厚度随着接近该导电性膜的侧面而变小。
3.如权利要求1或2所述的半导体元件，其特征在于：
所述导电性膜为漏极电极。
4.如权利要求1或2所述的半导体元件，其特征在于：
所述氧化物半导体膜包括至少包含In、Ga和Zn中任一种元素的氧化物。
5.一种有源矩阵基板，包括：
绝缘性基板；
在所述绝缘性基板上配置为矩阵状的多个像素电极；和
与所述多个像素电极分别连接的薄膜晶体管，
所述薄膜晶体管包括：形成有沟道部的氧化物半导体膜；和与该氧化物半导体膜的沟道部相对配置的栅极部，
所述像素电极通过所述氧化物半导体膜的一部分被低电阻化处理而形成，
在所述氧化物半导体膜形成有设置于所述像素电极与所述沟道部之间且不被低电阻化处理的中间区域，
所述有源矩阵基板包括配置为覆盖所述中间区域使得该中间区域不被低电阻化处理的导电性膜。
6.如权利要求5所述的有源矩阵基板，其特征在于：
所述导电性膜的侧部形成为该导电性膜的厚度随着接近该导电性膜的侧面而变小。
7.如权利要求5或6所述的有源矩阵基板，其特征在于：
所述导电性膜为漏极电极。
8.如权利要求5或6所述的有源矩阵基板，其特征在于：
所述氧化物半导体膜包括至少包含In、Ga和Zn中任一种元素的氧化物。
9.一种显示装置，其特征在于：
所述显示装置包括有源矩阵基板，
所述有源矩阵基板具有：绝缘性基板；在该绝缘性基板上配置为矩阵状的多个像素电极；和与该多个像素电极分别连接的薄膜晶体管，
所述薄膜晶体管包括：形成有沟道部的氧化物半导体膜；和与该氧化物半导体膜的沟道部相对配置的栅极部，
所述像素电极通过所述氧化物半导体膜的一部分被低电阻化处理而形成，
在所述氧化物半导体膜形成有设置于所述像素电极与所述沟道部之间且不被低电阻化处理的中间区域，
所述有源矩阵基板包括配置为覆盖所述中间区域使得该中间区域不被低电阻化处理的导电性膜。
10.如权利要求9所述的显示装置，其特征在于：
所述导电性膜的侧部形成为该导电性膜的厚度随着接近该导电性膜的侧面而变小。
11.如权利要求9或10所述的显示装置，其特征在于：
所述导电性膜为漏极电极。
12.如权利要求9或10所述的显示装置，其特征在于：
所述氧化物半导体膜包括至少包含In、Ga和Zn中任一种元素的氧化物。
13.一种半导体元件的制造方法，其特征在于，具有：
形成氧化物半导体膜的工序；
在所述氧化物半导体膜上形成导电性膜的工序；
在所述氧化物半导体膜上形成栅极部的工序；和
对从所述导电性膜露出的所述氧化物半导体膜的一部分进行低电阻化处理形成漏极部，在与所述栅极部相对的所述氧化物半导体膜的一部分形成不被低电阻化处理的沟道部，并且在与所述导电性膜相对的所述氧化物半导体膜的一部分，将不被低电阻化处理的中间区域形成于所述沟道部与所述漏极部之间的工序。
14.如权利要求13所述的半导体元件的制造方法，其特征在于：
在形成所述导电性膜的工序中，将所述导电性膜的侧部形成为该导电性膜的厚度随着接近该导电性膜的侧面而变小。
15.如权利要求14所述的半导体元件的制造方法，其特征在于：
在形成所述导电性膜的工序中，在形成于所述氧化物半导体膜上的导电性材料层的表面形成光致抗蚀剂，一边使蚀刻剂浸透至该光致抗蚀剂与导电性材料层的界面，一边对所述导电性材料层进行湿蚀刻，由此呈倾斜状地形成所述导电性膜的侧部。
16.如权利要求14所述的半导体元件的制造方法，其特征在于：
在形成所述导电性膜的工序中，在形成于所述氧化物半导体膜上的导电性材料层的表面形成光致抗蚀剂，一边慢慢去除该光致抗蚀剂，一边对所述导电性材料层进行干蚀刻，由此呈倾斜状地形成所述导电性膜的侧部。
17.如权利要求14所述的半导体元件的制造方法，其特征在于：
在形成所述导电性膜的工序中，将多个导电性材料层层叠于所述氧化物半导体膜上，控制所述多个导电性材料层中的各导电性材料层的蚀刻速度，由此形成所述导电性膜的侧部。
18.如权利要求13至17中任一项所述的半导体元件的制造方法，其特征在于：
所述导电性膜为漏极电极。
19.如权利要求13至17中任一项所述的半导体元件的制造方法，其特征在于：
所述氧化物半导体膜包括至少包含In、Ga和Zn中任一种元素的氧化物。
CN201180019812.5A 2010-04-21 2011-01-26 半导体元件及其制造方法、有源矩阵基板及显示装置 Active CN102859702B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010097981 2010-04-21
JP2010-097981 2010-04-21
PCT/JP2011/000425 WO2011132351A1 (ja) 2010-04-21 2011-01-26 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置

Publications (2)

Publication Number Publication Date
CN102859702A CN102859702A (zh) 2013-01-02
CN102859702B true CN102859702B (zh) 2014-07-16

Family

ID=44833897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180019812.5A Active CN102859702B (zh) 2010-04-21 2011-01-26 半导体元件及其制造方法、有源矩阵基板及显示装置

Country Status (5)

Country Link
US (1) US8643010B2 (zh)
JP (1) JP5162050B2 (zh)
KR (1) KR101254469B1 (zh)
CN (1) CN102859702B (zh)
WO (1) WO2011132351A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
WO2014069316A1 (ja) * 2012-10-31 2014-05-08 シャープ株式会社 エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054836A (ja) * 2007-08-28 2009-03-12 Mitsubishi Electric Corp Ｔｆｔ基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
TWI290006B (en) * 2002-05-03 2007-11-11 Ritdisplay Corp A method for fabricating LTPS-OLED
KR100485910B1 (ko) * 2003-06-20 2005-04-29 삼성전자주식회사 고내압 모스 트랜지스터 및 그 제조 방법
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2009049243A (ja) 2007-08-21 2009-03-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102160102B (zh) * 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054836A (ja) * 2007-08-28 2009-03-12 Mitsubishi Electric Corp Ｔｆｔ基板及びその製造方法

Also Published As

Publication number Publication date
KR20130010125A (ko) 2013-01-25
CN102859702A (zh) 2013-01-02
KR101254469B1 (ko) 2013-04-15
JPWO2011132351A1 (ja) 2013-07-18
WO2011132351A1 (ja) 2011-10-27
US20130037800A1 (en) 2013-02-14
US8643010B2 (en) 2014-02-04
JP5162050B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
CN102859702B (zh) 半导体元件及其制造方法、有源矩阵基板及显示装置
US20080050852A1 (en) Manufacturing of flexible display device panel
US20080083927A1 (en) Display device and method of manufacturing the same
CN107112364B (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
KR20080012768A (ko) 표시장치 및 그 제조 방법
CN104508808A (zh) 半导体装置及其制造方法
US20180190679A1 (en) Thin film transistor substrate and method for manufacturing same
JP6867832B2 (ja) アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
KR20070121594A (ko) Ｔｆｔ 어레이 기판 및 그 제조 방법
US9552996B2 (en) Semiconductor device, having conductive pattern and electronic apparatus
US20150380530A1 (en) Method of manufacturing semiconductor device
JP2017147385A (ja) 非線形素子、アレイ基板、およびアレイ基板の製造方法
US9589990B2 (en) Thin-film transistor array substrate, manufacturing method therefor and display device thereof
TWI288845B (en) Array substrate, liquid crystal display, and method of manufacturing array substrate
CN104205310B (zh) 半导体装置及其制造方法
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
JP2007311542A (ja) 薄膜トランジスタ
US9219084B2 (en) Display device including a thin film transistor having wiring and electrodes with different ionization tendencies
KR20060102172A (ko) 박막 트랜지스터 표시판
JP5032160B2 (ja) 表示装置及びその製造方法
JP2007165563A (ja) 基板装置の製造方法
KR20140111527A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170102144A (ko) 박막트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant