CN101796644B - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN101796644B
CN101796644B CN2008801052542A CN200880105254A CN101796644B CN 101796644 B CN101796644 B CN 101796644B CN 2008801052542 A CN2008801052542 A CN 2008801052542A CN 200880105254 A CN200880105254 A CN 200880105254A CN 101796644 B CN101796644 B CN 101796644B
Authority
CN
China
Prior art keywords
film
field
effect transistor
tft
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801052542A
Other languages
English (en)
Other versions
CN101796644A (zh
Inventor
岩崎达哉
板垣奈穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101796644A publication Critical patent/CN101796644A/zh
Application granted granted Critical
Publication of CN101796644B publication Critical patent/CN101796644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

提供一种场效应晶体管，该场效应晶体管包含栅电极(15)、源电极(13)、漏电极(14)和沟道层(11)，以通过向栅电极(15)施加电压控制在源电极(13)和漏电极(14)之间流动的电流。沟道层(11)由包含In和Si并且具有不小于0.05且不大于0.40的由Si/(In+Si)表示的成分比的非晶氧化物构成。

Description

场效应晶体管
技术领域
本发明涉及场效应晶体管，特别是涉及用于LCD和有机EL显示器的开关元件的场效应晶体管。
背景技术
场效应晶体管(FET)包含栅电极、源电极和漏电极。
场效应晶体管是向栅电极施加电压以控制流过沟道层的电流并控制源电极和漏电极之间的电流的电子有源元件。特别地，以在由陶瓷、玻璃和塑料等制成的绝缘衬底上进行成膜的薄膜为沟道层的FET被称为薄膜晶体管(TFT)。
薄膜技术被应用于上述的TFT，因此，有利地很容易在具有比较大的面积的衬底上形成该TFT，并且该TFT被广泛用作诸如液晶显示元件的平板显示元件的驱动元件。
即，有源液晶显示元件(ALCD)利用在玻璃衬底上制造的TFT切换各单个图像像素的ON/OFF。期望利用TFT的像素的电流驱动将来对于高性能有机LED显示器(OLED)有效。此外，已实现另一高性能液晶显示器，其具有在图像周边的衬底上形成的具有驱动和控制整个图像功能的周边电路。
使用最广泛的TFT包含多晶硅膜或非晶硅膜作为沟道层材料。
为了驱动像素，对于实际使用已实现了非晶硅TFT，对于驱动和控制整个图像，对于实际使用已实现了高性能多晶硅TFT。
但是，由于器件制造需要高温处理，因此难以在诸如塑料板或箔之类的衬底上制造非晶硅TFT、多晶硅TFT和其它的TFT。
另一方面，近年来，通过在由聚合物板和箔制成的衬底上形成TFT用作用于驱动LCD和OLED的电路，积极开发以实现柔性显示器。关注点集中于使得能够在塑料箔上低温成膜的有机半导体。
例如，正在进行关于用作有机半导体膜材料的并五苯的研究和开发。这些有机半导体中的任一种具有芳族环，由此在结晶的情况下沿芳族环的层叠方向获得明显的载流子迁移率。例如，在使用并五苯作为活性层的情况下，载流子迁移率为约0.5cm2(Vs)-1，据报道，这等于非晶Si-MOSFET的载流子迁移率。
但是，诸如并五苯的有机半导体表现出较低的热稳定性(＜150°)，此外，还没有实现用于实际使用的器件。
另外，最近，用于TFT的沟道层的氧化物材料正在受到关注。
例如，具有ZnO的沟道的TFT正在得到积极开发。
ZnO膜允许在比较低的温度下成膜。可以在诸如塑料板和箔之类的衬底上形成薄膜。
但是，ZnO不能在室温下形成稳定的非晶膜，而是导致多晶相。因此，由于多晶粒子的界面上的散射，不能增加电子迁移率。
另外，多晶粒子的形状和互连接根据成膜方法大大不同。因此，特性会在TFT元件之间以及在批次之间散乱。
最近报告了具有In-Ga-Zn-O系的非晶氧化物的薄膜晶体管(K.Nomura等人，Nature VOL.432，P.488-492(2004-11))。
可以在室温下在塑料和玻璃衬底上制造该薄膜晶体管。此外，获得具有为约6～9的电场效应迁移率的常关型薄膜晶体管性能。另外，该晶体管的特征在于对于可见光透明。
上述的K.Nomura等人，Nature VOL.432，P.488-492(2004-11)特别公开了对于TFT的沟道层使用成分比为In∶Ga∶Zn＝1.1∶1.1∶0.9(原子比)的非晶氧化物的技术。
该技术使用具有三种金属元素In、Ga和Zn的非晶氧化物。但是，从易于成分控制和材料制备的观点看，优选氧化物具有更少的金属元素数。
另一方面，用诸如溅射方法的技术实施的具有一种类型的金属元素的诸如ZnO和In2O3的氧化物的成膜一般导致多晶薄膜。如上所述，多晶相易于出现TFT的特性的变化。
作为具有两种类型的金属元素的例子，关于In-Zn-O系的研究的报告是已知的(例如，Applied Physics Letters 89，062103(2006))。
但是，对于In-Zn-O系，由于在空气中存放的过程中其电阻率容易随着时间改变，因此希望环境稳定性的改善。否则，报告的In-Zn-O系的研究使用500℃的比较高的温度下的热处理。
发明内容
本发明的目的是提供一种场效应晶体管，该场效应晶体管使用由少量种类的元素构成的非晶氧化物，使得能够在适用于塑料衬底的低温下被形成并且在诸如空气中存放的环境稳定性方面优异。
为了解决上述的问题，本发明提供一种场效应晶体管，该场效应晶体管包含栅电极、源电极、漏电极和沟道层，以通过向栅电极施加电压控制在源电极和漏电极之间流动的电流，其特征在于，沟道层由包含In和Si并且具有不小于0.05且不大于0.40的由Si/(In+Si)表示的成分比的非晶氧化物构成。
另外，本发明提供一种场效应晶体管，该场效应晶体管包含栅电极、源电极、漏电极和沟道层，以通过向栅电极施加电压控制在源电极和漏电极之间流动的电流，其特征在于，沟道层由包含In、Zn和Si并且具有不小于0.05且不大于0.40的由Si/(In+Zn+Si)表示的Si的成分比的氧化物材料构成。
另外，本发明提供一种场效应晶体管，该场效应晶体管包含栅电极、源电极、漏电极、沟道层和与沟道层接触的栅绝缘层，以通过向栅电极施加电压控制在源电极和漏电极之间流动的电流，其特征在于，沟道层由包含In和Si并且具有不小于0.05且不大于0.40的由Si/(In+Si)表示的成分比的氧化物材料构成，并且栅绝缘层由包含Si的氧化物或氮化物构成。
根据本发明，沟道层由新颖材料即包含铟和硅的非晶氧化物形成，由此可实现表示良好特性的薄膜晶体管。特别地，包含场效应迁移率和S值的其晶体管性能优异并且其环境稳定性良好。
另外，由于主要包含硅，因此存在材料成本低廉并且环境负荷小的优点。
参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得十分明显。
附图说明
图1是示出通过溅射方法形成的氧化物半导体膜的电阻率随时间过去的变化的曲线图。
图2是示出作为本发明的实施例的薄膜晶体管的传送特性的曲线图。
图3A、图3B和图3C是示出作为本发明的实施例的薄膜晶体管的结构的例子的断面图。
图4是示出场效应迁移率的In-Si成分比依赖性的例子的曲线图。
图5是示出关于In-Si-O薄膜晶体管的阈值电压的成分依赖性的实验研究的结果的曲线图。
图6是示出S值的In∶Si比依赖性的曲线图。
图7A和图7B是例示作为本发明的实施例的薄膜晶体管的特性的曲线图。
图8是用于制造作为本发明的实施例的薄膜晶体管的薄膜形成装置的示意图。
图9是示出各种成分的Id-Vg特性的曲线图。
图10是示出退火之后的TFT(Id-Vg)特性的曲线图。
具体实施方式
以下将参照附图描述用于实施本发明的最佳方式。
本发明的发明人致力于研究作为用于薄膜晶体管的沟道层的材料的、诸如包含In和Si的氧化物的由两种类型的金属元素制成的氧化物材料。
图1是示出通过溅射方法形成的几种氧化物膜的电阻率随时间过去的变化的曲线图。
在图1中，In和使用的其它金属元素M的成分比M/(In+M)为约0.3。
如图1所示，由In和Zn构成的氧化物(In-Zn-O)和由In和Sn构成的氧化物(In-Sn-O)表现出电阻率随时间的过去而较大的变化。
另一方面，很显然，由In和Si构成的氧化物(In-Si-O)和由In和Ga构成的氧化物(In-Ga-O)几乎不引起电阻率随时间的过去而变化。
因此，由于In-Ga-O和In-Si-O氧化物可提供优异的电阻稳定性，这些氧化物是优选的。
然后，通过利用上述材料作为沟道，在实验上制造薄膜晶体管。对于In-Zn-O和In-Sn-O氧化物，难以实现ON/OFF比为五(5)或更大的数位的晶体管。
另一方面，对于In-Ga-O和In-Si-O氧化物，可以实现具有图2所示的传输特性(Id-Vg曲线图)的ON/OFF比为六(6)或更大的数位的晶体管。
特别地，如图2所示，在电流Id上升的过程中，In-Si-O TFT的传送特性(Id-Vg曲线图)比In-Ga-O TFT陡，从晶体管性能的观点看，这是更合适的。
因此，本发明的发明人发现，包含In和Si的氧化物是沟道层的优选材料。
在本发明中，氧化物半导体可包含不可避免地包含或仅在不对性能产生不利影响的程度上包含的(In、Si和O以外的)元素。
以下将详细描述本发明的薄膜晶体管。
(薄膜晶体管)
首先，将描述本发明的氧化物薄膜晶体管包含什么。
图3A、图3B和图3C是示出作为本发明的实施例的薄膜晶体管的例子的断面图。
图3A、图3B和图3C包含衬底10、沟道层11、栅绝缘层12、源电极13、漏电极14和栅电极15。
场效应晶体管是包含栅电极15、源电极13和漏电极14的三端子元件。这种电子有源元件包含向栅电极15施加电压Vg以控制在沟道层中流动的电流Id并且切换源电极13和漏电极14之间的电流Id的功能。
图3A表示在半导体沟道层11上依次形成栅绝缘层12和栅电极15的顶栅结构的例子。图3B表示在栅电极15上依次形成栅绝缘层12和半导体沟道层11的底栅结构的例子。图3C表示另一底栅型晶体管的例子。
图3C包含衬底21(n+Si衬底：还用作栅电极)和绝缘膜22(SiO2)和沟道层25(氧化物)。还包含源电极23和漏电极24。
在本实施例中，包含于TFT中的不限于这些结构，而是可以使用任意的顶/底栅结构和交错/反交错结构。
以下，将描述各部件。
(沟道层)
本实施例的薄膜晶体管的特征在于，包含铟和硅的非晶氧化物被应用于沟道层。
特别地，由In和Si构成的非晶氧化物(In-Si-O)和由In、Si和Zn构成的非晶氧化物(In-Zn-Si-O)是优选的材料。另外，可以使用包含In、Sn和Si的非晶氧化物。
在将In-Si-O应用于沟道的情况下，存在优选的In和Si成分比(原子比)。
由于可以在使衬底温度保持在室温的同时通过溅射方法形成非晶薄膜，因此优选Si/(In+Si)不小于0.05(5原子％)。另外，在300℃的退火处理之后，获得非晶薄膜。
如上所述，在多晶相的情况下，多晶粒子的形状和互连根据成膜方法大大不同。因此，TFT元件的特性将在元件之间改变。
此外，我们制造和测试通过对沟道层应用由In和Si构成的非晶氧化物(In-Si-O)获得的薄膜晶体管。作为结果，我们发现存在优选的用于TFT沟道的材料成分(In∶Si比)。
图4是示出场效应迁移率与In-Si成分比的关系的实验结果的曲线图，这里，研究了TFT沟道的In∶Si成分依赖性。
如图4所示，随着Si含量减小，场效应迁移率明显增加。
希望的场效应迁移率值依赖于应用，并且，对于液晶显示装置可优选不小于0.1cm2/Vsec，并且对于有机EL显示装置可优选不小于1cm2/Vsec。
出于这种观点，In和Si的比Si/(In+Si)可优选不大于0.30并且更加优选不大于0.23。
另一方面，当薄膜晶体管具有不小于0V(或接近0)的阈值电压Vth时，易于制造适当的电路。
图5是示出关于In-Si-O系薄膜晶体管的阈值电压的成分依赖性的实验研究的结果的曲线图。图6是示出S值的In∶Si比依赖性的曲线图。
如图5所示，如果Si/(In+Si)不小于0.15，那么阈值电压Vth为正值(或接近0)，这是优选的。
另外，如图6所示，可对于S值获得在0.15和0.25之间的较小的值。
基于以上的描述，在对薄膜晶体管的沟道层应用In-Si-O的情况下，In和Si的原子比，即Si/(In+Si)，可优选不小于0.05(5原子％)且不大于0.40、更加优选不小于0.15且不大于0.30、特别优选不小于0.15且不大于0.23。
另外，在对薄膜晶体管的沟道层应用In-Si-Zn-O的情况下，In、Si和Zn的原子比，即Si/(In+Si+Zn)，可优选不小于0.05且不大于0.40。
本实施例的氧化物(沟道层)在10nm～200nm的范围内，优选在20nm～100nm的范围内，并且更加优选在25nm～70nm的范围内。
可优选通过对沟道层应用具有不大于10S/cm且不小于0.0001S/cm的导电率的非晶氧化物来获得良好的TFT性能。
虽然这种导电率依赖于材料成分，但可优选通过形成具有约1014～1018/cm3的电子载流子浓度的非晶氧化物膜，实现这种导电率。
当导电率不小于10S/cm时，不能制造正常OFF晶体管。另外，不能使得ON/OFF比大。
在极端的情况下，即使施加栅极电压，也不能使源电极-漏电极之间的电流流动开/关，即，不表现出晶体管动作。
另一方面，在绝缘体的情况下，即，在具有不大于0.0001S/cm的导电率的情况下，不能使得ON电流大。在极端的情况下，即使施加栅极电压，也不能使源电极-漏电极之间的电流流动开/关，即，不表现出晶体管动作。
可通过控制金属元素的成分比、成膜时的氧分压和形成薄膜之后的退火条件，控制要应用于沟道层的氧化物的导电率。
特别地，成膜时的氧分压被控制，以主要控制膜中的缺氧(oxygendeficiency)，并可由此控制电子载流子浓度。
(栅绝缘层)
对于用于栅绝缘层12的材料没有特别的限制，只要在适用于本实施例的晶体管中该材料表现出良好的绝缘性能。优选地，通过使用包含硅作为主要成分的薄膜作为栅绝缘层12，薄膜晶体管可表现出良好的性能。
以上现象的原因没有得到确认，但可被视为在包含硅的沟道层和包含硅作为主要成分的栅绝缘层之间形成良好的界面。
例如，栅绝缘层12可优选由氧化物或氮化物构成。特别地，优选的是硅氧化物SiOx、硅氮化物SiNx和硅氧氮化物SiOxNy。另外，可以使用诸如Si-Hf-O、Si-Al-O和Si-Y-O的以硅为主要成分的化合物氧化物。
应用这种良好绝缘的薄膜使得能够在源电极-栅电极之间以及在漏氮极-栅电极之间实现约10-7安培的泄漏电流。栅绝缘层的厚度为约50～300nm。
(电极)
只要可提供良好的导电性能和与沟道层的电连接性，对于用于源电极13、漏电极14和栅电极15的材料就没有特别的限制。
例如，可以使用诸如In2O3∶Sn和ZnO的透明导电膜和诸如由Au、Ni、W、Mo、Ag和Pt制成的金属电极。另外，可以使用包含Au和Ti的层叠结构的任意层叠结构。
(衬底)
作为衬底10，可以使用玻璃衬底、塑料衬底和塑料箔。
上述的沟道层和栅绝缘层对于可见光透明。在使用透明材料作为上述的电极和衬底的情况下，可以制造透明的薄膜晶体管。
(制造方法)
作为氧化物薄膜的成膜方法，可以使用诸如溅射方法(SP方法)、脉冲激光汽相沉积方法(PLD方法)和电子束汽相沉积方法的气相方法。这里，在这些气相方法中，从大规模制造的观点看，SP方法是更加合适的。但是，在本发明中使用的成膜方法不限于这些方法。
在成膜过程中，可以在不有意加热的状态下使衬底大致保持在室温。
由于可以在低温过程中实施该技术，因此可以在诸如塑料板和箔之类的衬底上制造薄膜晶体管。
可以实现设置有这种薄膜晶体管的半导体装置(有源矩阵衬底)。当使用透明衬底和透明非晶氧化物TFT时，可以实现透明的半导体装置。作为结果，当透明半导体装置被应用于显示装置时，其孔径比可增加。
特别地，当在有机EL显示器中使用该半导体装置时，可采用还拾取来自衬底侧的光的配置(底部发射)。
本实施例的半导体装置可被视为可用于诸如ID标签和IC标签的各种用途。
(特性)
这里，将利用图7A和图7B描述本实施例的场效应晶体管的特性。
该场效应晶体管是包含栅电极15、源电极13和漏电极14的三端子元件。
该场效应晶体管是能够履行向栅电极15施加电压Vg以控制在沟道层中流动的电流Id并且切换源电极13和漏电极14之间的电流Id的功能的电子有源元件。
当在源电极-漏电极之间施加约5～20V的电压Vd时，在0V和5～20V之间切换栅极电压Vg，由此控制(切换ON/OFF)源电极-漏电极之间的电流Id。
图7A例示各种Vg上的Id-Vg特性；图7B例示Vd＝6V时的Id-Vg特性(传送特性)。
例如，晶体管性能可被表示为场效应迁移率μ、阈值电压(Vth)、开/关比和S值。
可从线性区域和饱和区域的性能确定场效应迁移率。
确定场效应迁移率的几种方法是可用的。例如，从√Id-Vg曲线图的倾度确定场效应迁移率。在本说明书中，除非另外指出，否则采用这里的技术用于评价。
确定阈值电压的几种方法是可用的。例如，可提到从√Id-Vg曲线图的x截距确定阈值电压Vth的方法。
可从传送特性中的最大Id和最小Id的比获得开/关比。
可从基于传送特性的结果绘制的Log(Id)-Vd曲线图的倾度的倒数确定S值。
晶体管性能的差异不限于上述的那些，并且可另外通过各种类型的参数被表示。
(例子)
(例子1)
本例子是制造图3A所示的顶栅型TFT的例子，在该顶栅型TFT中，沟道层是In-Si-O系的非晶氧化物。
首先，在玻璃衬底(由Corning Incorporated制造的产品1737)上形成In-Si-O系的非晶氧化物膜作为沟道层。
在本例子中，在氩气和氧气的混合气氛中通过射频溅射方法形成In-Si-O系的非晶氧化物膜。
使用图8所示的溅射成膜装置。
图8包含试样51、靶材(材料源)52、真空泵53、真空计54、衬底保持单元55、对于各气体引导系统提供的气流控制单元56、压力控制单元57和成膜室58。
真空泵53用作从成膜室58的内部排气的排气单元。衬底保持单元55在成膜室内保持上面形成有氧化物膜的衬底。固体材料源(靶材)52被布置为与衬底保持单元相对。此外，设置用于从固体材料源蒸发材料的能量源(图中未示出的射频电源)和用于向成膜室内供给气体的单元。
气体引导系统包含氩以及氩和氧的混合气体(Ar∶O2＝95∶5)的两个系统。可借助使得能够独立地控制各气体流的气流控制单元56和用于控制排气速度的压力控制单元57，在成膜室内获得预定的气体气氛。
在本例子中，使用2英寸尺寸的In2O3和SiO2靶材作为靶材(材料源)，并且通过同时的溅射形成In-Si-O膜。输入的RF功率分别为70W和65W。成膜时的气氛的总压力为0.4Pa，并且这种情况下的气体流量比为Ar∶O2＝100∶1。成膜速度为12nm/min。另外，衬底温度为25℃。随后，在该气氛中在280℃下执行30分钟的退火处理。
对于获得的膜，执行小角度入射X射线衍射测量(入射角为0.5度的薄膜方法)。没有检测到清楚的衍射峰，从而发现制造的In-Si-O系膜为非晶的。
此外，执行椭圆偏振光谱测量(spectroscopic ellipsometricmeasurement)以分析图案。薄膜的均方根粗糙度(root-mean-squareroughness，Rrms)及其膜厚分别变为约0.5nm和约40nm。作为荧光X射线(XRF)分析的结果，薄膜的金属成分比为In∶Si＝8∶2。
另外，导电率估计为约10-2S/cm；电子载流子浓度估计为4×1016/cm3；电子迁移率估计为约3cm2/V·second。
然后，通过光刻方法和剥离技术进行漏电极14和源电极13的构图和形成。各电极材料分别是厚度为40nm和5nm的由Au和Ti制成的层叠膜。
然后，通过光刻方法和剥离技术进行栅绝缘层12的构图和形成。作为栅绝缘层，通过溅射方法形成SiO2膜，并且其厚度为150nm。另外，SiO2膜的相对介电常数为约3.7。
此外，通过光刻方法和剥离技术形成栅电极15。沟道长度为50μm，并且沟道宽度为200μm。电极材料是厚度为30nm的Au。
(对于TFT的特性的评价)
图7A和图7B例示在室温下测量的TFT的电流-电压特性。
图7A表示Id-Vd特性，此外，图7B表示Id-Vg特性。
如图7A所示，施加恒定的栅极电压Vg，以测量伴随漏极电压Vd的变化的漏极电压Vd对源电极-漏电极电流Id的依赖性，作为结果，在Vd＝6V附近出现饱和(夹断(pinch off))。
关于增益特性的调查揭示，在施加Vd＝6V时，栅极电压VG的阈值为约-0.5V。另外，在Vg＝10V时，约Id＝1.0×10-4A的电流流动。
晶体管的ON/OFF比不小于107。另外，从输出特性计算场效应迁移率，此外，在饱和区域中获得约5cm2(Vs)-1的场效应迁移率。
在本例子中，可以以良好的可再现性制造TFT，并且当制造多个TFT时，存在非常小的特性变化。
因此，通过将新颖的非晶氧化物即In-Si-O应用于沟道层，可以实现良好的晶体管特性。
特别地，In-Si-O系比In-Ga-Zn-O系更加有利，其原因在于前者具有更少数目的组成元素。
另外，本发明的薄膜晶体管利用原材料成本廉价的硅元素。因此，可以降低材料成本。此外，可以用具有更低的环境负荷的组成元素实现薄膜晶体管。
另外，类似地，在实验上制造并且评价以由氧化铝制成的薄膜作为栅绝缘层的TFT。迁移率为约1.5cm2(Vs)-1。
因此，优选对于具有In-Si-O沟道的TFT使用以硅为主要成分的栅绝缘层。
以低材料成本制造的具有稳定特性的本发明的场效应晶体管可望被应用于有机发光二极管显示器的操作电路。
(例子2)
本例子是关于具有包含In和Si作为主要成分的沟道层的薄膜晶体管中的In和Si的成分依赖性的实验研究的例子。
在本例子中，为了研究沟道层的材料成分依赖性，对于膜形成采用组合方法。即，用通过溅射方法在一个衬底上一次制造具有各种成分的氧化物的薄膜的技术进行实验研究。但是，并非必须使用该技术以进行研究。可通过制备具有预定成分的材料源(靶材)执行膜形成。通过控制对于多个靶材中的每一个的输入功率，可以形成具有希望的成分的薄膜。
通过使用具有三个阴极的溅射装置形成In-Si-O膜。由于相对于衬底沿倾斜的方向布置靶材，因此在衬底表面上形成的膜的成分根据到靶材的距离的差异(即，衬底中的位置)改变。作为结果，可以获得在衬底表面中具有二元和宽成分分布的薄膜。对于In-Si-O膜的膜制造，两个In2O3的靶材和一个SiO2的靶材被同时供电(溅射)。
对于In2O3和SiO2靶材的输入RF功率分别为35W和65W。成膜时的气氛的总压力0.35Pa。此时的气体流量比为Ar∶O2＝100∶1。衬底温度为25℃。
通过荧光X射线分析、椭圆偏振光谱法(spectroscopicellipsometry)、X射线衍射和四点探针电阻测量，评价制造的膜的物理性能。另外，通过使用组合技术在实验上制造具有各种In-Si-O成分的底栅顶接触型TFT。在室温下评价器件特性。
通过椭圆偏振光谱法测量膜厚。作为结果，非晶氧化物膜的厚度为约50nm。
通过X射线衍射(XRD)测量，确认制造的In-Si-O膜为Si/In+Si)在不小于0.05的范围内的非晶。
此外，在具有小于0.05的Si成分的膜的情况下，偶尔观察到结晶衍射峰。因此，通过使得Si/(In+Si)不小于0.05的In-Si-O膜，发现可获得非晶薄膜。
In-Si-O膜的电阻率来自通过四点探针方法测量的膜的薄层电阻和通过椭圆偏振光谱法得到的膜厚。电阻率被确认为根据In-Si成分比改变。已发现，具有富In成分的膜表现出相对较低的电阻。具有富Si成分的膜表现出相对较高的电阻。
然后，确定通过改变成膜气氛中的氧流量形成的In-Si-O膜的电阻率，从而发现，随着氧流量增加，In-Si-O膜表现出高电阻。这被视为由于缺氧的减少和伴随的电子载流子浓度的损失。另外发现，对于氧流量，提供适于TFT活性层的电阻的成分范围改变。
在图1中示出随时间过去的电阻率的变化的结果。关于In-Si-O系的薄膜，在宽的成分范围上，没有观察到随时间过去的电阻率的变化。另一方面，关于以相同的方式形成的In-Zn-O膜和In-Sn-O膜。发现这些膜趋于使电阻率随时间的过去而降低。作为结果，发现半导电的In-Si-O膜具有优异的环境稳定性。
然后，检查以In-Si-O膜作为n型沟道层的场效应晶体管(FET)的特性及其成分依赖性。该晶体管具有图3C所示的底栅型的配置。
当在具有热氧化膜的Si衬底上成膜制造具有成分梯度(gradiention)的In-Si-O膜之后，执行构图和电极形成，以在衬底片上形成具有不同成分的活性层的许多种类的TFT。
制造在3英寸晶片上形成的大量的FET并且评价其特性。分别对于栅电极、绝缘膜和源电极-漏电极使用N+-Si、SiO2和Au/Ti。
沟道宽度和沟道长度分别为150μm和10μm。用于FET评价的源电极-漏电极电压为6V。
在TFT特性评价中，通过√Id(Id：漏极电流)对栅极电压(Vg)的倾度确定电子迁移率，此外，通过Id-Vg曲线图的Id的最大值和Id的最小值的比确定电流ON/OFF比。
另外，当对于Vg画出√Id时，Vg轴上的截距被视为阈值电压。dVg/d(logId)的最小值被视为S值(用于将电流增加一个数位所需要的电压的值)。
通过评价衬底上的各种位置上的TFT特性，检查根据In-Si成分比的TFT特性的变化。
这揭示TFT特性根据衬底上的位置即In-Si成分比改变。图9是表示用于各成分的Id-Vg特性的曲线图。
在富In的成分(例如，A和B)中，发现，当ON电流大时，OFF电流大并且阈值变负。
另一方面，在富Si的成分(例如，D和E)中，OFF电流趋于小并且ON电流也趋于小。阈值电压取正值并且获得“常OFF特性”。但是，在ON的时间，漏极电流小并且场效应迁移率小。
在Si/(In+Si)为0.23的TFT C)的情况下，获得具有超过六(6)个数位的开/关比的比较好的性能。
通过使上述的TFT经受300℃下的退火处理提高性能。
图10是表示执行退火处理之后的TFT特性(Id-Vg曲线)的曲线图。
TFT特性的成分依赖性表示与执行退火之前相同的趋势。但是，发现表现良好的特性的成分范围被扩展。
例如，在b)Si/(In+Si)＝0.18和c)Si/(In+Si)＝0.23的成分比中，表现良好的特性。
图4示出场效应迁移率的In∶Si成分依赖性。
结果，随着Si的含量变小，场效应迁移率变大。利用In和Si的比，Si/(In+Si)不大于0.3，获得不小于0.1cm2/Vsec的场效应迁移率。另外，利用不大于0.23的Si/(In+Si)，获得不小于1cm2/Vsec的场效应迁移率。
图5表示阈值电压的成分依赖性。阈值电压Vth为不小于0V(或接近0)的值的TFT有利于制造电路。如图5所示，利用不小于0.15的Si/(In+Si)，优选地，阈值电压Vth可取正值(或接近0)。
另外，图6表示S值的成分依赖性。发现优选用0.15和0.30之间的Si/(In+Si)获得小的S值。
在图2中示出具有良好的晶体管特性的TFT的例子。电子迁移率、电流ON/OFF比、阈值和S值分别如下。即，这些值为3cm2(V·s)-1、1×109、0V和0.5V/dec。
图2还表示以类似的技术进行实验研究的In-Ga-O TFT的传送特性。结果，In-Si-O TFT在晶体管的上升(亚阈值)性能方向优于In-Ga-O TFT，并且具有小的S值。
(例子3)
本例子是将非晶In-Zn-Si-O氧化物半导体应用于沟道层的例子。
另外，本例子是制造在塑料衬底上具有图3B所示的配置的TFT的例子。
使用聚对苯二甲酸乙二酯(PET)作为衬底。晶体管的沟道长度为60μm。沟道宽度为180μm。
首先，通过光刻方法和剥离技术在PET衬底10上进行栅电极15和栅绝缘层12的构图和形成。
栅电极15由厚度为50nm的Ta膜制成。栅绝缘层是通过溅射方法形成的厚度为150nm的SiOxNy膜。SiOxNy膜的相对介电常数约为6。
然后，通过光刻方法和剥离技术进行晶体管的沟道层的构图和形成。沟道层由In-Zn-Si-O系的非晶氧化物11a制成。其金属成分为In∶Zn∶Si＝4∶6∶1。
在氩气和氧气的混合气氛中通过射频溅射方法形成上述的In-Si-O系的非晶氧化物膜。
在本例子中，使用三个靶材(材料源)以形成膜。三个靶材分别为2英寸尺寸的In2O3、SiO2和ZnO烧结体(sintered compact)。通过控制对于各靶材的输入RF功率，可以获得具有希望的In∶Zn∶Si成分比的氧化物薄膜。气氛的总压力为0.5Pa，并且，此时的气体流量比为Ar∶O2＝100∶1。衬底温度为25℃。
由于没有在X射线衍射(入射角为0.5度的薄膜方法)中检测到清楚的衍射峰，因此氧化物膜11a和11b是非晶膜。非晶氧化物膜的厚度为约30nm。
另外，作为光吸收谱的分析结果，产生的非晶氧化物膜的光学带隙为约3eV，并且对于可见光透明。
另外，形成源电极和漏电极，它们是由In2O3∶Sn制成的透明导电膜。厚度为100nm。
(对于TFT的特性的评价)
在室温下测量在PET膜上形成的TFT。晶体管的ON/OFF比不小于109。另外，计算场效应迁移率，发现它约为7cm2(Vs)-1。
另外，通过应用In-Zn-Si作为沟道获得的本实施例的薄膜晶体管提供高性能和高度的环境稳定性。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这些变更方式以及等同的结构和功能。
本申请要求在2007年9月5日提交的日本专利申请No.2007-230381和在2008年6月4日提交的日本专利申请No.2008-146890的益处，在此引入它们的全部内容作为参考。

Claims (9)

1.一种场效应晶体管，该场效应晶体管包含栅电极(15)、源电极(13)、漏电极(14)和沟道层(11)，该场效应晶体管被配置为通过向栅电极施加电压(Vg)控制在源电极和漏电极之间流动的电流，其特征在于，
沟道层包括非晶氧化物，该非晶氧化物包含由Si/(In+Si)表示的Si的成分比不小于0.05且不大于0.40的In和Si。
2.根据权利要求1的场效应晶体管，其特征在于，Si的成分比不小于0.15且不大于0.30。
3.根据权利要求2的场效应晶体管，其特征在于，Si的成分比不小于0.15且不大于0.23。
4.根据权利要求1的场效应晶体管，其特征在于，
所述非晶氧化物还包括Zn，并且由Si/(In+Zn+Si)表示的Si的成分比不小于0.05且不大于0.40。
5.根据权利要求1的场效应晶体管，还包括与沟道层接触的栅绝缘层(12)，该栅绝缘层由包含Si的氧化物或氮化物构成。
6.根据权利要求5的场效应晶体管，其特征在于，栅绝缘层由硅氧化物构成。
7.根据权利要求1到3中任一项的场效应晶体管，其中所述非晶氧化物由In、Si和O构成。
8.根据权利要求4的场效应晶体管，其特征在于，所述非晶氧化物由In、Zn、Si和O构成。
9.根据权利要求8的场效应晶体管，其特征在于，所述非晶氧化物中的In、Zn和Si的构成比为In∶Zn∶Si＝4∶6∶1。
CN2008801052542A 2007-09-05 2008-08-29 场效应晶体管 Active CN101796644B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007-230381 2007-09-05
JP2007230381 2007-09-05
JP2008146890A JP5393058B2 (ja) 2007-09-05 2008-06-04 電界効果型トランジスタ
JP2008-146890 2008-06-04
PCT/JP2008/066021 WO2009031634A1 (en) 2007-09-05 2008-08-29 Field effect transistor

Publications (2)

Publication Number Publication Date
CN101796644A CN101796644A (zh) 2010-08-04
CN101796644B true CN101796644B (zh) 2012-10-31

Family

ID=40011026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801052542A Active CN101796644B (zh) 2007-09-05 2008-08-29 场效应晶体管

Country Status (6)

Country Link
US (1) US8188471B2 (zh)
EP (1) EP2193547B1 (zh)
JP (1) JP5393058B2 (zh)
KR (1) KR101352159B1 (zh)
CN (1) CN101796644B (zh)
WO (1) WO2009031634A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698214B2 (en) 2011-10-27 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8729613B2 (en) 2011-10-14 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952380B2 (en) 2011-10-27 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9029852B2 (en) 2011-09-29 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9219160B2 (en) 2011-09-29 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105676259A (zh) * 2016-01-27 2016-06-15 无锡盈芯半导体科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US20130105788A1 (en) * 2009-09-07 2013-05-02 Sharp Kabushiki Kaisha Oxide semiconductor, thin film transistor, and display device
KR102219095B1 (ko) 2009-09-24 2021-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101882350B1 (ko) 2009-10-09 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011070887A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US20120286265A1 (en) * 2010-02-01 2012-11-15 Kazushige Takechi Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
JP2011181590A (ja) * 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials 有機ｅｌディスプレイ及び有機ｅｌディスプレイの製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
CN202404869U (zh) * 2011-06-15 2012-08-29 广东中显科技有限公司 一种用于检测igzo-tft驱动特性的装置
US9130044B2 (en) * 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR101239231B1 (ko) * 2011-07-22 2013-03-11 한국과학기술연구원 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
WO2014181777A1 (ja) 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
CN105793989A (zh) * 2013-09-27 2016-07-20 科思创德国股份有限公司 用于lcd-tft应用的在高cte、低延迟的聚合物膜上的igzo氧化物tft的制造
JP6273606B2 (ja) * 2014-01-31 2018-02-07 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
KR101521116B1 (ko) 2014-02-24 2015-05-19 국립대학법인 울산과학기술대학교 산학협력단 플라즈마파 트랜지스터의 성능을 평가하는 방법
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN105977258B (zh) * 2016-05-11 2019-06-04 南京大学 一种高性能非易失性铁电晶体管存储器制备
US11081159B1 (en) * 2020-07-15 2021-08-03 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11189331B1 (en) 2020-07-15 2021-11-30 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998087A (zh) * 2004-03-12 2007-07-11 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JPH08264021A (ja) 1995-03-26 1996-10-11 Gunze Ltd 透明導電膜
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4168689B2 (ja) 2002-07-19 2008-10-22 住友金属鉱山株式会社 薄膜積層体
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US8314420B2 (en) 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5294565B2 (ja) * 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998087A (zh) * 2004-03-12 2007-07-11 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029852B2 (en) 2011-09-29 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9219160B2 (en) 2011-09-29 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8729613B2 (en) 2011-10-14 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9087908B2 (en) 2011-10-14 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8698214B2 (en) 2011-10-27 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952380B2 (en) 2011-10-27 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9105734B2 (en) 2011-10-27 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105676259A (zh) * 2016-01-27 2016-06-15 无锡盈芯半导体科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法

Also Published As

Publication number Publication date
US8188471B2 (en) 2012-05-29
CN101796644A (zh) 2010-08-04
JP2009081413A (ja) 2009-04-16
EP2193547B1 (en) 2012-06-06
WO2009031634A1 (en) 2009-03-12
KR101352159B1 (ko) 2014-01-14
JP5393058B2 (ja) 2014-01-22
KR20100061511A (ko) 2010-06-07
US20100258794A1 (en) 2010-10-14
EP2193547A1 (en) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101796644B (zh) 场效应晶体管
JP5213429B2 (ja) 電界効果型トランジスタ
CN101859711B (zh) 非晶氧化物膜的制造方法
CN101258607B (zh) 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
CN101401213B (zh) 使用氧化物膜用于沟道的场效应晶体管及其制造方法
JP5219529B2 (ja) 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5006598B2 (ja) 電界効果型トランジスタ
US8212248B2 (en) Amorphous oxide and field effect transistor
JP2009206508A (ja) 薄膜トランジスタ及び表示装置
US20070063211A1 (en) Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer
EP2273540A2 (en) Field-effect transistor and method for fabricating field-effect transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant