CN105609638B - 一种半导体层和tft的制备方法、tft、阵列基板 - Google Patents

一种半导体层和tft的制备方法、tft、阵列基板 Download PDF

Info

Publication number
CN105609638B
CN105609638B CN201610128473.9A CN201610128473A CN105609638B CN 105609638 B CN105609638 B CN 105609638B CN 201610128473 A CN201610128473 A CN 201610128473A CN 105609638 B CN105609638 B CN 105609638B
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
side wall
preparation
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610128473.9A
Other languages
English (en)
Other versions
CN105609638A (zh
Inventor
孟虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610128473.9A priority Critical patent/CN105609638B/zh
Priority to US15/533,128 priority patent/US10431692B2/en
Priority to PCT/CN2016/082771 priority patent/WO2017152500A1/zh
Publication of CN105609638A publication Critical patent/CN105609638A/zh
Application granted granted Critical
Publication of CN105609638B publication Critical patent/CN105609638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

本发明实施例提供一种半导体层和TFT的制备方法、TFT、阵列基板，涉及显示技术领域，可解决现有技术中利用液相法制备的半导体层存在的迁移率低的问题，以及利用气相法制备的半导体层存在的半导体纯度不高、衬底受限、金属性CNT占比较高等问题。该半导体层的制备方法，包括：在衬底上形成二氧化硅薄膜，通过构图工艺处理，在待形成的半导体层的相对两侧形成侧壁；对侧壁进行氨基化处理，使侧壁的表面形成氨基硅氧烷单层自组装；对碳纳米管溶液进行羧基化，并将羧基化的碳纳米管溶液制作在形成有侧壁的衬底表面，形成碳纳米管薄膜；利用刻蚀工艺去掉除侧壁之间的其它部分的碳纳米管薄膜，形成半导体层。用于制备半导体层。

Description

一种半导体层和TFT的制备方法、TFT、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种半导体层和TFT的制备方法、TFT、阵列基板。
背景技术
碳纳米管(Carbon Nanotube，简称CNT)自1991年1月被日本物理学家饭岛澄男使用高分辨透射电子显微镜从电弧法生产的碳纤维中发现以来，一直得到学术界和工业界的广泛关注和研究。CNT是一种管状的碳分子，管上每个碳原子采取SP2杂化，相互之间以碳-碳σ键结合起来，形成由六边形组成的蜂窝状结构作为CNT的骨架。CNT的分子结构决定了它具有一些独特的性质，如优异的电学性能、良好的导热性及机械强度高等。
目前，CNT被广泛应用在显示、传感器、射频电路、柔性电路等领域。CNT应用在TFT(Thin Film Transistor，薄膜晶体管)方面，被用作半导体层的材料。现有技术中主要通过液相法和气相法制作CNT以作为TFT中半导体层。
液相法是将制备的CNT经过提纯后，在水或有机溶剂中进行分散，然后通过浸泡、旋涂、喷涂等方式制作在所需衬底上，并通过构图工艺而形成半导体层。然而，通过液相法在衬底上形成半导体层中的CNT一般是随机网络，CNT管-管结接触节点较多，从而造成迁移率一般不超过100cm2/V·s，这样就没有发挥CNT的潜能，而且CNT网络的均匀性和沟道定位不好。
气相法可以直接在衬底上制作CNT平行阵列，因而可大幅度减小CNT管-管结接触节点数目，使迁移率提高，但是气相法制备半导体层时，需要的温度较高，生长CNT平行阵列的衬底十分受限，且金属性CNT的占比很难降低，器件的开关性能比较差。
发明内容
本发明的实施例提供一种半导体层和TFT的制备方法、TFT、阵列基板，可解决现有技术中利用液相法制备的半导体层存在的迁移率低的问题，以及利用气相法制备的半导体层存在的半导体纯度不高、衬底受限、金属性CNT占比较高等问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种半导体层的制备方法，包括：
在衬底上形成二氧化硅薄膜，通过构图工艺处理，在待形成的所述半导体层的相对两侧形成侧壁；对所述侧壁进行氨基化处理，使所述侧壁的表面形成氨基硅氧烷单层自组装；对碳纳米管溶液进行羧基化，并将羧基化的所述碳纳米管溶液制作在形成有所述侧壁的所述衬底表面，形成碳纳米管薄膜；利用刻蚀工艺去掉除所述侧壁之间的其它部分的碳纳米管薄膜，形成所述半导体层。
优选的，对所述侧壁进行氨基化处理，包括：将氨丙基硅烷溶液浸涂或喷淋在形成有所述侧壁的衬底上。
优选的，对碳纳米管溶液进行羧基化，包括：将强氧化剂与所述碳纳米管溶液混合，使所述碳纳米管溶液羧基化。
第二方面，提供一种TFT的制备方法，包括在衬底上形成栅极、栅绝缘层、半导体层、源极和漏极，所述半导体层通过上述的制备方法得到。
优选的，所述制备方法具体包括：在衬底上形成所述半导体层；在形成有所述半导体层的所述衬底上，形成所述栅绝缘层；在形成有所述栅绝缘层的所述衬底上形成金属薄膜，并通过一次构图工艺处理，形成所述栅极、所述源极和所述漏极；其中，所述源极和所述漏极与所述半导体层接触。
优选的，形成所述栅绝缘层，包括：在形成有所述半导体层的所述衬底上，形成栅绝缘薄膜，通过构图工艺处理，形成贯穿所述栅绝缘薄膜和所述半导体层的过孔，形成所述栅绝缘层；其中，所述过孔紧靠侧壁。
进一步优选的，形成所述栅绝缘层，包括：在形成有所述半导体层的所述衬底上，形成栅绝缘薄膜，通过构图工艺处理，形成贯穿所述栅绝缘薄膜和所述半导体层的过孔，形成所述栅绝缘层；其中，所述过孔紧靠侧壁。
优选的，所述衬底为柔性衬底或硬质衬底。
第三方面，提供一种TFT，包括：栅极、栅绝缘层、半导体层、源极和漏极，还包括设置在所述半导体层两侧的侧壁；所述侧壁包括二氧化硅材料的主体和覆盖所述主体表面的氨基硅氧烷单层自组装。
优选的，所述半导体层靠近所述衬底设置；所述栅极、所述源极和所述漏极同层设置；所述栅绝缘层设置在所述半导体层与所述栅极、所述源极和所述漏极之间；其中，所述源极和所述漏极与所述半导体层接触。
进一步优选的，所述源极和所述漏极通过所述栅绝缘层上的过孔与所述侧壁和所述半导体层均接触。
第四方面，提供一种阵列基板，包括上述的TFT。
本发明实施例提供一种半导体层和TFT的制备方法、TFT、阵列基板，通过在待形成的半导体层的相对两侧形成SiO2材料的侧壁，并通过对侧壁进行氨基化处理使侧壁表面形成氨基硅氧烷单层自组装，再将羧基化的CNT溶液制作在形成有侧壁的衬底表面，使羧基化的CNT溶液与侧壁表面形成的氨基硅氧烷单层自组装进行三维空间自组装，这样会使得CNT管-管结接触节点数目减少，从而使得制备的半导体层的迁移率提高。与现有的液相法制备的半导体层相比，由于本发明实施例的半导体层中的CNT管-管结接触节点数目较少，因而半导体层的迁移率更高，且制备的半导体层中CNT形成的是平行阵列，因而CNT的均匀性和沟道定位都较好；与现有的气相法制备的半导体层相比，衬底不受耐高温材料的限制，且半导体层的纯度更高，金属性CNT占比更低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种半导体层的制备方法的流程示意图；
图2为本发明实施例提供的一种在衬底上形成侧壁的结构示意图；
图3为本发明实施例提供的一种在衬底上形成SiO2薄膜的结构示意图；
图4为本发明实施例提供的一种在衬底上形成半导体层的结构示意图；
图5为本发明实施例提供的一种TFT的结构示意图一；
图6为本发明实施例提供的一种TFT的结构示意图二；
图7为本发明实施例提供的一种TFT的制备方法的流程示意图；
图8为本发明实施例提供的一种LCD的阵列基板的结构示意图一；
图9为本发明实施例提供的一种LCD的阵列基板的结构示意图二；
图10为本发明实施例提供的一种OLED的阵列基板的结构示意图。
附图说明：
10-衬底；20-侧壁；30-半导体层；301-CNT薄膜；40-栅绝缘层；50-源极；60-漏极；70-栅极；801-像素电极；802-公共电极；803-阳极；804-阴极；805-有机材料功能层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种半导体层的制备方法，如图1所示，包括：
S100、如图2所示，在衬底10上形成SiO2(二氧化硅)薄膜，通过构图工艺处理，在待形成的半导体层的相对两侧形成侧壁20。
即，侧壁20的材料为SiO2。
其中，衬底10可以是柔性衬底，例如PET(Polyethylene terephthalate，聚对苯二甲酸乙二酯)衬底、PI(Polyimide，聚酰亚胺)衬底等。当然也可以是硬质衬底，例如，玻璃衬底、氧化硅衬底、氮化硅衬底等。
此处，例如可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体化学气相沉积法)、CVD(Chemical Vapor Deposition，化学气相沉积法)等方法形成SiO2薄膜。
在此基础上，通过构图工艺处理，在待形成的半导体层的相对两侧形成侧壁20例如可以为：在形成有SiO2薄膜的衬底10上形成光刻胶，使掩模板的不透光部分与待形成的侧壁20的区域对应，掩模板的透光部分与其他区域对应，并进行曝光、显影，然后采用刻蚀工艺去除显影后露出的SiO2薄膜(即与掩模板的透光部分对应的区域的SiO2薄膜)，从而形成侧壁20，之后可将侧壁20上的光刻胶去除。其中，上述刻蚀工艺可以采用RIE(ReactiveIon Etching，反应离子刻蚀)或ICP(Inductively Coupled Plasma，电感耦合等离子体)等方式。
需要说明的是，对于侧壁20的高度和长度，可根据待形成的半导体层的高度和区域而定；对于侧壁20的宽度(以图2中水平方向为参考)，以不影响该半导体层所应用的器件例如薄膜晶体管的整体尺寸为准。
S101、对侧壁20进行氨基化处理，使侧壁20的表面形成氨基硅氧烷单层自组装。
其中，由于侧壁20的材料为SiO2，在对侧壁20进行氨基化处理后，位于侧壁20外表面(即侧壁20的除与衬底20接触的表面之外的其余表面)的SiO2可以与上述氨基化处理所采用的溶液进行反应，因此，可在侧壁20的所有外表面均形成氨基硅氧烷单层自组装。
此处，可通过浸涂或喷淋等方式，对侧壁20进行氨基化处理。其中，不对上述氨基化处理所采用的溶液进行限定，以能在侧壁20表面形成氨基硅氧烷单层自组装为准。
需要说明的是，本发明实施例中，当对侧壁20进行氨基化处理后，仍然可将其称为侧壁20。
S102、如图3所示，对CNT溶液进行羧基化，并将羧基化的CNT溶液制作在形成有侧壁20的衬底10表面，形成CNT薄膜301。
其中，由于在侧壁20的每个外表面均形成有氨基硅氧烷单层自组装，因此，当羧基化的CNT溶液制作在形成有侧壁20的衬底10表面时，羧基化的CNT溶液便可与其接触的侧壁20的每个表面(即上述侧壁20的每个外表面)的氨基硅氧烷单层自组装进行三维空间自组装。
当羧基化的CNT溶液与侧壁20的每个外表面形成的氨基硅氧烷单层自组装接触时，可以在每个外表面上，形成平行排列的CNT。
其中，虽然针对每个侧壁20的外表面，组装在其上的CNT都平行排列，但是组装在非平行的外表面上的CNT并不平行。
例如，在两个侧壁20相对的外表面上，可形成垂直于该相对的外表面的平行排列的CNT，在侧壁20的相对衬底10的上表面上，则形成垂直于该上表面的平行排列的CNT，在其他侧壁20的外表面上，也可形成垂直该外表面的平行排列的CNT。
在此基础上，由于本发明实施例中是将形成在两个侧壁20之间的CNT薄膜作为半导体层30，除此之外其余薄膜都会被去除，因而，在形成CNT薄膜时，虽然位于侧壁20的不同表面上的CNT的方向可能不同，但是由于除两个侧壁20之间的CNT薄膜都会被刻蚀，因此，最终形成在两个侧壁20之间的半导体层30中的CNT仍是平行排列的。
需要说明的是，在理想情况下，在每个外表面上都可以形成垂直于该外表面的平行排列的CNT，然而，在实际制作过程中，平行排列的CNT可能不能理想的完全垂直于相应的外表面，但是CNT仍是平行排列的。
此处，可将羧基化的CNT溶液通过浸涂或喷淋等方式，制作在形成有侧壁20的衬底10表面。其中，不对上述羧基化所采用的溶液进行限定，以在通过液相法将羧基化的CNT溶液涂在衬底10表面上时，使羧基化的CNT溶液与经过氨基化处理的侧壁20进行三维空间自组装即可。
对于CNT溶液的制备方法：可先通过石墨电弧法、催化裂解法或激光蒸发法等方法制备CNT，再利用物理或化学方法对CNT进行提纯，最后在水或有机溶剂(例如，乙醇或异丙醇等)中对CNT进行分散以形成分散均匀的高纯度(99％)半导体性CNT溶液。
S103、如图4所示，利用刻蚀工艺去掉除侧壁20之间的其它部分的CNT薄膜，形成半导体层30。
由于两个侧壁20相对的外表面具有一定的高度和宽度，因而当羧基化的CNT溶液与侧壁20表面的氨基硅氧烷单层自组装接触时，在两个侧壁20的相对外表面的高度和宽度方向都可以进行羧基化的CNT溶液与氨基硅氧烷单层自组装的自组装，从而在两个侧壁20的相对外表面的高度和宽度方向上形成平行排列的CNT，因此在两个侧壁20之间就可以形成三维(即两个侧壁20之间的长度、两个侧壁20的相对外表面的高度和宽度方向上)平行排列的CNT，即形成的半导体层30中的CNT三维平行排列。
此处，利用刻蚀工艺去掉除侧壁20之间的其它部分的CNT薄膜例如可以为：在形成有CNT薄膜301的衬底10上形成光刻胶，使掩模板的不透光部分与待形成的半导体层的区域对应，掩模板的透光部分与其他区域对应，进行曝光、显影后，采用刻蚀工艺去除显影后露出的CNT薄膜(即与掩模板的透光部分对应的区域的CNT薄膜)，从而形成半导体层30，之后可将半导体层30上的光刻胶去除。其中，上述刻蚀工艺可以采用RIE或ICP等方式。
本发明实施例提供一种半导体层的制备方法，通过在待形成的半导体层的相对两侧形成SiO2材料的侧壁20，并通过对侧壁20进行氨基化处理使侧壁20表面形成氨基硅氧烷单层自组装，再将羧基化的CNT溶液制作在形成有侧壁20的衬底10表面，使羧基化的CNT溶液与侧壁20表面形成的氨基硅氧烷单层自组装进行三维空间自组装，这样会使得CNT管-管结接触节点数目减少，从而使得制备的半导体层30的迁移率提高。与现有的液相法制备的半导体层相比，由于本发明实施例的半导体层30中的CNT管-管结接触节点数目较少，因而半导体层30的迁移率更高，且制备的半导体层30中CNT形成的是平行阵列，因而CNT的均匀性和沟道定位都较好；与现有的气相法制备的半导体层30相比，衬底10不受耐高温材料的限制，且半导体层30的纯度更高，金属性CNT占比更低。
基于上述，步骤S101中对侧壁20进行氨基化处理，具体包括：
将氨丙基硅烷溶液浸涂或喷淋在形成有侧壁20的衬底10上。
将氨丙基硅烷溶液浸涂或喷淋在形成有侧壁20的衬底上时，氨丙基硅烷会和SiO2反应，从而在侧壁20的表面形成氨基硅氧烷单层自组装。
此处，氨丙基硅烷溶液可以包括：APTES(氨丙基三乙氧基硅烷)溶液、APTMS(氨丙基三甲氧基硅烷)等。
此处，将氨丙基硅烷溶液浸涂或喷淋在形成有侧壁20的衬底上的时间以能使氨丙基硅烷和SiO2发生反应且在侧壁20表面形成氨基硅氧烷单层自组装为准。
步骤S102中对CNT溶液进行羧基化，具体包括:将强氧化剂与CNT溶液混合，使CNT溶液羧基化。
其中，强氧化剂例如可以为硝酸、浓硫酸等。
在对CNT溶液进行羧基化时，对于强氧化剂与CNT溶液的比例，以能确保CNT溶液中的CNT均被羧基化为准。此处，还可以对强氧化剂与CNT混合溶液进行加热，搅拌等方式以加快对CNT溶液的羧基化。其中，CNT溶液为分散均匀的高纯度(≥99％)半导体性CNT溶液。
本发明实施例还提供了一种TFT的制备方法，如图5和图6所示，包括在衬底10上形成栅极70、栅绝缘层40、半导体层30、源极50和漏极60，其中，半导体层30通过上述的制备方法得到。
其中，衬底10可以是柔性衬底，例如PET衬底、PI衬底等；当然也可以是硬质衬底，例如，玻璃衬底、氧化硅衬底、氮化硅衬底等。
此处，本发明实施例制备的TFT可以是顶栅型TFT、低栅型TFT或双栅型TFT。
本发明实施例提供了一种TFT的制备方法，由于在形成其中的半导体层30时，需通过在待形成的半导体层的相对两侧形成SiO2材料的侧壁20，并通过对侧壁20进行氨基化处理使侧壁20表面形成氨基硅氧烷单层自组装，再将羧基化的CNT溶液制作在形成有侧壁20的衬底10表面，使羧基化的CNT溶液与侧壁20表面形成的氨基硅氧烷单层自组装进行三维空间自组装，这样会使得半导体层30中的CNT管-管结接触节点数目减少，从而使得制备的半导体层30的迁移率提高。与现有的液相法制备的半导体层相比，由于本发明实施例的半导体层30中的CNT管-管结接触节点数目较少，因而半导体层30的迁移率更高，且制备的半导体层30中CNT形成的是平行阵列，因而CNT的均匀性和沟道定位都较好；与现有的气相法制备的半导体层30相比，衬底10不受耐高温材料的限制，且半导体层30的纯度更高，金属性CNT占比更低，TFT的开关性能较好。
进一步地，由于半导体层30形成在两个侧壁20之间，而两个侧壁20在制作过程中可以在衬底10上精确进行定位，因而形成在两个侧壁20之间的半导体层30便可以进行定位，从而使得形成的TFT可以大规模在衬底10上进行定位和集成应用。
优选的，如图7所示，上述TFT的制备方法具体包括：
S200、如图5和图6所示，在衬底10上形成半导体层30。
其中，在衬底10上形成半导体层30可以通过上述步骤S100-S103制备半导体层30的方法得到。
S201、如图5和图6所示，在形成有半导体层30的衬底10上，形成栅绝缘层40。
其中，可以通过ALD(Atomic Layer Deposition，原子层沉积法)或PECVD(等离子体化学气相沉积，Plasma Enhanced Chemical Vapor Deposition)等方法在形成有半导体层30的衬底10上形成栅绝缘层40。
S202、如图5和图6所示，在形成有栅绝缘层40的衬底10上形成金属薄膜，并通过一次构图工艺处理，形成栅极70、源极50和漏极60。其中，源极50和漏极60与半导体层30接触。
其中，栅极70、源极50和漏极60的材料可以为Pd(钯)、Ti(钛)、Al(铝)、Cr(铬)、Au(金)、Pt(铂)、TiN(氮化钛)或TaN(氮化钽)中的一种或几种材料的组合。
源极50和漏极60与半导体层30接触，可以是如图5所示的，先在栅绝缘层40上形成过孔，之后通过蒸镀或溅射工艺形成金属薄膜，并通过构图工艺处理在过孔处形成源极50和漏极60，源极50和漏极60与半导体层30接触。当然也可以是如图6所示的，先形成贯穿栅绝缘层40和半导体层30的过孔，之后通过蒸镀或溅射工艺形成金属薄膜，并通过构图工艺处理在过孔处形成源极50和漏极60，源极50和漏极60与半导体层30接触。
本发明实施例中，由于栅极70、源极50和漏极60是通过一次构图工艺形成，因而减少了构图工艺次数，提高了生产效率。
进一步优选的，形成栅绝缘层40，具体包括：
参考图6所示，在形成有半导体层30的衬底10上，形成栅绝缘薄膜，通过构图工艺处理，形成贯穿栅绝缘薄膜和半导体层30的过孔，形成栅绝缘层40；其中，过孔紧靠侧壁20。
具体的，形成上述过孔例如可以为：在形成有栅绝缘薄膜的衬底10上形成光刻胶，使掩模板的透光部分与待形成过孔的区域对应，掩模板的不透光部分与其他区域对应，并进行曝光、显影，然后采用刻蚀工艺去除显影后露出的栅绝缘薄膜，以及栅绝缘薄膜下方的半导体层薄膜，从而形成贯穿栅绝缘薄膜和半导体层30的过孔，形成栅绝缘层40，之后可将栅绝缘层40上的光刻胶去除。其中，上述刻蚀工艺可以利用RIE或ICP等方式。
本发明实施例提供一种TFT，如图5和图6所示，包括：栅极70、栅绝缘层40、半导体层30、源极50和漏极60，还包括设置在半导体层30两侧的侧壁20；侧壁20包括SiO2材料的主体和覆盖于主体表面的氨基硅氧烷单层自组装。
需要说明的是，第一，侧壁20的SiO2材料的主体可以通过先在衬底10上形成SiO2薄膜，并通过构图工艺处理后在待形成的半导体层的相对两侧形成。
第二，可以将氨丙基硅烷溶液浸涂或喷淋在形成有SiO2材料的主体的衬底10上，氨丙基硅烷会和SiO2反应，从而在侧壁20的SiO2材料主体的表面形成覆盖于主体表面的氨基硅氧烷单层自组装。
本发明实施例提供了一种TFT，由于半导体层30中的CNT管-管结接触节点数目减少，因而使得制备的半导体层30的迁移率提高，且由于制备的半导体层30中CNT形成的是平行阵列，因而CNT的均匀性和沟道定位都较好；此外，衬底10也不受耐高温材料的限制，且半导体层30的纯度更高，金属性CNT占比更低，TFT的开关性能较好。进一步地，由于半导体层30形成在两个侧壁20之间，而两个侧壁20在制作过程中可以在衬底10上精确进行定位，因而形成在两个侧壁20之间的半导体层30便可以进行定位，从而使得形成的TFT可以大规模在衬底10上进行定位和集成应用。
优选的，如图5和图6所示，半导体层30靠近衬底10设置；栅极70、源极50和漏极60同层设置；栅绝缘层40设置在半导体层30与栅极70、源极50和漏极60之间。其中，源极50和漏极60与半导体层30接触。
本发明实施例中，由于栅极70、源极50和漏极60同层设置，因而可以通过一次构图工艺形成，从而减少了构图工艺次数，提高了生产效率。
进一步优选的，如图6所示，源极50和漏极60通过栅绝缘层40上的过孔与侧壁20和半导体层30均接触。
本发明实施例还提供一种阵列基板，包括上述的TFT。
其中，阵列基板中的每个子像素除包括上述的TFT外，还包括与漏极60电联接的第一电极。
具体的，当该阵列基板为液晶显示器(Liquid Crystal Display，简称LCD)的阵列基板时，如图8所示，第一电极为像素电极801。此外如图9所示，该阵列基板还可以包括公共电极802。
当该阵列基板为有机电致发光二极管(Organic Light-Emitting Diode，简称OLED)显示器的阵列基板时，如图10所示，第一电极为阳极803，在此基础上，该阵列基板还包括阴极804，以及位于阳极803和阴极804之间的有机材料功能层805。
本发明实施例提供了一种阵列基板，由于半导体层30中的CNT管-管结接触节点数目减少，因而使得制备的半导体层30的迁移率提高，且由于制备的半导体层30中CNT形成的是平行阵列，因而CNT的均匀性和沟道定位都较好；此外，衬底10也不受耐高温材料的限制，且半导体层30的纯度更高，金属性CNT占比更低，TFT的开关性能较好。进一步地，由于半导体层30形成在两个侧壁20之间，而两个侧壁20在制作过程中可以在衬底10上精确进行定位，因而形成在两个侧壁20之间的半导体层30便可以进行定位，从而使得形成的TFT可以大规模在衬底10上进行定位和集成应用。
本发明实施例还提供一种显示面板，包括上述的阵列基板以及对盒基板。
具体的，当阵列基板为LCD的阵列基板时，该显示面板还可以包括彩膜基板，以及位于阵列基板和彩膜基板之间的液晶层。
当阵列基板为OLED显示器的阵列基板时，该显示面板还可以包括封装基板。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种半导体层的制备方法，其特征在于，包括：
在衬底上形成二氧化硅薄膜，通过构图工艺处理，在待形成的所述半导体层的相对两侧形成侧壁；
对所述侧壁进行氨基化处理，使所述侧壁的表面形成氨基硅氧烷单层自组装；
对碳纳米管溶液进行羧基化，并将羧基化的所述碳纳米管溶液制作在形成有所述侧壁的所述衬底表面，形成碳纳米管薄膜；
利用刻蚀工艺去掉除所述侧壁之间的其它部分的碳纳米管薄膜，形成所述半导体层；所述其它部分为所述衬底表面上除所述侧壁之间部分外的部分。
2.根据权利要求1所述的制备方法，其特征在于，对所述侧壁进行氨基化处理，包括：
将氨丙基硅烷溶液浸涂或喷淋在形成有所述侧壁的衬底上。
3.根据权利要求1所述的制备方法，其特征在于，对碳纳米管溶液进行羧基化，包括：
将强氧化剂与所述碳纳米管溶液混合，使所述碳纳米管溶液羧基化；
所述强氧化剂包括硝酸、浓硫酸。
4.一种TFT的制备方法，包括在衬底上形成栅极、栅绝缘层、半导体层、源极和漏极，其特征在于，所述半导体层通过权利要求1-3任一项所述的制备方法得到。
5.根据权利要求4所述的制备方法，其特征在于，所述制备方法具体包括：
在衬底上形成所述半导体层；
在形成有所述半导体层的所述衬底上，形成所述栅绝缘层；
在形成有所述栅绝缘层的所述衬底上形成金属薄膜，并通过一次构图工艺处理，形成所述栅极、所述源极和所述漏极；其中，所述源极和所述漏极与所述半导体层接触。
6.根据权利要求5所述的制备方法，其特征在于，形成所述栅绝缘层，包括：
在形成有所述半导体层的所述衬底上，形成栅绝缘薄膜，通过构图工艺处理，形成贯穿所述栅绝缘薄膜和所述半导体层的过孔，形成所述栅绝缘层；其中，所述过孔紧靠侧壁。
7.根据权利要求4-6任一项所述的制备方法，其特征在于，所述衬底为柔性衬底或硬质衬底。
8.一种TFT，包括：栅极、栅绝缘层、半导体层、源极和漏极，其特征在于，还包括设置在所述半导体层两侧的侧壁；所述侧壁包括二氧化硅材料的主体和覆盖所述主体表面的氨基硅氧烷单层自组装；
所述半导体层为通过权利要求1-3任一项所述的制备方法得到。
9.根据权利要求8所述的TFT，其特征在于，所述半导体层靠近衬底设置；
所述栅极、所述源极和所述漏极同层设置；
所述栅绝缘层设置在所述半导体层与所述栅极之间；
所述源极和所述漏极与所述半导体层接触。
10.根据权利要求9所述的TFT，其特征在于，所述源极和所述漏极通过所述栅绝缘层上的过孔与所述侧壁和所述半导体层均接触。
11.一种阵列基板，其特征在于，包括权利要求8-10任一项所述的TFT。
CN201610128473.9A 2016-03-07 2016-03-07 一种半导体层和tft的制备方法、tft、阵列基板 Active CN105609638B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610128473.9A CN105609638B (zh) 2016-03-07 2016-03-07 一种半导体层和tft的制备方法、tft、阵列基板
US15/533,128 US10431692B2 (en) 2016-03-07 2016-05-20 Preparation methods for semiconductor layer and TFT, TFT and array substrate comprising semiconductor layer
PCT/CN2016/082771 WO2017152500A1 (zh) 2016-03-07 2016-05-20 一种半导体层和tft的制备方法、tft、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610128473.9A CN105609638B (zh) 2016-03-07 2016-03-07 一种半导体层和tft的制备方法、tft、阵列基板

Publications (2)

Publication Number Publication Date
CN105609638A CN105609638A (zh) 2016-05-25
CN105609638B true CN105609638B (zh) 2018-09-11

Family

ID=55989394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610128473.9A Active CN105609638B (zh) 2016-03-07 2016-03-07 一种半导体层和tft的制备方法、tft、阵列基板

Country Status (3)

Country Link
US (1) US10431692B2 (zh)
CN (1) CN105609638B (zh)
WO (1) WO2017152500A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190107227A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN108400084B (zh) 2018-03-07 2021-03-23 京东方科技集团股份有限公司 纳米薄膜及其制作方法、薄膜晶体管及其制作方法
CN112740101B (zh) * 2019-08-16 2023-12-01 京东方科技集团股份有限公司 显示装置及其制备方法
CN112255297A (zh) * 2020-10-27 2021-01-22 北京大学深圳研究生院 一种通用型核酸检测器件及其制备方法和应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1483427A1 (en) * 2002-02-11 2004-12-08 Rensselaer Polytechnic Institute Directed assembly of highly-organized carbon nanotube architectures
KR100937085B1 (ko) * 2002-10-26 2010-01-15 삼성전자주식회사 화학적 자기조립 방법을 이용한 탄소나노튜브 적층 및패턴 형성 방법
JP4927319B2 (ja) * 2003-07-24 2012-05-09 韓国科学技術園 高密度カーボンナノチューブフィルムまたはパターンを用いたバイオチップの製造方法
JP4891550B2 (ja) * 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
JP5256850B2 (ja) * 2008-05-29 2013-08-07 ミツミ電機株式会社 電界効果トランジスタ及びその製造方法
US8946683B2 (en) * 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
CN102627409B (zh) * 2011-12-14 2015-09-09 京东方科技集团股份有限公司 一种制备碳纳米管薄膜的方法
CN104253159B (zh) 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
KR102241442B1 (ko) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
CN105336792B (zh) * 2015-11-02 2019-03-01 京东方科技集团股份有限公司 碳纳米管半导体器件及其制备方法

Also Published As

Publication number Publication date
CN105609638A (zh) 2016-05-25
WO2017152500A1 (zh) 2017-09-14
US10431692B2 (en) 2019-10-01
US20180108783A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN105609638B (zh) 一种半导体层和tft的制备方法、tft、阵列基板
Sun et al. Direct chemical-vapor-deposition-fabricated, large-scale graphene glass with high carrier mobility and uniformity for touch panel applications
KR101119215B1 (ko) 박막트랜지스터-액정표시장치 어레이 기판 및 그 제조 방법
CN105097478B (zh) 在栅极表面生长石墨烯的方法及在源漏极表面生长石墨烯的方法
WO2013044836A1 (zh) 阵列基板及其制造方法和显示装置
JP5216446B2 (ja) プラズマｃｖｄ装置及び表示装置の作製方法
US20140091280A1 (en) Array substrate and manufacturing method thereof, display device
US6846513B2 (en) Method for fabricating a silicon thin-film
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
JP2011231357A (ja) ガスバリア性薄膜、およびそれを用いた有機デバイス
CN103094287B (zh) 阵列基板及其制备方法、显示装置
CN102194742B (zh) 液晶显示器的阵列基板及其制造方法
CN105206677B (zh) 氧化物半导体薄膜晶体管及其制作方法
CN101807586A (zh) Tft-lcd阵列基板及其制造方法
CN102629035A (zh) 薄膜晶体管阵列基板及其制造方法
WO2015143745A1 (zh) 一种阵列基板的制造方法
CN105261654B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN206497907U (zh) 有机发光二极管器件、照明装置及显示器
CN106068567B (zh) 具有聚合物芯的vtft
CN109950254A (zh) 一种阵列基板及其制造方法和显示面板
KR20070040647A (ko) 탄소나노튜브의 길이 균일화 방법 및 이를 이용한전계방출소자의 제조방법
CN105206567A (zh) 一种阵列基板及其制作方法
CN109950253A (zh) 一种阵列基板及其制造方法和显示面板
CN110993492A (zh) 基于等离子工艺的同步生成并图形化石墨烯的方法
CN107978672A (zh) 一种霍尔元件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant