TWI464788B - 感測元件陣列及其製作方法 - Google Patents

感測元件陣列及其製作方法 Download PDF

Info

Publication number
TWI464788B
TWI464788B TW100147969A TW100147969A TWI464788B TW I464788 B TWI464788 B TW I464788B TW 100147969 A TW100147969 A TW 100147969A TW 100147969 A TW100147969 A TW 100147969A TW I464788 B TWI464788 B TW I464788B
Authority
TW
Taiwan
Prior art keywords
sensing
pattern
layer
conductive layer
patterned conductive
Prior art date
Application number
TW100147969A
Other languages
English (en)
Other versions
TW201327641A (zh
Inventor
Chih Ming Lai
Yung Hui Yeh
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100147969A priority Critical patent/TWI464788B/zh
Priority to US13/411,623 priority patent/US8723278B2/en
Publication of TW201327641A publication Critical patent/TW201327641A/zh
Application granted granted Critical
Publication of TWI464788B publication Critical patent/TWI464788B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

感測元件陣列及其製作方法
本揭露是有關於一種感測元件陣列,且特別是有關於一種可利用捲對捲製程製作的感測元件陣列。
由於可撓性電子元件具有輕薄、可撓曲、耐衝擊、安全性高以及方便攜帶等特性,因此可撓性電子元件勢必會成為下一世代的主流。一般而言,製作電子元件於可撓性基板上的方式,需先藉由黏著層將可撓性基板貼附於硬質基板上。之後,直接於黏著於硬質基板上的可撓性基板上製作所需之電子元件。最後,再將可撓性基板及可撓性基板上的電子元件從硬質基板上取下。
然而,可撓性基板通常具有較大的熱膨脹係數,在可撓式電子裝置的製程中,可撓性基板會因環境溫度變化而膨脹或收縮。特別是,硬質基板與可撓性基板之間的膨脹係數差異更會造成額外的應力累積於電子元件中。因此,在可撓性基板上製作薄膜電晶體之類的電子元件時往往需要克服對位精準度不高以及溫度限制相關的問題。因此,一種利用捲對捲製程(roll-to-roll process)在可撓性基板上製作薄膜電晶體的技術遂被提出。捲對捲連續式製程具有低建廠成本、大面積化之優勢,極適合應用於薄膜電晶體陣列製程。
本揭露提供一種感測元件陣列的製作方法,可應用捲對捲製程製作低成本、大面積的感測元件陣列。
本揭露提供一種感測元件陣列,由主動式的感測元件所構成以感測所承受的壓力的變化。
本揭露提出一種感測元件陣列的製作方法。於一基板上形成一第一圖案化導電層。第一圖案化導電層包括一感測線、一第一電源線、一源汲極圖案以及一分支圖案。感測線、第一電源線以及源汲極圖案各自分離,而分支圖案連接於第一電源線。源汲極圖案包括一第一部份以及一第二部份,且第一部份與感測線相鄰而第二部分與分支圖案相鄰。於第一圖案化導電層上形成一通道層。通道層包括一第一通道以及一第二通道,其中第一通道連接於第一部份與感測線之間,而第二通道連接於第二部分與分支圖案之間。於基板上依序形成一絕緣材料層以及一導電材料層並且圖案化絕緣材料層以及導電材料層以形成一第一絕緣層以及一第二圖案化導電層。第一絕緣層與第二圖案化導電層的邊緣實質上彼此切齊。第二圖案化導電層包括一選擇線、一閘極圖案以及一閘極連接圖案。選擇線橫越感測線以及源汲極圖案的第一部份並位於第一通道上。閘極圖案位於第二通道上,而閘極連接圖案連接於閘極圖案。於第二圖案化導電層上形成一第二絕緣層。第二絕緣層具有一第一連接開口以暴露出閘極連接圖案。於第二絕緣層上形成一第三圖案化導電層。第三圖案化導電層包括電性連接於閘極連接圖案的一感測電極。
本揭露另提出一種感測元件陣列,其配置於一基板上。感測元件陣列包括一第一圖案化導電層、一通道層、一第一絕緣層、一第二圖案化導電層、一第二絕緣層以及一第三圖案化導電層。第一圖案化導電層包括一感測線、一第一電源線、一源汲極圖案以及一分支圖案。感測線、第一電源線以及源汲極圖案各自分離,而分支圖案連接於第一電源線。源汲極圖案包括一第一部份以及一第二部份,其中第一部份與感測線相鄰而第二部分與分支圖案相鄰。通道層包括一第一通道以及一第二通道。第一通道連接於第一部份與感測線之間,第二通道連接於第二部分與分支圖案之間。第一絕緣層與第二圖案化導電層的邊緣實質上彼此切齊。第二圖案化導電層包括一選擇線、一閘極圖案以及一閘極連接圖案。選擇線橫越感測線以及源汲極圖案的第一部份並位於第一通道上。閘極圖案位於第二通道上,而閘極連接圖案連接於閘極圖案。第二絕緣層具有一第一連接開口以暴露出閘極連接圖案。第三圖案化導電層包括電性連接於閘極連接圖案的一感測電極。
為讓本揭露之上述特徵能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖6A繪示為本揭露第一實施例的感測元件陣列的製作流程上視圖,而圖1B至圖6B分別為圖1A至圖6A沿剖線I-I’所繪示的剖面示意圖。請同時參照圖1A與圖1B,本實施例的製作方法可以是於一基板10上形成一第一圖案化導電層100。第一圖案化導電層100包括一感測線110、一第一電源線120、一源汲極圖案130、一分支圖案140以及一感測電極連接圖案150。感測線110、第一電源線120、源汲極圖案130、以及感測電極連接圖案150各自分離,而分支圖案140連接於第一電源線120。另外,源汲極圖案130包括一第一部份130A以及一第二部份130B,其中第一部份130A與感測線110相鄰而第二部分130B與分支圖案140相鄰。感測電極連接圖案150則包括一連接部150A與連接於連接部150A的一第一延伸部150B。第一延伸部150B鄰近於第一電源線120。
具體來說,基板10可以是可撓性基板,且本實施例可以採用捲對捲製程在基板10上製作第一圖案化導電層100,其中基板10的材質例如是塑膠、金屬、不銹鋼或是表面塗佈塑膠薄膜之不銹鋼等可撓性的材質。因此,第一圖案化導電層100的製作過程不需高製程溫度而可以避免基板10因過高的製程溫度而變形或是損壞。
然而,本揭露不以此為限,在其他的實施例中,基板10可以是硬質基板,而第一圖案化導電層100可以採用既有的成膜製程(例如化學沉積製程、物理沉積製程)來製作。另外,基板10為可撓性基板時也可以將可撓性基板暫時地貼附於硬質基板上以便於採用既有的成膜製程(例如化學沉積製程、物理沉積製程)來製作第一圖案化導電層100。或是,第一圖案化導電層100可以採用片對片(sheet to sheet)的製作方式形成於基板10上。值得一提的是,本實施例的其他構件也可以採用上述的各種方式來製作,而不需特別地侷限於捲對捲製程或是其他成膜製程。
第一圖案化導電層100的材質可選自於由鈦、鋁、鉬、鉻、鉬鎢合金、銦錫氧化物(ITO)或上述組合所構成的族群。在一實施例中,第一圖案化導電層100可以是單層材料層所構成,也可選擇以多層材料層堆疊而成。舉例而言,第一圖案化導電層100可以由鈦/鋁、鈦/鉬、鈦/鋁/鈦、鈦/鋁/鉬、鉬/鋁/鉬、鋁/ITO的疊層所構成。
接著,請參照圖2A與圖2B,於第一圖案化導電層100上形成預圖案化通道層200’,其中預圖案化通道層200’包括有第一預圖案化通道210’、第二預圖案化通道220’以及第三預圖案化通道230’。第一預圖案化通道210’連接於源汲極圖案130的第一部份130A與感測線110之間。第二預圖案化通道220’連接於源汲極圖案130的第二部分130B與分支圖案140之間。第三預圖案化通道230’連接於感測電極連接圖案150的第一延伸部150B與第一電源線120之間。
預圖案化通道層200’的材質包括氧化鋅、銦鎵鋅氧化物、銦鋁鋅氧化物、銦鉿鋅氧化物或銦鋅錫氧化物。更具體而言,預圖案化通道層200’還選擇性地具有一摻質,且本實施例所採用的摻質選自於由銦、鋁、鎵、錫、鉿或上述之組合所構成的族群。也就是說,預圖案化通道層200’可以是摻雜有銦、鋁、鎵、錫、鉿或上述之組合的氧化鋅金屬氧化物半導體薄膜(doped ZnO)。另外,預圖案化通道層200’可採用捲對捲製程或是其他成膜製程加以製作。
隨之,請參照圖3A與圖3B,於基板10上依序形成一絕緣材料層以及一導電材料層並且圖案化絕緣材料層以及導電材料層以形成一第一絕緣層300以及一第二圖案化導電層400。本實施例的第二圖案化導電層400可以選用的材質與疊層結構相似於第一圖案化導電層100。絕緣材料層的材料可以為Si3N4,SiO2或Al2O3,Ta2O5,HfO2,TiO2等絕緣薄膜,或將上述絕緣薄膜材料以雙層或三層薄膜堆疊組合來形成第一絕緣層300。當然,第一絕緣層300與第二圖案化導電層400的形成方式也可以是捲對捲濺鍍製程或是其他的成膜製程。
在此步驟中,圖案化絕緣材料層以及導電材料層的方法包括先將導電材料層圖案化成第二圖案化導電層400,。隨之,以第二圖案化導電層為罩幕將絕緣材料層圖案化成圖案化第一絕緣層300。此時,第一絕緣層300與第二圖案化導電層400的邊緣實質上彼此切齊。也就是說,本實施例的製作方法使得第二圖案化導電層400與第一絕緣層300自行對準(self-aligned)而讓兩膜層有大致相同的圖案。
另外,由於圖2A與圖2B中的預圖案化通道層200’與第二圖案化導電層400是藉由不同遮罩(光罩)圖案化而成。所以,如圖3B所繪示的虛線部份,預圖案通道層200’的一暴露部240’可能被暴露出來。因此,本步驟可以進一步以第二圖案化導電層400為罩幕移除暴露出的暴露部240’以形成通道層200。在此步驟中,圖2A與圖2B中的第一預圖案化通道210’、第二預圖案化通道220’以及第三預圖案化通道230’分別被圖案化成圖3A與圖3B中所繪示的第一通道210、第二通道220以及第三通道230。如此一來,通道層200的邊緣與第二圖案化導電層400的邊緣有一部分是彼此重疊的,而可視為自行對準的設計。
在本實施例中,第二圖案化導電層400包括一選擇線410、一閘極圖案420以及一閘極連接圖案430。選擇線410橫越感測線110以及源汲極圖案130的第一部份130A並位於第一通道210上以定義出第一電晶體T1。閘極圖案420位於第二通道220上並橫越源汲極圖案130的第二部分130B與分支圖案140以定義出第二電晶體T2。閘極連接圖案430連接於閘極圖案420並且具有一第二延伸部430A,其中第二延伸部430A位於第三通道230上方,並且橫越感測電極連接圖案150的第一延伸部150B與第一電源線120以構成第三電晶體T3。
在此,第一圖案化導電層100接觸於第一通道210、第二通道220以及第三通道230的部份可以作為第一電晶體T1、第二電晶體T2以及第三電晶體T3的源極/汲極。第一電晶體T1的源極/汲極其中一者與第二電晶體T2的源極/汲極其中一者共同地由源汲極圖案130所構成,而使第一電晶體T1與第二電晶體T2連接在一起。另外,第二電晶體T2的閘極由閘極圖案420構成,而第三電晶體T3的閘極由閘極連接圖案430的第二延伸部430A構成,所以第二電晶體T2的閘極與第三電晶體T3的閘極彼此連接在一起。
更進一步而言,本實施例可以藉由圖案化製程的控制使第二圖案化導電層400以及第一絕緣層300暴露出感測電極連接圖案150的連接部150A並使閘極連接圖案430鄰近於被暴露的感測電極連接圖案150的連接部150A。也就是說,第一絕緣層300的開口W300與第二圖案化導電層400的開口W400可以彼此重疊並且同時地暴露出感測電極連接圖案150的連接部150A。特別是,由圖3A的上視圖來看,感測電極連接圖案150的連接部150A與閘極連接圖案430在基板10上構成併排的兩個構件。
隨後,請參照圖4A圖4B,於第二圖案化導電層400上形成一第二絕緣層500,其中第二絕緣層500具有一連接開口W500。本實施例的第二絕緣層500可以選用的材質與製程相似於第一絕緣層300。在本實施例中,連接開口W500至少同時地暴露出閘極連接圖案430以及感測電極連接圖案150的連接部150A。
接著,請參照圖5A與圖5B,於第二絕緣層500上形成一第三圖案化導電層以構成感測電極610。藉由連接開口W500以及開口W400與W300的設計,感測電極610可以同時地連接於閘極連接圖案430以及感測電極連接圖案150的連接部150A。此時,第二電晶體T2的閘極與第三電晶體T3的閘極可以藉由感測電極610連接至第三電晶體T3的源/汲極。
另外,請參照圖6A與圖6B,為了保護第一電晶體T1、第二電晶體T2以及第三電晶體T3,本實施例可以於基板10上形成一第三絕緣層700以覆蓋住第一電晶體T1、第二電晶體T2以及第三電晶體T3。另外,第三絕緣層700中設置有開口W700以將感測電極610暴露出來以構成感測元件陣列1000。本實施例的第三絕緣層700可以選用的材質與製程方法相似於第一絕緣層300,或者是使用適合塗佈製程的有機絕緣薄膜材料例如聚乙烯砒咯烷(polyvinyl pyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、Cinnamate-based polyvinylphenols(Ci-PVP)、聚對二甲苯parylenes、photoacryl(JSR公司(JSR co.)的PC403)。
在本實施例中,第一電晶體T1、第二電晶體T2與第三電晶體T3的連接方式可以實現一種主動式陣列感測元件的讀取電路,其中第一電晶體T1為感測電路單元中之切換電晶體,第二電晶體T2、第三電晶體T3與感測元件組成一個電流鏡(current mirror)之電路架構,不過本揭露不以此為限。另外,本實施例之第二電晶體T2與第三電晶體T3的連接藉由感測電極610實現,而不需設置額外的連接構件。在沒有額外的連接構件的設計下,兼具感測與連接作用的感測電極610可以具有較大的配置面積而有助於增加感測元件的感測面積。也就是說,感測元件陣1000具備有高感測開口率。
圖7繪示為本揭露第一實施例的感測面板的剖面示意圖。請參照圖7,感測面板1包括有形成於基板10上的感測元件陣列1000、一感測介質層1200以及一對向電極層1300,其中對向電極1300與感測元件陣列1000的感測電極610分別位於感測介質層1200之相對兩側。在此,感測元件陣列1000例如是藉由前述圖1A~6A以及圖1B~6B所繪示的步驟製作而成,因此感測元件陣列1000所具有的構件可以參照於前述段落。另外,感測介質層1200的材質可以是例如碳膠等可以因所承受的壓力而發生電性變化的材料。所以,使用者按壓感測面板1時,感測介質層1200的電性變化可以由感測元件陣列1000測得而實現壓力的感測。此時,感測面板1例如是電阻式感測面板。
圖8A至圖13A繪示為本揭露第二實施例的感測元件陣列的製作流程上視圖,而圖8B至圖13B分別為圖8A至圖13A沿剖線II-II’所繪示的剖面示意圖。請同時參照圖8A與圖8B,本實施例的製作方法可以是於一基板10上形成一第一圖案化導電層102。第一圖案化導電層102包括一感測線110、一第一電源線120、一源汲極圖案130、一分支圖案140以及一感測電極連接圖案152。在本實施例中,感測線110、第一電源線120、源汲極圖案130以及分支圖案140的配置關係與前述第一實施例相似,而不在此重複描述。另外,基板10與第一圖案化導電層102的材質以及製作方式可以參照前述實施例的描述。
具體而言,本實施例的第一圖案化導電層102與前述第一實施例的第一圖案化導電層100間主要的差異在於,第一圖案化導電層102的感測電極連接圖案152包括連接部152A、第一延伸部152B以及感測部152C。第一延伸部152B連接於感測部152C與連接部152A之間,而第一延伸部152B鄰近於第一電源線120。
接著,請參照圖9A與圖9B,於第一圖案化導電層100上形成預圖案化通道層200’,其中預圖案化通道層200’包括有第一預圖案化通道210’、第二預圖案化通道220’以及第三預圖案化通道230’。本實施例之預圖案化通道層200’實質上相似於第一實施例的預圖案化通道層200’,因此預圖案化通道層200’的材質、配置位置及製作方式不再重複描述。
隨之,請參照圖10A與圖10B,於基板10上依序形成一絕緣材料層以及一導電材料層並且圖案化絕緣材料層以及導電材料層以形成一第一絕緣層302以及一第二圖案化導電層402。相似於第一實施例,圖案化絕緣材料層以及導電材料層的方法包括先將導電材料層圖案化成第二圖案化導電層402,隨之以第二圖案化導電層為罩幕將絕緣材料層圖案化成圖案化第一絕緣層302。此時,第一絕緣層302與第二圖案化導電層402的邊緣實質上彼此切齊。
與第一實施例相似地,本步驟可以進一步以第二圖案化導電層402為罩幕移除預圖案通道層200’被暴露出來的部份以形成通道層200。在此,圖9A與圖9B中的第一預圖案化通道210’、第二預圖案化通道220’以及第三預圖案化通道230’分別被圖案化成第一通道210、第二通道220以及第三通道230。
在本實施例中,第二圖案化導電層402包括一選擇線412、一閘極圖案422、一閘極連接圖案432以及一第二電源線442。選擇線412橫越感測線110以及源汲極圖案130的第一部份130A並位於第一通道210上以定義出第一電晶體T1。閘極圖案422位於第二通道220上並橫越源汲極圖案130的第二部分130B與分支圖案140以定義出第二電晶體T2。另外,第二電源線442位於第三通道230上方,並且橫越感測電極連接圖案152的第一延伸部152B與第一電源線120以構成第三電晶體T3。
此外,本實施例可以藉由圖案化製程的控制使第二圖案化導電層402以及第一絕緣層302暴露出感測電極連接圖案152的連接部152A與感測部152C並使閘極連接圖案432鄰近於被暴露的感測電極連接圖案152的連接部152A。此時,由圖10A的上視圖來看,感測電極連接圖案152的連接部152A與閘極連接圖案432在基板10上構成併排的兩個構件。
隨後,請參照圖11A圖11B,於第二圖案化導電層402上形成一第二絕緣層502,其中第二絕緣層502具有第一連接開口W502A與第二連接開口W502B。第一連接開口W502A暴露出閘極連接圖案432以及感測電極連接圖案152的連接部152A。第二連接開口W502B則暴露出感測電極連接圖案152的感測部152C。
接著,請參照圖12A與圖12B,於第二絕緣層502上形成一第三圖案化導電層602以定義出感測電極612與連接電極622。在本實施例中,感測電極612透過第二連接開口W502B連接於感測電極圖案152的感測部152C,而連接電極622則透過第一連接開口W502A連接於感測電極圖案152的連接部152A以及閘極連接圖案432。如此一來,第二電晶體T2的閘極可以連接於第三電晶體T3的源/汲極其中一者,而第一電晶體T1的源/汲極其中一者藉由源汲極圖案130的設計而連接於第二電晶體T2的源/汲極其中一者,藉以構成電流讀取電路。不過,本揭露不以此為限。
之後,請參照圖13A與圖13B,為了保護第一電晶體T1、第二電晶體T2、第三電晶體T3以及連接電極622,本實施例可以於基板10上形成一第三絕緣層702以覆蓋住第一電晶體T1、第二電晶體T2、第三電晶體T3以及連接電極622。值得一提的是,第三絕緣層702中設置有開口W702以將感測電極612暴露出來以構成感測元件陣列2000。在本實施例中,第一電晶體T1、第二電晶體T2與第三電晶體T3的連接方式可以實現一種主動式陣列感測元件的讀取電路,第一電晶體T1為感測電路單元中之切換電晶體,第二電晶體T2、第三電晶體T3與感測元件組成一個反相器之電路架構,不過本揭露不以此為限。
圖14繪示為本揭露第二實施例的感測面板的剖面示意圖。請參照圖14,感測面板2包括有形成於基板10上的感測元件陣列2000、一感測介質層1200以及一對向電極層1300,其中對向電極1300與感測元件陣列2000的感測電極612分別位於感測介質層1200之相對兩側。在此,感測元件陣列2000例如是藉由前述圖8A~13A以及圖8B~13B所繪示的步驟製作而成,因此感測元件陣列2000所具有的構件可以參照於前述段落。另外,感測介質層1200的材質可以是例如碳膠等可以因承受的壓力而發生電性變化的材料。所以,使用者按壓感測面板2的過程中,感測介質層1200的電性變化可以由感測元件陣列2000測得而實現壓力的感測。此時,感測面板2例如是電阻式感測面板。
圖15A至圖20A繪示為本揭露第三實施例的感測元件陣列的製作流程上視圖,而圖15B至圖20B分別為圖15A至圖20A沿剖線III-III’所繪示的剖面示意圖。請同時參照圖15A與圖15B,本實施例的製作方法可以是於一基板10上形成一第一圖案化導電層104。第一圖案化導電層102包括一感測線110、一第一電源線120、一源汲極圖案130以及一分支圖案140。在本實施例中,感測線110、第一電源線120、源汲極圖案130以及分支圖案140的配置關係與前述第一實施例相似,而不在此重複描述。具體而言,本實施例的第一圖案化導電層104未包括第一實施例所描述的感測電極連接圖案150。
接著,請參照圖16A與圖16B,於第一圖案化導電層104上形成預圖案化通道層204’,其中預圖案化通道層204’包括有第一預圖案化通道214’以及第二預圖案化通道224’。第一預圖案化通道214’連接於感測線110與源汲極圖案130的第一部份130A之間,而第二預圖案化通道224’連接於分支圖案140與源汲極圖案130的第二部份130B之間。
隨之,請參照圖17A與圖17B,於基板10上依序形成一絕緣材料層以及一導電材料層並且圖案化絕緣材料層以及導電材料層以形成一第一絕緣層304以及一第二圖案化導電層404。相似於第一實施例,圖案化絕緣材料層以及導電材料層的方法包括先將導電材料層圖案化成第二圖案化導電層404,隨之以第二圖案化導電層為罩幕將絕緣材料層圖案化成圖案化第一絕緣層304。此時,第一絕緣層304與第二圖案化導電層402的邊緣實質上彼此重疊。
另外,本步驟可以進一步以第二圖案化導電層404為罩幕移除預圖案通道層204’被暴露出來的部份以形成通道層204。在此,圖16A與圖16B中的第一預圖案化通道214’以及第二預圖案化通道224’分別被圖案化成第一通道214以及第二通道224。
在本實施例中,第二圖案化導電層404包括一選擇線414、一閘極圖案424、一閘極連接圖案434以及一電容圖案444。選擇線414橫越感測線110以及源汲極圖案130的第一部份130A並位於第一通道214上以定義出第一電晶體T1。閘極圖案424位於第二通道224上並橫越源汲極圖案130的第二部分130B與分支圖案140以定義出第二電晶體T2。另外,本實施例的第二圖案化導電層404中,電容圖案444連接於閘極圖案424並疊置於分支圖案140遠離基板10的一側。電容圖案444與分支圖案140之間夾有第一絕緣層304而構成一電容器結構,以提供感測時的參考電容值。不過,本揭露不以此為限。在其他實施例中,第二圖案化導電層404可以未包括有電容圖案444。
隨後,請參照圖18A圖18B,於第二圖案化導電層404上形成一第二絕緣層504,其中第二絕緣層504具有一連接開口W504,其中連接開口W504暴露出閘極連接圖案434。
接著,請參照圖19A與圖19B,於第二絕緣層504上形成一第三圖案化導電層以定義出感測電極614。在本實施例中,感測電極614透過連接開口W504連接於閘極連接圖案434。
之後,請參照圖20A與圖20B,為了保護第一電晶體T1以及第二電晶體T2,本實施例可以於基板10上形成一第三絕緣層704以覆蓋住第一電晶體T1、第二電晶體T2、第三電晶體T3。另外,第三絕緣層704中設置有開口W704以將感測電極614暴露出來以構成感測元件陣列3000。在本實施例中,第一電晶體T1、第二電晶體T2的連接方式可以實現一種主動式陣列感測元件的讀取電路,第一電晶體T1為感測電路單元中之切換電晶體,第二電晶體T2與電容感測元件組成一個可偵測感測元件之電容值變化之電路架構,不過本揭露不以此為限。
圖21繪示為本揭露第三實施例的感測面板的剖面示意圖。請參照圖21,感測面板3包括有形成於基板10上的感測元件陣列3000、一感測介質層1204以及一對向電極層1300,其中對向電極1300與感測元件陣列3000的感測電極614分別位於感測介質層1204之相對兩側。在此,感測元件陣列3000例如是藉由前述圖15A~20A以及圖15B~20B所繪示的步驟製作而成,因此感測元件陣列3000的設計可以參照於前述段落。另外,對向電極層1300可以對應於感測電極614配置,而感測介質層1204的材質可以是絕緣材料,例如具壓電特性的聚偏二氟乙烯PVDF(Polyvinylidene fluoride)薄膜、聚丙烯PP(polypropylene)薄膜。所以,使用者按壓感測面板3的過程中,對向電極1300與感測元件陣列3000的感測電極614間的電容變化可以由感測元件陣列3000測得而實現壓力的感測。換言之,感測面板3為電容式感測面板。
圖22A繪示為本揭露第四實施例的感測元件陣列的上視示意圖,而圖22B為圖22A沿剖線IV-IV’、V-V’所繪示的剖面示意圖。請參照圖22A與圖22B,感測元件陣列4000實質上相似於感測元件陣列2000,因此兩實施例中相同的元件將以相同的元件符號標示。此外,感測元件陣列4000的製作方法可以參照前述之感測元件陣列2000的製作方法。具體而言,本實施例與第二實施例的差異主要在於,分支圖案144的面積大於第二實施例中分支圖案140的面積,且感測元件陣列4000的第二圖案化導電層406更包括有電容圖案446。此外,電容圖案446與分支圖案144之間夾有第一絕緣層306而構成一電容器結構,以提供感測時的參考電容值。在本實施例中,第一電晶體T1、第二電晶體T2與第三電晶體T3的連接方式可以實現一種主動式陣列感測元件的讀取電路,第一電晶體T1為感測電路單元中之切換電晶體,第二電晶體T2、第三電晶體T3與電容感測元件組成一個可偵測感測元件之電容值變化之電路架構,不過本揭露不以此為限。
圖23繪示為本揭露第四實施例的感測面板的剖面示意圖。請參照圖23,感測面板4包括有形成於基板10上的感測元件陣列4000、一感測介質層1204以及一對向電極層1300,其中對向電極1300與感測元件陣列4000的感測電極612分別位於感測介質層1204之相對兩側。在此,感測介質層1204的材質可以是絕緣材料,例如具壓電特性的聚偏二氟乙烯PVDF(Polyvinylidene fluoride)薄膜、聚丙烯PP(polypropylene)薄膜。所以,使用者按壓感測面板4的過程中,對向電極1300與感測元件陣列4000的感測電極612間的電容變化可以由感測元件陣列4000測得而實現壓力的感測。換言之,感測面板4為電容式感測面板。
綜上所述,本揭露的感測元件陣列及其製作方法使得第二絕緣層具有連接開口以暴露出第二金屬層所構成的閘極連接圖案甚至暴露出第一金屬層所構成的感測電極連接圖案。同時,閘極連接圖案連接於電晶體的閘極而感測電極連接圖案連接於另一電晶體的源/汲極。因此,第三圖案化金屬層可以透過第一絕緣層中的連接開口連接於閘極連接圖案或是感測電極連接圖案或是同時連接於閘極連接圖案與感測電極連接圖案以實現感測元件之製作。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作些許之更動與潤飾,故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
1~4...感測面板
10...基板
100、102、104...第一圖案化導電層
110...感測線
120...第一電源線
130...源汲極圖案
130A...第一部分
130B...第二部分
140、144...分支圖案
150、152...感測電極連接圖案
150A、152A...連接部
150B、152B...第一延伸部
152C...感測部
200、204...通道層
200’、204’...預圖案化通道層
210、214...第一通道
210’、214’...第一預圖案化通道
220、224...第二通道
220’、224’...第二預圖案化通道
230...第三通道
230’...第三預圖案化通道
300、302、304、306...第一絕緣層
400、402、404、406...第二圖案化導電層
410、412...選擇線
420、422...閘極圖案
430、432...閘極連接圖案
430A...第二延伸部
442...第二電源線
444、446...電容圖案
500、502、504...第二絕緣層
602...第三圖案化導電層
610、612、614...感測電極
622...連接電極
700、702、704...第三絕緣層
1000、2000、3000、4000...感測元件陣列
1200、1204...感測介質層
1300...對向電極層
W300、W400、W700、W702、W704...開口
W500、W504...連接開口
W502A...第一連接開口
W502B...第二連接開口
圖1A至圖6A繪示為本揭露第一實施例的感測元件陣列的製作流程上視圖。
圖1B至圖6B分別為圖1A至圖6A沿剖線I-I’所繪示的剖面示意圖。
圖7繪示為本揭露第一實施例的感測面板的剖面示意圖。
圖8A至圖13A繪示為本揭露第二實施例的感測元件陣列的製作流程上視圖。
圖8B至圖13B分別為圖8A至圖13A沿剖線II-II’所繪示的剖面示意圖。
圖14繪示為本揭露第二實施例的感測面板的剖面示意圖。
圖15A至圖20A繪示為本揭露第三實施例的感測元件陣列的製作流程上視圖。
圖15B至圖20B分別為圖15A至圖20A沿剖線III-III’所繪示的剖面示意圖。
圖21繪示為本揭露第三實施例的感測面板的剖面示意圖。
圖22A繪示為本揭露第四實施例的感測元件陣列的上視示意圖。
圖22B為圖22A沿剖線IV-IV’、V-V’所繪示的剖面示意圖。
圖23繪示為本揭露第四實施例的感測面板的剖面示意圖。
1...感測面板
10...基板
610...感測電極
1000...感測元件陣列
1200...感測介質層
1300...對向電極

Claims (28)

  1. 一種感測元件陣列的製作方法,包括:於一基板上形成一第一圖案化導電層,該第一圖案化導電層包括一感測線、一第一電源線、一源汲極圖案以及一分支圖案,該感測線、該第一電源線以及該源汲極圖案各自分離,而該分支圖案連接於該第一電源線,其中該源汲極圖案包括一第一部份以及一第二部份,該第一部份與該感測線相鄰而該第二部分與該分支圖案相鄰;於該第一圖案化導電層上形成一通道層,該通道層包括一第一通道以及一第二通道,該第一通道連接於該第一部份與該感測線之間,該第二通道連接於該第二部分與該分支圖案之間;於該基板上依序形成一絕緣材料層以及一導電材料層並且圖案化該絕緣材料層以及該導電材料層以形成一第一絕緣層以及一第二圖案化導電層,使該第一絕緣層與該第二圖案化導電層的邊緣實質上彼此切齊,其中該第二圖案化導電層包括一選擇線、一閘極圖案以及一閘極連接圖案,該選擇線橫越該感測線以及該源汲極圖案的該第一部份並位於該第一通道上,該閘極圖案位於該第二通道上,而該閘極連接圖案連接於該閘極圖案;於該第二圖案化導電層上形成一第二絕緣層,該第二絕緣層具有一第一連接開口以暴露出該閘極連接圖案;以及於該第二絕緣層上形成一第三圖案化導電層,該第三圖案化導電層包括電性連接於該閘極連接圖案的一感測電極。
  2. 如申請專利範圍第1項所述之感測元件陣列的製作方法,其中該感測電極係直接形成於該第一連接開口所暴露出來的該閘極連接圖案上。
  3. 如申請專利範圍第1項所述之感測元件陣列的製作方法,其中形成該第二圖案化金屬層的方法更包括形成一電容圖案,該電容圖案連接於該閘極圖案並疊置於該分支圖案遠離該基板的一側。
  4. 如申請專利範圍第1項所述之感測元件陣列的製作方法,其中圖案化該絕緣材料層以及該導電材料層的方法更包括:將該導電材料層圖案化成該第二圖案化導電層;以及以該第二圖案化導電層為罩幕將該絕緣材料層圖案化成圖案化該第一絕緣層。
  5. 如申請專利範圍第4項所述之感測元件陣列的製作方法,其中形成形成該通道層的方法包括:於該基板上形成一預圖案化通道層,其中形成該第二圖案化導電層與該第一絕緣層之後,該預圖案化通道層的一暴露部被暴露出來;以及以該第二圖案化導電層為罩幕移除暴露出的該暴露部以形成該通道層。
  6. 如申請專利範圍第1項所述之感測元件陣列的製作方法,其中形成該第一圖案化導電層的方法更包括形成一感測電極連接圖案,該感測線、該第一電源線、該源汲極圖案以及該感測電極連接圖案各自分離,且該感測電極連接圖案包括一連接部與連接於該連接部的一第一延伸部,該第一延伸部鄰近於該第一電源線,且形成該通道層的方法更包括形成一第三通道連接於該第一延伸部與該第一電源線之間。
  7. 如申請專利範圍第6項所述之感測元件陣列的製作方法,其中圖案化該導電材料層以及該絕緣材料層的方法包括使該第二圖案化導電層以及該第一絕緣層暴露出該感測電極連接圖案並使該閘極連接圖案鄰近於被暴露的該感測電極連接圖案。
  8. 如申請專利範圍第7項所述之感測元件陣列的製作方法,其中形成該第二絕緣層的方法包括使該第一連接開口同時地暴露出該閘極連接圖案以及該感測電極連接圖案。
  9. 如申請專利範圍第8項所述之感測元件陣列的製作方法,其中形成該第三圖案化導電層的方法包括使該感測電極同時地藉由該第一連接開口接觸該感測電極連接圖案以及該閘極連接圖案。
  10. 如申請專利範圍第6項所述之感測元件陣列的製作方法,其中形成該第二圖案化導電層的方法更包括使該閘極連接圖案具有一第二延伸部,該第二延伸部橫越該第一延伸部以及該第一電源線,且該第二延伸部位於該第三通道上方。
  11. 如申請專利範圍第6項所述之感測元件陣列的製作方法,其中形成該第一圖案化導電層的方法更包括使該感測電極連接圖案更包括一感測部,該第一延伸部連接於該感測部與該連接部之間,且形成該第二絕緣層的方法更包括於該第二絕緣層中形成暴露出該連接部的一第二連接開口。
  12. 如申請專利範圍第11項所述之感測元件陣列的製作方法,其中形成該第二圖案化導電層的方法更包括形成一第二電源線,橫越該第一延伸部以及該第一電源線,且該第二電源線遮蓋於該第三通道。
  13. 如申請專利範圍第11項所述之感測元件陣列的製作方法,其中形成該第三圖案化導電層的方法更包括使該感測電極藉由該第二連接開口連接該感測電極連接圖案的該感測部以及形成一連接電極,使該連接電極藉由該第一連接開口連接該感測電極連接圖案的該連接部以及該閘極連接圖案。
  14. 如申請專利範圍第1項所述之感測元件陣列的製作方法,更包括於該基板上形成一感測介質層以及一對向電極層,其中該對向電極與該感測電極分別位於該感測介質層之相對兩側。
  15. 如申請專利範圍第1項所述之感測元件陣列的製作方法,其中形成該第一圖案化導電層、該通道層、該第一絕緣層以及該第二圖案化導電層的方法包括捲對捲製程。
  16. 一種感測元件陣列,配置於一基板上,該感測元件陣列包括:一第一圖案化導電層,包括一感測線、一第一電源線、一源汲極圖案以及一分支圖案,該感測線、該第一電源線以及該源汲極圖案各自分離,而該分支圖案連接於該第一電源線,其中該源汲極圖案包括一第一部份以及一第二部份,該第一部份與該感測線相鄰而該第二部分與該分支圖案相鄰;一通道層,包括一第一通道以及一第二通道,該第一通道連接於該第一部份與該感測線之間,該第二通道連接於該第二部分與該分支圖案之間;一第一絕緣層;一第二圖案化導電層,該第一絕緣層與該第二圖案化導電層的邊緣實質上彼此切齊,其中該第二圖案化導電層包括一選擇線、一閘極圖案以及一閘極連接圖案,該選擇線橫越該感測線以及該源汲極圖案的該第一部份並位於該第一通道上,該閘極圖案位於該第二通道上,而該閘極連接圖案連接於該閘極圖案;一第二絕緣層,具有一第一連接開口以暴露出該閘極連接圖案;以及一第三圖案化導電層,包括電性連接於該閘極連接圖案的一感測電極。
  17. 如申請專利範圍第16項所述之感測元件陣列,其中該感測電極係直接連接於該第一連接開口所暴露出來的該閘極連接圖案上。
  18. 如申請專利範圍第16項所述之感測元件陣列,其中該第二圖案化金屬層更包括一電容電極,該電容電極連接於該閘極圖案並疊置於該分支圖案遠離該基板的一側。
  19. 如申請專利範圍第16項所述之感測元件陣列,其中該第一圖案化導電層的方法更包括一感測電極連接圖案,該感測線、該第一電源線、該源汲極圖案以及該感測電極連接圖案各自分離,且該感測電極連接圖案包括一連接部與連接於該連接部的一第一延伸部,該延伸部鄰近於該第一電源線,且該通道層包括一第三通道連接於該第一延伸部與該第一電源線之間。
  20. 如申請專利範圍第19項所述之感測元件陣列,其中該第二圖案化導電層以及該第一絕緣層暴露出該感測電極連接圖案並且該閘極連接圖案鄰近於被暴露的該感測電極連接圖案。
  21. 如申請專利範圍第20項所述之感測元件陣列,其中該第一連接開口同時地暴露出該閘極連接圖案以及該感測電極連接圖案。
  22. 如申請專利範圍第21項所述之感測元件陣列,其中該感測電極藉由該第一連接開口同時地連接於該感測電極連接圖案以及該閘極連接圖案。
  23. 如申請專利範圍第19項所述之感測元件陣列,其中該閘極連接圖案具有一第二延伸部,該第二延伸部橫越該第一延伸部以及該第一電源線,且該第二延伸部遮蓋於該第三通道。
  24. 如申請專利範圍第19項所述之感測元件陣列,其中該感測電極連接圖案更包括一感測部,該第一延伸部連接於該感測部與該連接部之間,且該第二絕緣層更具有暴露出該連接部的一第二連接開口。
  25. 如申請專利範圍第24項所述之感測元件陣列,其中該第二圖案化導電層更包括一第二電源線,橫越該第一延伸部以及該第一電源線,且該第二電源線遮蓋於該第三通道。
  26. 如申請專利範圍第24項所述之感測元件陣列,其中該感測電極藉由該第二連接開口連接該感測電極連接圖案的該感測部且該第三圖案化導電層更包括一連接電極,該連接電極藉由該第一連接開口連接該感測電極連接圖案的該連接部以及該閘極連接圖案。
  27. 如申請專利範圍第16項所述之感測元件陣列,更包括一感測介質層以及一對向電極層,配置於該第三圖案化導電層遠離該基板的一側,其中該對向電極與該感測電極分別位於該感測介質層之相對兩側。
  28. 如申請專利範圍第16項所述之感測元件陣列,其中該基板為一可撓性基板。
TW100147969A 2011-12-22 2011-12-22 感測元件陣列及其製作方法 TWI464788B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100147969A TWI464788B (zh) 2011-12-22 2011-12-22 感測元件陣列及其製作方法
US13/411,623 US8723278B2 (en) 2011-12-22 2012-03-04 Sensor element array and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100147969A TWI464788B (zh) 2011-12-22 2011-12-22 感測元件陣列及其製作方法

Publications (2)

Publication Number Publication Date
TW201327641A TW201327641A (zh) 2013-07-01
TWI464788B true TWI464788B (zh) 2014-12-11

Family

ID=48653670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147969A TWI464788B (zh) 2011-12-22 2011-12-22 感測元件陣列及其製作方法

Country Status (2)

Country Link
US (1) US8723278B2 (zh)
TW (1) TWI464788B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5771550B2 (ja) * 2012-03-16 2015-09-02 株式会社ジャパンディスプレイ 液晶表示装置
TWI520348B (zh) * 2013-06-24 2016-02-01 緯創資通股份有限公司 薄膜電晶體結構、其製造方法,以及薄膜電晶體發光元件結構
KR20160071652A (ko) * 2014-12-12 2016-06-22 현대자동차주식회사 터치스크린 구조 및 제조방법
KR102325384B1 (ko) * 2015-04-09 2021-11-10 삼성디스플레이 주식회사 터치 패널 및 이의 제조방법
KR102329050B1 (ko) * 2015-04-17 2021-11-19 삼성디스플레이 주식회사 터치 패널 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456922B2 (en) * 2005-09-09 2008-11-25 Seiko Epson Corporation Electrooptic device, substrate therefor, method for making the electrooptic device, and electronic apparatus
TW201021219A (en) * 2008-11-27 2010-06-01 Ind Tech Res Inst Photo sensing element array substrate
US20100225609A1 (en) * 2009-03-04 2010-09-09 Beijing Boe Optoelectronics Technology Co., Ltd. Touch panel, tft-lcd array substrate and manufacturing method thereof
US8063856B2 (en) * 2005-02-14 2011-11-22 Honeywell International Inc. Flexible active matrix display backplane and method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4002429A1 (de) * 1990-01-27 1991-08-01 Philips Patentverwaltung Sensormatrix
US7172874B2 (en) 2001-04-30 2007-02-06 The Cleveland Clinic Foundation Diagnostic methods for age related macular degeneration
CN101257743B (zh) * 2001-08-29 2011-05-25 株式会社半导体能源研究所 发光器件及这种发光器件的驱动方法
JP2003093370A (ja) * 2001-09-26 2003-04-02 Sony Corp 指紋検出装置
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
GB0319909D0 (en) * 2003-08-23 2003-09-24 Koninkl Philips Electronics Nv Touch-input active matrix display device
US20060007204A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy System and method for a long-life luminance feedback stabilized display panel
US7248306B2 (en) 2004-07-23 2007-07-24 Hewlett-Packard Development Company, L.P. Method of making active matrix display
US7202179B2 (en) 2004-12-22 2007-04-10 Hewlett-Packard Development Company, L.P. Method of forming at least one thin film device
US7521313B2 (en) 2005-01-18 2009-04-21 Hewlett-Packard Development Company, L.P. Thin film device active matrix by pattern reversal process
US7585424B2 (en) 2005-01-18 2009-09-08 Hewlett-Packard Development Company, L.P. Pattern reversal process for self aligned imprint lithography and device
US7541227B2 (en) 2005-06-02 2009-06-02 Hewlett-Packard Development Company, L.P. Thin film devices and methods for forming the same
US7373843B2 (en) 2005-06-02 2008-05-20 Fidelica Microsystems Flexible imaging pressure sensor
US7341893B2 (en) 2005-06-02 2008-03-11 Hewlett-Packard Development Company, L.P. Structure and method for thin film device
US7678626B2 (en) 2005-11-23 2010-03-16 Hewlett-Packard Development Company, L.P. Method and system for forming a thin film device
US20080207077A1 (en) 2007-02-26 2008-08-28 3M Innovative Properties Company Fabrication of backplanes allowing relaxed alignment tolerance
US20080303037A1 (en) 2007-06-04 2008-12-11 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
EP2154732B1 (en) * 2007-06-21 2018-10-10 Sharp Kabushiki Kaisha Photodetector and display device provided with same
US7995062B2 (en) 2008-03-04 2011-08-09 International Business Machines Corporation Methods for utilizing human perceptual systems for processing event log data
US8411212B2 (en) * 2008-09-09 2013-04-02 Sharp Kabushiki Kaisha Display device
KR101549267B1 (ko) * 2009-10-14 2015-09-11 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063856B2 (en) * 2005-02-14 2011-11-22 Honeywell International Inc. Flexible active matrix display backplane and method
US7456922B2 (en) * 2005-09-09 2008-11-25 Seiko Epson Corporation Electrooptic device, substrate therefor, method for making the electrooptic device, and electronic apparatus
TW201021219A (en) * 2008-11-27 2010-06-01 Ind Tech Res Inst Photo sensing element array substrate
US20100225609A1 (en) * 2009-03-04 2010-09-09 Beijing Boe Optoelectronics Technology Co., Ltd. Touch panel, tft-lcd array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US8723278B2 (en) 2014-05-13
US20130161703A1 (en) 2013-06-27
TW201327641A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
TWI464788B (zh) 感測元件陣列及其製作方法
WO2015096765A1 (zh) 一种触控显示装置及其制备方法
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP5847061B2 (ja) アレイ基板及びその製造方法
US7507616B2 (en) Method of manufacturing a flexible thin film transistor array panel including plastic substrate
US10788907B2 (en) Touch display substrate, fabrication method and touch display device
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
US9011703B2 (en) Method for manufacturing touch screen panel
WO2011122347A1 (ja) タッチパネル機能付き表示装置
WO2014007157A1 (ja) タッチパネルおよびタッチパネル付き表示装置
KR20120089151A (ko) 박막트랜지스터 기판 및 그의 제조방법
WO2011122345A1 (ja) 圧力検出装置およびその製造方法、表示装置およびその製造方法、ならびに圧力検出装置付きtft基板
KR20150063177A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI575724B (zh) 有機發光顯示裝置、結晶裝置及使用結晶裝置結晶半導體材料之方法
US9281406B2 (en) Thin film transistor substrate, display device including the same, and fabricating method of the thin film transistor substrate
JP2008070874A (ja) 可撓性表示装置の製造装置及び製造方法
TWI699580B (zh) 陣列基板
JP2009117620A (ja) 画像読取装置およびその製造方法
KR20190113931A (ko) 전자 기판과 그 제조 방법, 및 전자 디바이스
TWI512863B (zh) 環境敏感電子裝置以及其封裝方法
CN112420760B (zh) 光感应阵列基板及其制备方法、显示器
US9818767B2 (en) Display device having jumping structure with connection electrode and method for fabricating the same
KR101708823B1 (ko) 박막 적층 소자의 제조방법
KR101182230B1 (ko) 박막 트랜지스터 및 이의 제조 방법