CN113013096A - 阵列基板的制备方法及阵列基板 - Google Patents

阵列基板的制备方法及阵列基板 Download PDF

Info

Publication number
CN113013096A
CN113013096A CN202110223720.4A CN202110223720A CN113013096A CN 113013096 A CN113013096 A CN 113013096A CN 202110223720 A CN202110223720 A CN 202110223720A CN 113013096 A CN113013096 A CN 113013096A
Authority
CN
China
Prior art keywords
layer
metal layer
array substrate
region
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110223720.4A
Other languages
English (en)
Other versions
CN113013096B (zh
Inventor
张合静
刘振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Xianjin Photoelectric Display Technology Research Institute
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
Chongqing Xianjin Photoelectric Display Technology Research Institute
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Xianjin Photoelectric Display Technology Research Institute, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical Chongqing Xianjin Photoelectric Display Technology Research Institute
Priority to CN202110223720.4A priority Critical patent/CN113013096B/zh
Publication of CN113013096A publication Critical patent/CN113013096A/zh
Priority to PCT/CN2021/142755 priority patent/WO2022183822A1/zh
Application granted granted Critical
Publication of CN113013096B publication Critical patent/CN113013096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请提供了一种阵列基板的制备方法及阵列基板，包括在基板上依次沉积第一金属层、绝缘层、有源层和掺杂层；采用第一道光罩制程在掺杂层上形成光阻，并刻蚀处理形成栅极和沟道；在基板上沉积第二金属层；采用第二道光罩制程形成源漏极金属层；在基板上沉积钝化层；采用第三道光罩制程形成像素电极层。本申请通过第一道光罩制程形成栅极及沟道，通过第二道光罩制程形成源漏极金属层，通过第三道光罩制程形成钝化层及像素电极层。在第一道光罩制程与第二道光罩制程之间沉积第二金属层，从而可避免第二金属层的下方之两侧凸出有源层，从而减小TFT光漏电，提高面板的分辨率。本申请通过三道光罩制程制备阵列基板，可减少工艺流程。

Description

阵列基板的制备方法及阵列基板
技术领域
本申请属于显示器制造技术领域，更具体地说，是涉及一种阵列基板的制备方法及阵列基板。
背景技术
非晶硅半导体TFT(Thin Film Transistor，薄膜晶体管)显示器由于其成本低、制程稳定，是目前应用最广泛的显示器。
为了降低成本，提高生产效率，目前的TFT显示器由最初的五道光罩制程逐渐向四道光罩制程及三道光罩制程发展。然而，请参阅图1，在三道光罩制程中，不可避免地在第二金属层8的下方之两侧凸出有源层4，从而影响TFT光漏电及面板的分辨率。
发明内容
本申请实施例的目的在于提供一种阵列基板的制备方法及阵列基板，以解决相关技术中存在的：在三道光罩制程中，不可避免地在第二金属层的下方之两侧凸出有源层，从而影响TFT光漏电及面板的分辨率的问题。
为实现上述目的，本申请实施例采用的技术方案是：
一方面，提供一种阵列基板的制备方法，包括如下步骤：
一次沉积：在基板上依次沉积第一金属层、绝缘层、有源层和掺杂层；
一次光罩：采用第一道光罩制程在所述掺杂层上形成光阻，分别对所述第一金属层、所述绝缘层、所述有源层、所述掺杂层及所述光阻进行刻蚀处理形成栅极和沟道；
二次沉积：在所述基板上沉积第二金属层；
二次光罩：采用第二道光罩制程对所述第二金属层进行图案化处理形成源漏极金属层；
三次沉积：在所述基板上沉积钝化层；
三次光罩：采用第三道光罩制程对所述钝化层进行图案化处理形成像素电极图案，根据所述像素电极图案形成像素电极层于所述钝化层上。
在一个实施例中，于所述一次光罩步骤中，具体包括如下步骤：
分别对所述掺杂层、所述有源层、所述绝缘层和所述第一金属层进行刻蚀处理；
曝光显影所述光阻后，移除所述光阻以形成所述栅极和所述沟道。
在一个实施例中，于分别对所述掺杂层、所述有源层、所述绝缘层和所述第一金属层进行刻蚀处理步骤中：分别对所述掺杂层、所述有源层和所述绝缘层的刻蚀处理方式为干刻；对所述第一金属层的刻蚀方式为湿刻。
在一个实施例中，于曝光显影所述光阻后，移除所述光阻以形成所述栅极和所述沟道步骤中，具体包括如下步骤：
对所述光阻进行一次移除，以保留正对于薄膜晶体管区域的所述掺杂层上的所述光阻；
对正对于所述薄膜晶体管区域的所述掺杂层进行刻蚀处理形成所述沟道；
将所述掺杂层上剩余的所述光阻进行二次移除以形成所述栅极。
在一个实施例中，于对正对于薄膜晶体管区域的所述掺杂层进行刻蚀处理形成所述沟道步骤中，对所述掺杂层进行刻蚀处理的方式为干刻。
在一个实施例中，所述基板上间隔设有薄膜晶体管区域、存储电容区域、像素区域、通孔区域和绑定区域；所述薄膜晶体管区域上依次设有所述第一金属层、所述绝缘层、所述有源层、所述掺杂层和所述第二金属层；所述存储电容区域上依次设有所述第一金属层、所述绝缘层、所述有源层和所述第二金属层；所述通孔区域上依次设有所述第一金属层、所述绝缘层、所述有源层和所述第二金属层；所述绑定区域上依次设有所述第一金属层、所述绝缘层和所述有源层；所述钝化层包覆所述基板。
在一个实施例中，于所述三次光罩步骤中：通过光阻剥离技术分别形成所述钝化层和所述像素电极层。
在一个实施例中，所述有源层为非晶硅层。
在一个实施例中，所述像素电极层为氧化铟锡层。
另一方面，提供一种阵列基板，由上述阵列基板的制备方法制得，该阵列基板包括：
基板；
第一金属层，设于所述基板上；
绝缘层，设于所述第一金属层上；
有源层，设于所述绝缘层上；
掺杂层，设于正对薄膜晶体管区域之所述绝缘层上；
第二金属层，分为两组，一组所述第二金属层设于所述掺杂层上形成源漏极金属层，另一组所述第二金属层设于所述有源层上；
钝化层，设于所述第二金属层、所述沟道和所述有源层上；
像素电极层，分别与所述第一金属层和所述第二金属层连接。
本申请实施例中的上述一个或多个技术方案，至少具有如下技术效果之一：本申请通过第一道光罩制程形成栅极及沟道，通过第二道光罩制程形成源漏极金属层，通过第三道光罩制程形成钝化层及像素电极层。在第一道光罩制程与第二道光罩制程之间沉积第二金属层，从而可避免第二金属层的下方之两侧凸出有源层，从而减小TFT光漏电，提高面板的分辨率。而且，本申请通过三道光罩制程制备阵列基板，可减少工艺流程，提高生产效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或示范性技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请对比例提供的阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板在一次沉积步骤中的结构示意图；
图3为本申请实施例提供的阵列基板在一次光罩步骤中的结构示意图一；
图4为本申请实施例提供的阵列基板在一次光罩步骤中的结构示意图二；
图5为本申请实施例提供的阵列基板在一次光罩步骤中的结构示意图三；
图6为本申请实施例提供的阵列基板在二次沉积和二次光罩步骤中的结构示意图；
图7为本申请实施例提供的阵列基板在三次沉积和三次光罩步骤中的结构示意图。
其中，图中各附图主要标记：
1-基板；11-薄膜晶体管区域；12-存储电容区域；13-像素区域；14-通孔区域；15-绑定区域；16-第一间隔区域；17-第二间隔区域；18-第三间隔区域；2-第一金属层；3-绝缘层；4-有源层；5-掺杂层；6-光阻；7-沟道；8-第二金属层；81-源漏极金属层；9-钝化层；10-像素电极层。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
在本申请的描述中，需要理解的是，术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在整个说明书中参考“一个实施例”或“实施例”意味着结合实施例描述的特定特征，结构或特性包括在本申请的至少一个实施例中。因此，“在一个实施例中”或“在一些实施例中”的短语出现在整个说明书的各个地方，并非所有的指代都是相同的实施例。此外，在一个或多个实施例中，可以以任何合适的方式组合特定的特征，结构或特性。
现对本申请实施例提供的阵列基板的制备方法进行说明。该阵列基板的制备方法包括如下步骤：
S1)一次沉积：请参阅图2，在基板1上依次沉积第一金属层2、绝缘层3、有源层4和掺杂层5。其中，绝缘层3可为氧化硅或氮化硅等；有源层4可为非晶硅层，在此都不作唯一限定。
S2)一次光罩：请参阅图3至图5，采用第一道光罩制程在掺杂层5上形成光阻6，分别对第一金属层2、绝缘层3、有源层4、掺杂层5及光阻6进行刻蚀处理形成栅极及沟道7。其中，第一道光罩制程可为二阶式光罩，如HTM(halftone mask，半色调掩膜)，半灰色调光罩等，在此不作唯一限定。
具体地，基板1上间隔划分有薄膜晶体管区域11、存储电容区域12、像素区域13、通孔区域14和绑定区域15。在S1)一次沉积步骤中，基板1上依次沉积的第一金属层2、绝缘层3、有源层4和掺杂层5均覆盖于薄膜晶体管区域11、存储电容区域12、像素区域13、通孔区域14和绑定区域15上。在S2)一次光罩步骤中，采用第一道光罩制程在掺杂层5上形成光阻6，具体是分别在正对于薄膜晶体管区域11的掺杂层5上形成光阻6，在正对于存储电容区域12的掺杂层5上形成光阻6，在正对于通孔区域14的掺杂层5上形成光阻6，以及在正对于绑定区域15的掺杂层5上形成光阻6。相邻光阻6之间间隔设置，便于后续分别对第一金属层2、绝缘层3、有源层4和掺杂层5的刻蚀处理。
请参阅图4和图5，分别对第一金属层2、绝缘层3、有源层4、掺杂层5及光阻6进行刻蚀处理过程具体为：S21)分别对掺杂层5、有源层4、绝缘层3和第一金属层2进行刻蚀处理；S22)曝光显影光阻6后，移除该光阻6以形成栅极和沟道7。正对于薄膜晶体管区域11的光阻6与正对于存储电容区域12的光阻6之间间隔形成第一间隔区域16；正对于存储电容区域12的光阻6与正对于通孔区域14的光阻6之间间隔形成第二间隔区域17，该第二间隔区域17正对于像素区域13；正对于通孔区域14的光阻6与正对于绑定区域15的光阻6之间间隔形成第三间隔区域18。
请参阅3和图4，在S21步骤中，通过干刻将位于第一间隔区域16中的掺杂层5、有源层4和绝缘层3依次刻蚀掉，通过干刻将位于第二间隔区域17中的掺杂层5、有源层4和绝缘层3依次刻蚀掉，通过干刻将位于第三间隔区域18中的掺杂层5、有源层4和绝缘层3依次刻蚀掉。其中，对于第一间隔区域16、第二间隔区域17和第三间隔区域18的刻蚀可在同一干刻制程中完成，有助于提高效率。随后，通过湿刻将位于第一间隔区域16中的第一金属层2刻蚀掉，将位于第二间隔区域17中的第一金属层2刻蚀掉，将位于第三间隔区域18中的第一金属层2刻蚀掉。其中，第一间隔区域16中的第一金属层2、第二间隔区域17中的第一金属层2和第三间隔区域18中的第一金属层2可在同一湿刻制程中完成。
请参阅图4和图5，在S22步骤中，具体可包括以下步骤：
S221)对光阻6进行一次移除，以保留正对于薄膜晶体管区域11的掺杂层5上的光阻6。具体地，借助掩膜板并通过光线照射位于沟道7中的光阻6，并通过显影液将该光阻6移除，预留位于沟道7两侧的光阻6；借助掩膜板并通过光线照射正对于存储电容区域12的光阻6，并通过显影液将光阻6移除；借助掩膜板并通过光线照射正对于通孔区域14的光阻6，并通过显影液将光阻6移除；借助掩膜板并通过光线照射正对于绑定区域15的光阻6，并通过显影液将光阻6移除。其中，位于沟道7中的光阻6、正对于存储电容区域12的光阻6、正对于通孔区域14的光阻6和正对于绑定区域15的光阻6的一次移除作业可在同一制程中完成。
S222)对正对于薄膜晶体管区域11的掺杂层5进行刻蚀处理形成沟道7。请参阅图4和图5，具体地，在薄膜晶体管区域11中，在对掺杂层5进行刻蚀时，由于位于沟道7两侧的光阻6对掺杂层5的遮挡，位于两个光阻6之间的掺杂层5被刻蚀掉。其中，对正对于薄膜晶体管区域11的掺杂层5的刻蚀方式为干刻。
S223)将掺杂层5上剩余的光阻6进行二次移除以形成栅极。具体地，借助掩膜板并通过光线照射位于沟道7两侧的两个光阻6，并通过显影液将该光阻6移除。位于沟道7两侧的两个光阻6的移除作业可在同一制程中完成。
通过S2)一次光罩步骤，在薄膜晶体管区域11形成栅极及沟道7，完善了存储电容区域12、像素区域13、通孔区域14和绑定区域15的制程结构。
S3)二次沉积：在基板1上沉积第二金属层8。请参阅图6，具体地，在位于沟道7两侧的掺杂层5上分别沉积第二金属层8，在正对于存储电容区域12的有源层4上沉积第二金属层8，在正对于通孔区域14的有源层4上间隔沉积两个第二金属层8。其中，正对于薄膜晶体管区域11的第二金属层8、正对于存储电容区域12的第二金属层8和正对于通孔区域14的两个第二金属层8可在同一制程中形成。
S4)二次光罩：采用第二道光罩制程对第二金属层8进行图案化处理形成源漏极金属层81。具体地，通过普通光罩对第二金属层8进行曝光、显影并刻蚀，正对薄膜晶体管区域11的两个间隔设置的第二金属层8分别形成薄膜晶体管的源极和漏极(即源漏极金属层81)，源极的边缘和与之相对设置的掺杂层5的边缘对齐，漏极的边缘和与之相对设置的掺杂层5的边缘对齐，从而可避免第二金属层8的下方之两侧凸出有源层4，从而减小TFT光漏电，提高面板的分辨率。正对于存储电容区域12的第二金属层8形成存储电容的另一极。其中，第二道光罩制程可为普通光罩，在此不作唯一限定。
S5)三次沉积：在基板1上沉积钝化层9。请参阅图7，具体地，钝化层9可将沟道7、第一间隔区域16、第二间隔区域17、正对于通孔区域14的两个间隔设置的第二金属层8之间的间隙和第三间隔区域18填充。在传统的光罩制程中，像素区域13上一般有绝缘层3和钝化层9，由于有两层结构的存在，光会在界面结合处发生折射或反射，进而影响显示品质。然而此结构，由第二道光罩制程处理并经S5)三次沉积后的像素区域13仅有钝化层9，因此可避免钝化层9与其它层结合而导致光折射或反射的现象，进而有助于提高显示品质。其中，钝化层9的材料可为氧化物、氮化物或者氮氧化合物，在此不作唯一限定。
S6)三次光罩：采用第三道光罩制程对钝化层9进行图案化处理形成像素电极图案，根据像素电极图案形成像素电极层10于钝化层9上。请参阅图7，具体地，通过光阻剥离技术分别形成钝化层9和像素电极层10，正对于薄膜晶体管区域11的像素电极层10与沟道7一侧的第二金属层8连接；正对于通孔区域14的像素电极层10有两个，一个像素电极层10的一端与第一金属层2连接，该像素电极层10的另一端与其中一个第二金属层8连接，另一个像素电极层10与另一个第二金属层8连接；正对于绑定区域15的像素电极层10与第一金属层2连接。
其中，像素电极层10为氧化铟锡(Indium tin oxide，ITO)层。第三光罩制程可为二阶式光罩，如HTM，半灰色调光罩等，在此不作唯一限定。
请参阅图7，本申请实施例还提供了一种阵列基板，由上述阵列基板的制备方法制得。该阵列基板包括基板1、第一金属层2、绝缘层3、有源层4、掺杂层5、第二金属层8、钝化层9和像素电极层10。具体地，基板1上间隔设置有薄膜晶体管区域11、第一间隔区域16、存储电容区域12、像素区域13(正对于第二间隔区域17)、通孔区域14、第三间隔区域18和绑定区域15。在薄膜晶体管区域11、存储电容区域12、通孔区域14和绑定区域15上分别设置有第一金属层2，在各第一金属层2上分别依次设置有绝缘层3和有源层4。在正对于薄膜晶体管区域11的有源层4上间隔设置有两个掺杂层5，在各掺杂层5上设置有第二金属层8，并分别形成薄膜晶体管的源极和漏极(即源漏极金属层81)，源极与漏极之间形成沟道7。在正对于存储电容区域12的有源层4上设置有第二金属层8，并形成存储电容的另一极。在正对于通孔区域14的有源层4上间隔设置有两个第二金属层8。钝化层9设置于基板1上，并将第一金属层2、绝缘层3、有源层4、掺杂层5和第二金属层8包覆。像素电极层10设置于钝化层9上，并分别通过接触孔与第一金属层2和第二金属层8连接。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述仅为本申请的可选实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.阵列基板的制备方法，其特征在于，包括如下步骤：
一次沉积：在基板上依次沉积第一金属层、绝缘层、有源层和掺杂层；
一次光罩：采用第一道光罩制程在所述掺杂层上形成光阻，分别对所述第一金属层、所述绝缘层、所述有源层、所述掺杂层及所述光阻进行刻蚀处理形成栅极和沟道；
二次沉积：在所述基板上沉积第二金属层；
二次光罩：采用第二道光罩制程对所述第二金属层进行图案化处理形成源漏极金属层；
三次沉积：在所述基板上沉积钝化层；
三次光罩：采用第三道光罩制程对所述钝化层进行图案化处理形成像素电极图案，根据所述像素电极图案形成像素电极层于所述钝化层上。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，于所述一次光罩步骤中，具体包括如下步骤：
分别对所述掺杂层、所述有源层、所述绝缘层和所述第一金属层进行刻蚀处理；
曝光显影所述光阻后，移除所述光阻以形成所述栅极和所述沟道。
3.如权利要求2所述的阵列基板的制备方法，其特征在于，于分别对所述掺杂层、所述有源层、所述绝缘层和所述第一金属层进行刻蚀处理步骤中：分别对所述掺杂层、所述有源层和所述绝缘层的刻蚀处理方式为干刻；对所述第一金属层的刻蚀方式为湿刻。
4.如权利要求2所述的阵列基板的制备方法，其特征在于，于曝光显影所述光阻后，移除所述光阻以形成所述栅极和所述沟道步骤中，具体包括如下步骤：
对所述光阻进行一次移除，以保留正对于薄膜晶体管区域的所述掺杂层上的所述光阻；
对正对于所述薄膜晶体管区域的所述掺杂层进行刻蚀处理形成所述沟道；
将所述掺杂层上剩余的所述光阻进行二次移除以形成所述栅极。
5.如权利要求4所述的阵列基板的制备方法，其特征在于：于对正对于薄膜晶体管区域的所述掺杂层进行刻蚀处理形成所述沟道步骤中，对所述掺杂层进行刻蚀处理的方式为干刻。
6.如权利要求1-5任一项所述的阵列基板的制备方法，其特征在于：所述基板上间隔设有薄膜晶体管区域、存储电容区域、像素区域、通孔区域和绑定区域；所述薄膜晶体管区域上依次设有所述第一金属层、所述绝缘层、所述有源层、所述掺杂层和所述第二金属层；所述存储电容区域上依次设有所述第一金属层、所述绝缘层、所述有源层和所述第二金属层；所述通孔区域上依次设有所述第一金属层、所述绝缘层、所述有源层和所述第二金属层；所述绑定区域上依次设有所述第一金属层、所述绝缘层和所述有源层；所述钝化层包覆所述基板。
7.如权利要求1-5任一项所述的阵列基板的制备方法，其特征在于，于所述三次光罩步骤中：通过光阻剥离技术分别形成所述钝化层和所述像素电极层。
8.如权利要求1-5任一项所述的阵列基板的制备方法，其特征在于：所述有源层为非晶硅层。
9.如权利要求1-5任一项所述的阵列基板的制备方法，其特征在于：所述像素电极层为氧化铟锡层。
10.阵列基板，其特征在于：由如权利要求1-9任一项所述的阵列基板的制备方法制得，所述阵列基板包括：
基板；
第一金属层，设于所述基板上；
绝缘层，设于所述第一金属层上；
有源层，设于所述绝缘层上；
掺杂层，设于正对薄膜晶体管区域之所述绝缘层上；
第二金属层，分为两组，一组所述第二金属层设于所述掺杂层上形成源漏极金属层，另一组所述第二金属层设于所述有源层上；
钝化层，设于所述第二金属层、所述沟道和所述有源层上；
像素电极层，分别与所述第一金属层和所述第二金属层连接。
CN202110223720.4A 2021-03-01 2021-03-01 阵列基板的制备方法及阵列基板 Active CN113013096B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110223720.4A CN113013096B (zh) 2021-03-01 2021-03-01 阵列基板的制备方法及阵列基板
PCT/CN2021/142755 WO2022183822A1 (zh) 2021-03-01 2021-12-29 阵列基板的制备方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110223720.4A CN113013096B (zh) 2021-03-01 2021-03-01 阵列基板的制备方法及阵列基板

Publications (2)

Publication Number Publication Date
CN113013096A true CN113013096A (zh) 2021-06-22
CN113013096B CN113013096B (zh) 2023-06-02

Family

ID=76386889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110223720.4A Active CN113013096B (zh) 2021-03-01 2021-03-01 阵列基板的制备方法及阵列基板

Country Status (2)

Country Link
CN (1) CN113013096B (zh)
WO (1) WO2022183822A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628974A (zh) * 2021-07-27 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板
CN115000091A (zh) * 2022-05-31 2022-09-02 长沙惠科光电有限公司 一种显示面板的制备方法及显示面板
WO2022183822A1 (zh) * 2021-03-01 2022-09-09 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305937A (ja) * 2006-05-15 2007-11-22 Sharp Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置、及び液晶表示装置の製造方法
CN101645417A (zh) * 2009-09-03 2010-02-10 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN102033379A (zh) * 2009-09-30 2011-04-27 群康科技(深圳)有限公司 液晶显示器与其制造方法
CN102044490A (zh) * 2009-10-14 2011-05-04 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN104716091A (zh) * 2013-12-13 2015-06-17 昆山国显光电有限公司 阵列基板的制备方法、阵列基板和有机发光显示器件
WO2015143745A1 (zh) * 2014-03-28 2015-10-01 深圳市华星光电技术有限公司 一种阵列基板的制造方法
US20150349141A1 (en) * 2013-12-24 2015-12-03 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, display device
CN105789119A (zh) * 2016-05-20 2016-07-20 武汉华星光电技术有限公司 阵列基板及其制作方法
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN106252217A (zh) * 2016-08-25 2016-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107204309A (zh) * 2017-05-22 2017-09-26 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构
US20180182787A1 (en) * 2016-06-22 2018-06-28 Shenzhen China Star Optoelectronics Technology Tft substrate manufacturing method
CN108573928A (zh) * 2018-04-13 2018-09-25 深圳市华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN111048525A (zh) * 2019-11-27 2020-04-21 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN111129038A (zh) * 2019-12-26 2020-05-08 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法
CN111129037A (zh) * 2019-12-25 2020-05-08 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法
CN112071867A (zh) * 2020-09-17 2020-12-11 惠科股份有限公司 主动开关阵列基板、薄膜晶体管阵列基板的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502857B1 (ko) * 2002-09-26 2005-07-21 주식회사 미뉴타텍 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법
CN100371815C (zh) * 2005-01-31 2008-02-27 广辉电子股份有限公司 制作液晶显示器的薄膜晶体管的方法
US7883943B2 (en) * 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
CN105870058B (zh) * 2016-06-08 2018-12-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板的制作方法
US20190355836A1 (en) * 2018-05-21 2019-11-21 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for amorphous silicon tft substrate
CN113013096B (zh) * 2021-03-01 2023-06-02 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305937A (ja) * 2006-05-15 2007-11-22 Sharp Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置、及び液晶表示装置の製造方法
CN101645417A (zh) * 2009-09-03 2010-02-10 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN102033379A (zh) * 2009-09-30 2011-04-27 群康科技(深圳)有限公司 液晶显示器与其制造方法
CN102044490A (zh) * 2009-10-14 2011-05-04 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN104716091A (zh) * 2013-12-13 2015-06-17 昆山国显光电有限公司 阵列基板的制备方法、阵列基板和有机发光显示器件
US20150349141A1 (en) * 2013-12-24 2015-12-03 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, display device
WO2015143745A1 (zh) * 2014-03-28 2015-10-01 深圳市华星光电技术有限公司 一种阵列基板的制造方法
CN105789119A (zh) * 2016-05-20 2016-07-20 武汉华星光电技术有限公司 阵列基板及其制作方法
US20180182787A1 (en) * 2016-06-22 2018-06-28 Shenzhen China Star Optoelectronics Technology Tft substrate manufacturing method
CN106252217A (zh) * 2016-08-25 2016-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN107204309A (zh) * 2017-05-22 2017-09-26 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN108573928A (zh) * 2018-04-13 2018-09-25 深圳市华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2020082501A1 (zh) * 2018-10-24 2020-04-30 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN111048525A (zh) * 2019-11-27 2020-04-21 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN111129037A (zh) * 2019-12-25 2020-05-08 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法
CN111129038A (zh) * 2019-12-26 2020-05-08 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法
CN112071867A (zh) * 2020-09-17 2020-12-11 惠科股份有限公司 主动开关阵列基板、薄膜晶体管阵列基板的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022183822A1 (zh) * 2021-03-01 2022-09-09 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板
CN113628974A (zh) * 2021-07-27 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板
CN113628974B (zh) * 2021-07-27 2023-10-31 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板
CN115000091A (zh) * 2022-05-31 2022-09-02 长沙惠科光电有限公司 一种显示面板的制备方法及显示面板
CN115000091B (zh) * 2022-05-31 2023-04-25 长沙惠科光电有限公司 一种显示面板的制备方法及显示面板

Also Published As

Publication number Publication date
CN113013096B (zh) 2023-06-02
WO2022183822A1 (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN113013096B (zh) 阵列基板的制备方法及阵列基板
US8735976B2 (en) TFT-LCD array substrate
US20050133792A1 (en) Pixel structure and fabricating method thereof
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
JP2008040502A (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
US20120100652A1 (en) Fabrication method of active device array substrate
CN107068692B (zh) 显示装置、阵列基板及其制造方法
EP2731127B1 (en) Tft array substrate, method of fabricating same, and display device
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
US7125756B2 (en) Method for fabricating liquid crystal display device
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20090045402A1 (en) TFT array substrate and manufacturing method the same
CN111128876B (zh) 一种阵列基板的制备方法
CN210272362U (zh) 阵列基板及显示面板
CN109545803B (zh) 阵列基板及其制作方法
CN111725134A (zh) 一种阵列基板及其制造方法
CN111613576A (zh) 一种阵列基板及其制造方法
CN110648965A (zh) 阵列基板的制造方法及阵列基板
CN219759594U (zh) 一种降低空穴漏电流的阵列基板、显示面板及显示装置
KR101961724B1 (ko) 어레이 기판 및 이의 제조방법
CN111584424B (zh) 一种阵列基板制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant