TWI643244B - 金屬導線及薄膜電晶體陣列面板之製造方法 - Google Patents

金屬導線及薄膜電晶體陣列面板之製造方法 Download PDF

Info

Publication number
TWI643244B
TWI643244B TW103115938A TW103115938A TWI643244B TW I643244 B TWI643244 B TW I643244B TW 103115938 A TW103115938 A TW 103115938A TW 103115938 A TW103115938 A TW 103115938A TW I643244 B TWI643244 B TW I643244B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
forming
substrate
intermediate layer
Prior art date
Application number
TW103115938A
Other languages
English (en)
Other versions
TW201443979A (zh
Inventor
尹秀娟
孫東珍
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130146784A external-priority patent/KR102179972B1/ko
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201443979A publication Critical patent/TW201443979A/zh
Application granted granted Critical
Publication of TWI643244B publication Critical patent/TWI643244B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種製造一導線之方法包含：形成一下層於一基板上；形成一中間層於該下層上；形成一上層於該中間層上；形成一光阻劑層於該上層上並曝光及顯影該光阻劑層以形成一光阻劑圖案；以及藉由利用該光阻劑圖案作為一遮罩來蝕刻該上層、該中間層以及該下層而形成一導線，以使該上層覆蓋該中間層之一端部。

Description

金屬導線及薄膜電晶體陣列面板之製造方法
本發明之實例性實施例係關於一種形成金屬導線及一薄膜電晶體陣列面板之方法、以及一種有機發光顯示器。
近來，由於易實現一面積大且重量及厚度減小之平板顯示器(flat panel display；FPD)之引入，顯示裝置市場已發生變化。在許多種平板顯示器中，有機發光二極體顯示器(organic light emitting diode；OLED)因屬於不需要光源之一種自發光類型，故在減小厚度及重量方面最具優勢。
一顯示裝置中之一畫素包含複數個薄膜電晶體，且該薄膜電晶體包含：一閘極，連接至一閘極線，該閘極線用於傳送一掃描訊號；一源極，連接至一資料線，該資料線用於傳送欲被施加至一畫素極之一訊號；一汲極，面向該源極；以及一半導體，電性連接至該源極及該汲極。
為形成一金屬線(例如資料線以及閘極線)，將一金屬層形成於基板上，並利用一光阻劑圖案經由一光刻法製程而將該金屬層圖案化。
該光阻劑圖案係經由一曝光及顯影製程而形成。藉由在顯影製程中所用之一顯影溶液來蝕刻該金屬層，且會根據所用之金屬而產生雜 質。
尤其，由用於形成一低電阻導線之鋁製成之一金屬層與該顯影溶液反應而產生雜質，且所產生之雜質殘存於該金屬層上。因此，在測試過程中，殘存於該金屬層上之雜質可能會被視為雜訊。
在此背景技術部分中所揭露之上述資訊僅用於增強對本發明背景之理解，因此，其可包含不構成先前技術之資訊。
本發明之實例性實施例係關於一種用於防止在顯影一光阻時由一顯影溶液產生雜質之導線形成方法、一種利用該導線形成方法來製造一導線及一薄膜電晶體陣列面板之方法、以及一種有機發光顯示器。
本發明之其他特徵將在以下之說明中予以闡述，且該等特徵將藉由該說明而部分地變得顯而易見，抑或可藉由實踐本發明而得知。
本發明之一實例性實施例揭露一種製造一導線之方法，包含：形成一下層於一基板上；形成一中間層於該下層上；形成一上層於該中間層上；藉由曝光及顯影形成於該上層上之一光阻劑層而形成一光阻劑圖案；以及藉由利用該光阻劑圖案作為一遮罩來蝕刻該上層、該中間層及該下層而形成一導線，其中該上層覆蓋該中間層之一端部。
本發明之一實例性實施例亦揭露一種製造一薄膜電晶體陣列面板之方法，包含：形成一第一下層於一基板上；形成一第一中間層於該第一下層上；形成一第一上層於該第一中間層上；藉由曝光及顯影形成於該第一上層上之一光阻劑層而形成一光阻劑圖案；藉由利用該光阻劑圖案作為一遮罩來蝕刻該第一上層、該第一中間層及該第一下層而形成一第 一訊號線；形成一連接至該第一訊號線之薄膜電晶體；形成一連接至該薄膜電晶體之第二訊號線；以及形成一連接至該第二訊號線之第一電極，其中該第一上層覆蓋該第一中間層之一端部。
本發明之一實例性實施例亦揭露一種有機發光顯示器，包含：一基板；一閘極線，形成於該基板上；一資料線及一驅動電壓線，相交於該閘極線；一第一薄膜電晶體，具有一第一閘極以及一第一源極，該第一閘極連接至該閘極線，該第一源極連接至該資料線；一第二薄膜電晶體，具有一第二閘極以及一第二源極，該第一閘極連接至該第一薄膜電晶體之該第一汲極，該第二源極連接至該驅動電壓線；一第一電極，連接至該第二薄膜電晶體之該第二汲極；一有機發光層，形成於該第一電極上；以及一第二電極，形成於該有機發光層上，其中該閘極線及該驅動電壓線至少其中之一係由一下層、一中間層以及一上層製成。
應理解，上述大體說明及以下詳細說明皆為實例性的及解釋性的，且旨在提供對所主張之發明之進一步闡釋。
10‧‧‧第一金屬層
20‧‧‧第二金屬層
30‧‧‧第三金屬層
62‧‧‧目標
64‧‧‧下部支撐件
66‧‧‧陰極板(接觸孔)
67‧‧‧接觸孔
68‧‧‧磁體
70‧‧‧有機發光二極體(OLED)
80‧‧‧上部支撐件
82‧‧‧接地陽極板
85‧‧‧接觸孔
95‧‧‧開口
100‧‧‧基板
120‧‧‧緩衝層
121‧‧‧掃描訊號線
130‧‧‧半導體圖案
135‧‧‧半導體
140‧‧‧閘極絕緣層
155‧‧‧閘極
155a‧‧‧下層
155b‧‧‧中間層
155c‧‧‧上層
160‧‧‧層間絕緣層
171‧‧‧資料線
172‧‧‧驅動電壓線
176‧‧‧汲極
176a‧‧‧下層
176b‧‧‧中間層
176c‧‧‧上層
177‧‧‧源極
177a‧‧‧下層
177b‧‧‧中間層
177c‧‧‧上層
180‧‧‧第二層間絕緣層
190‧‧‧畫素界定層
400‧‧‧導線
500‧‧‧腔室
600‧‧‧目標部
700‧‧‧遮罩
710‧‧‧第一電極
720‧‧‧有機發光層
730‧‧‧第二電極
1001‧‧‧濺鍍裝置
1355‧‧‧溝道區
1356‧‧‧源極區
1357‧‧‧汲極區
Cst‧‧‧儲存電容器
D1‧‧‧第一寬度
D2‧‧‧第二寬度
ILD‧‧‧輸出電流
LP‧‧‧有機發光顯示面板
PR‧‧‧光阻劑圖案
PX‧‧‧畫素
Qd‧‧‧驅動電晶體
Qs‧‧‧開關電晶體
Vss‧‧‧共用電壓
為提供對本發明之進一步理解，在本說明書中包含圖式，該等圖式併入本說明書中並構成本說明書之一部分，其例示本發明之實施例並與本說明一起解釋本發明之原理。
第1圖、第2圖、第3圖以及第4圖為根據本發明之一實例性實施例，例示一種導線形成方法之視圖；第5圖為根據本發明之一實例性實施例，一濺鍍裝置之示意性剖視圖；第6圖為根據本發明之一實例性實施例，包含於一有機發光二極體 (OLED)顯示器中之一畫素電路之示意性電路圖；第7圖、第8圖、第9圖、第10圖、第11圖以及第12圖為例示一種製造第5圖所示有機發光二極體(OLED)顯示器之方法之剖視圖；以及第13圖及第14圖為根據本發明之一實例性實施例，一母基板及一遮罩之俯視平面圖。
以下將參照其中顯示本發明各實例性實施例之圖式來更充分地闡述本發明。如熟習此項技術者將知，可以各種不同方式對所述之實施例進行潤飾，此皆不背離本發明之精神或範圍。然而，本發明可實施為諸多不同形式，而不應被視為僅限於本文中所述之實例性實施例。更確切而言，提供該等實例性實施例係為了使本發明之揭露內容透徹並向熟習此項技術者充分傳達本發明之範圍。在圖式中，為清晰起見，可誇大各層、區域及其他元件之尺寸及相對尺寸，包括寬度、長度、厚度等。在附圖中，相同之參考編號指示相同之元件。
應理解，當闡述一元件(例如一層、膜、區域、或基板)係位於另一元件「上」時，該元件可直接位於該另一元件上或直接連接至該另一元件，抑或可存在中間元件。相反，當闡述一元件「直接」位於另一元件「上」或「直接連接至」另一元件時，則不存在中間元件。應理解，為解釋本發明之揭露內容，「X、Y及Z至少其中之一」可被解釋為僅有X、僅有Y、僅有Z、或X、Y、及Z中之二或更多項之任意組合(例如，XYZ、XYY、YZ、及ZZ)。
此外，除非明確地進行相反之闡述，否則用語「包含 (comprise)」及其變型(例如「comprises」或「comprising」)應被理解成暗指包含所述元件但不排除任何其他元件。此外，在說明書通篇中，用語「在...上方」暗指位於一目標元件之上方或下方，而並非意指必定位於以重力方向為基準之一頂部上。
以下，將闡述根據本發明之一實例性實施例之一導線形成方法。
第1圖至第4圖為解釋根據本發明之一實例性實施例之一導線形成方法之視圖，以及第5圖為根據本發明之一實例性實施例之一濺鍍裝置之示意性剖視圖。
如第1圖所示，形成一第一金屬層10於一基板100上。第一金屬層10可藉由利用第5圖所示之一濺鍍裝置而形成。
參照第5圖，根據本發明之一實例性實施例之一濺鍍裝置1001包含一腔室500及設置於該腔室500中之一目標部600以及一遮罩700。
腔室500在濺鍍製程期間保持真空，且自腔室500外之一電源施加一高頻率電力。
目標部600包含一目標62、一下部支撐件64、一陰極板66、以及一磁體68。
下部支撐件64被固定至目標62，其中該目標為藉由濺鍍而形成於基板100上之一沈積材料之一供應源。
目標62為欲被形成於一基板上之一金屬材料，且在腔室中被正離子撞擊。正離子係由電子加速而產生，俾使目標62之表面上之一材料自目標62分離，藉此於基板100上形成第一金屬層10。
陰極板66連接至該高頻率電源以施加一高頻率電壓至目標62，藉此在基板100與目標62之間產生電漿。
磁體68施加一磁場，以用於防止電漿中產生之電子到達該濺鍍裝置之其他部分。
遮罩700防止薄膜形成於基板100之邊緣處。遮罩700為覆蓋基板100之一蔭罩(shadow mask)，並覆蓋基板100之邊緣。
上部支撐件80接收基板100，且可作為一載體以用於在腔室500中支撐及承載基板100。
一接地之陽極板82形成於上部支撐件80之下方。
參照第1圖，基板100與遮罩700交疊一第一寬度D1。
如第2圖所示，一第二金屬層20形成於第一金屬層10上。第二金屬層20之一邊界線位於第一金屬層10之一邊界線以內。
第二金屬層20亦可藉由利用第5圖所示濺鍍裝置而形成。此時，可分別由根據欲形成之一材料而安裝有不同目標之濺鍍裝置形成第一金屬層10以及第二金屬層20。
遮罩700與基板100及第一金屬層10交疊一第二寬度D2。因此，第二金屬層20之邊界位於第一金屬層10之邊界以內。該第二寬度D2可介於約3毫米至6毫米範圍內。
如第3圖所示，一第三金屬層30形成於第二金屬層20上。第三金屬層30被形成為覆蓋第二金屬層20之一端部(或邊界)，俾使第三金屬層30之邊緣接觸第一金屬層10之邊緣。
亦可藉由利用第5圖所示濺鍍裝置來形成第三金屬層30。
可由根據欲形成之材料而安裝有不同目標之濺鍍裝置來形成第二金屬層20及第三金屬層30。
遮罩700與基板100交疊一第三寬度D3，且第二金屬層20之邊界被第三金屬層30覆蓋。第三寬度D3可相同於第一寬度D1，且在利用相同之材料時，可應用相同之腔室。
第一金屬層10及第三金屬層30可由鉬(molybdenum；Mo)製成，且第二金屬層20可由鋁(aluminum；Al)、鎳(nickel；Ni)及鑭(lanthanum；La)製成。
在另一實例性實例中，第一金屬層10可由鉬(Mo)製成；第二金屬層20可由鋁(Al)製成；且第三金屬層30可由鋁(Al)、鎳(Ni)、及鑭(La)製成。
在再一實例性實施例中，第一金屬層10可由鋁(Al)、鎳(Ni)及鑭(La)製成；第二金屬層20可由鋁(Al)製成；且第三金屬層30可由鉬(Mo)製成。
在實例性實施例中，第一金屬層10或第三金屬層30包含鉬(Mo)，然而本發明並非僅限於此，且亦可使用鈦(titanium；Ti)或鎢(tungsten；W)。
如第4圖所示，形成一光阻劑層於第三金屬層30上，並將該光阻劑層曝光及顯影以形成一光阻劑圖案PR。
在該光阻劑層之顯影製程中，第二金屬層20可能會被顯影溶液損壞，進而發生底切，抑或已分離之第二金屬層20可能會作為一雜質而 附著至第三金屬層30之表面。
然而，在一實例性實施例中，第三金屬層30完全覆蓋第二金屬層20之端部，俾使第二金屬層20之端部不被暴露至顯影溶液，藉此避免因第二金屬層20而產生雜質。
然後，利用光阻劑圖案作為遮罩來蝕刻第三金屬層30、第二 金屬層20、以及第一金屬層10而形成由一三層式結構構成之導線400。
接著，將參照圖式來闡述一種包含第1圖至第4圖所示之導線之有機發光二極體(OLED)顯示器及其製造方法。
第6圖為根據本發明一實例性實施例之一有機發光二極體(OLED)顯示器之一畫素電路之電路圖。
根據本實例性實施例之有機發光二極體(OLED)顯示器包含複數個訊號線121、171及172、以及連接至該等訊號線之一畫素PX。
該等訊號線包含：一掃描訊號線121，用於傳送一閘極訊號(或一掃描訊號)；一資料線171，用於傳送一資料訊號；以及一驅動電壓線172，用於傳送一驅動電壓。
閘極線121實質沿一列方向延伸並實質相互平行，且資料線171實質沿一行方向延伸並實質相互平行。驅動電壓線172實質沿一行方向延伸並實質相互平行，儘管其可改為沿列方向或行方向延伸，並可形成一網形狀。
一個畫素PX包含一開關電晶體Qs、一驅動電晶體Qd、一儲存電容器Cst、以及一有機發光二極體70。
開關電晶體Qs具有一控制端子、一輸入端子、以及一輸出端子。該控制端子連接至掃描訊號線121，該輸入端子連接至資料線171，以及該輸出端子連接至驅動電晶體Qd。開關電晶體Qs響應於自掃描訊號線121接收之掃描訊號而將自資料線171接收之資料訊號傳送至驅動電晶體Qd。
驅動電晶體Qd具有一控制端子、一輸入端子、以及一輸出端子。該控制端子連接至開關電晶體Qs，該輸入端子連接至驅動電壓線172，以及該輸出端子連接至有機發光二極體70。驅動電晶體Qd容許具有一幅值之輸出電流ILD從中流過，該輸出電流ILD之幅值根據施加於控制端子與輸出端子間之電壓而變化。
電容器Cst連接於驅動電晶體Qd之控制端子與輸入端子之間。此電容器Cst對施加至驅動電晶體Qd之控制端子之資料訊號充電，並甚至在開關電晶體Qs關斷後仍保持該資料訊號。
有機發光二極體70(OLED)具有一陽極及一陰極，該陽極連接至驅動電晶體Qd之輸出端子，該陰極連接至一共用電壓VSS。有機發光二極體70藉由發光而顯示一影像，且其亮度可依驅動電晶體Qd之輸出電流ILD而變化。有機發光二極體70可包含一有機材料，該有機材料固有地發出原色(例如紅色、綠色、及藍色)光至少其中之一。有機發光二極體顯示器藉由多種顏色之一空間組合而顯示一所期望影像。
以下，將闡述根據一實例性實施例之具有上述畫素的有機發光二極體(OLED)顯示器之製造方法。
第7圖至第12圖為剖視圖，以用於解釋第5圖所示有機發光二 極體(OLED)顯示器之製造方法，且第13圖及第14圖為根據一實例性實施例之一母基板及一遮罩之俯視平面圖。
因開關薄膜電晶體及驅動薄膜電晶體可形成有相同之沈積結構，故在第7圖至第12圖中，將結合第6圖所示驅動薄膜電晶體Qd及有機發光元件70來闡述該製造方法。以下，將該驅動薄膜電晶體Qd稱為一薄膜電晶體。
如第7圖所示，形成一緩衝層120於一基板100上。
基板100可為一透明絕緣基板，該基板由玻璃、石英、陶瓷、塑膠、或類似材料形成，抑或基板100可為由不銹鋼或類似材料形成之一金屬基板。
在一實例性實施例中，僅闡述一個薄膜電晶體。然而，如第13圖所示，基板100可為一母基板，複數個有機發光顯示面板LP同時形成於該母基板中。
緩衝層120可形成為氮化矽(silicon nitride；SiNx)之一單層，抑或可形成為其中使氮化矽(SiNx)及氧化矽(SiO2)堆疊之一雙層結構。緩衝層120用於防止不必要之成分(例如雜質或水)滲透，且亦用於將一表面平坦化。
此外，藉由形成一非晶矽層於緩衝層120上並接著使該非晶矽層結晶並圖案化來形成一半導體130。
如第8圖所示，由氮化矽或氧化矽製成之一閘極絕緣層140形成於半導體圖案130上，並於閘極絕緣層140上沈積第一金屬層10、第二金屬層20以及第三金屬層30。接著，於第三金屬層30上形成一光阻劑圖案 PR。
第一金屬層10及第三金屬層30可由鉬(Mo)製成，且第二金屬層20可由鋁(Al)、鎳(Ni)及鑭(La)製成。
然而，第一金屬層10及第三金屬層30並非僅限於此種組成，且亦可包含鈦(Ti)或鎢(W)。
第一金屬層10、第二金屬層20及第三金屬層30可藉由第1圖至第4圖之方法形成，且可藉由改變第5圖所示濺鍍裝置之遮罩700與基板100交疊之程度而將第三金屬層30形成為完全覆蓋第二金屬層20之端部。
如第13圖所示，遮罩700與基板100相互交疊，以使第一金屬層10及第三金屬層30對於基板100而言具有一第一寬度D1，且如第14圖所示，遮罩700與基板100相互交疊，以使第二金屬層20對於基板100而言具有一第二寬度D2。第二寬度D2大於第一寬度D1。因此，第三金屬層30被形成為完全覆蓋第二金屬層20之端部。
在一實例性實施例中，若第三金屬層30被形成為覆蓋第二金屬層20，則第二金屬層20可不被光阻劑層之顯影溶液損壞，故可保護第二金屬層20。
在上述實例性實施例中，儘管可依Mo/AlNiLa/Mo之順序來沈積薄膜，然而本發明並非僅限於此，且當形成包含經顯影溶液蝕刻之金屬之導線時，可採用各種順序。即，藉由未經顯影溶液蝕刻之金屬層覆蓋經顯影溶液蝕刻之金屬層之端部，以使經顯影溶液蝕刻之金屬層之端部不暴露至顯影溶液。
如第9圖所示，藉由利用光阻劑圖案PR作為一遮罩，蝕刻第 三金屬層30、第二金屬層20、及第一金屬層10以形成一閘極155，該閘極155包含一上層155c、一中間層155b及一下層155a此三個層。
閘極線與開關薄膜電晶體之閘極亦可一起形成。因此，開關薄膜電晶體之閘極及閘極線可藉由與閘極155相同之沈積結構形成。
藉由利用閘極155作為遮罩，以高濃度摻雜導電性雜質離子至半導體圖案130，以形成一半導體135，該半導體135具有一源極區1356以及一汲極區1357。一溝道區1355形成於源極區1356與汲極區1357之間。
如第10圖所示，形成一第一層間絕緣層160於閘極155上。
蝕刻第一層間絕緣層160及閘極絕緣層140來形成接觸孔66及接觸孔67，以暴露出半導體135。
形成一第四金屬層、一第五金屬層以及一第六金屬層於第一層間絕緣層160上，且形成一光阻劑圖案於該第六金屬層上。第四金屬層可由鉬(Mo)製成，且第五金屬層可由鋁(Al)製成。此外，第六金屬層可由鋁(Al)、鎳(Ni)以及鑭(La)製成。
在另一實例性實施例中，第四金屬層可由鋁(Al)、鎳(Ni)以及鑭(La)製成，且第五金屬層可由鋁(Al)製成。此外，第六金屬層可由鉬(Mo)製成。
在實例性實施例中，第四金屬層或第六金屬層包含鉬(Mo)。然而，本發明並非僅限於此，且在此種組成中亦可包含鈦(Ti)或鎢(W)。
藉由利用光阻劑圖案作為遮罩，蝕刻第六金屬層、第五金屬層以及第四金屬層來形成一源極177及一汲極176，源極177及汲極176經由 接觸孔66及67而分別連接至源極區1356及汲極區1357、且包含上層(176c及176c)、中間層(176b及177b)及下層(176a及177a)此三個層。
資料線、源極、開關薄膜電晶體之汲極以及驅動電壓線亦可一起形成。因此，資料線、源極、開關薄膜電晶體之汲極以及驅動電壓線可藉由與源極177及汲極176相同之沈積結構形成。
若第六金屬層被形成為覆蓋第五金屬層，則由鋁製成之第五金屬層不會被顯影溶液損壞，且受到保護。
如第11圖所示，形成一第二層間絕緣層180於源極177及汲極176上。
蝕刻第二層間絕緣層180來形成一接觸孔85，以暴露出汲極176。
如第12圖所示，形成一金屬層於層間絕緣層180上，並圖案化該金屬層以形成一第一電極710。
形成具有一開口95之一畫素界定層190於第一電極710上，形成一有機發光層720於該畫素界定層190之開口95中，且形成一第二電極730於該有機發光層720上。
接著，將參照第12圖來闡述一種藉由所述之導線及薄膜電晶體製造方法而製造之有機發光顯示器。
根據本發明一實例性實施例之有機發光顯示器對應於參照第7圖至第12圖所述之有機發光顯示器。因此，不再對相同之配置予以贅述。
參照第12圖，形成於基板100上之閘極線(詳言之，連接至 該閘極線之閘極155)可由三個層155c、155b、以及155a製成。
在此種情形中，形成閘極155之下層155a可對應於在所述之導線及薄膜電晶體製造方法中所述之第一金屬層。且中間層155b及上層155c可分別對應於第二金屬層及第三金屬層。
另一方面，下層155a及上層155c可由鉬製成(Mo)。且中間層155b可由鋁(Al)、鎳(Ni)及鑭(La)製成。
連接至薄膜電晶體(更具體而言，源極177及汲極176)之資料線，亦可由該三個層製成。
源極177可由下層177a、中間層177b以及上層177c製成。且汲極176可由下層176a、中間層176b以及上層176a製成。
在此種情形中，分別形成源極177及汲極176之下層177a及176a可由鉬(Mo)製成，且中間層176b及177b可由鋁(Al)製成。此外，上層176c及177c可由鋁(Al)、鎳(Ni)以及鑭(La)製成。
在又一實例性實施例中，下層176a及下層177a可由鋁(Al)、鎳(Ni)及鑭(La)製成，且中間層176b及中間層177b可由鋁(Al)製成。此外，上層176c及上層177c可由鉬製成。
在一實例性實施例中，在形成該三個層之金屬層時，由鋁製成之薄膜不暴露至用於形成光阻劑圖案之顯影溶液，進而防止顯影溶液損壞金屬層並防止產生雜質。
對於熟習此項技術者而言，顯然，在不背離本發明之精神或範圍之條件下，可對本發明作出各種潤飾及變化。因此，本發明涵蓋對本發明所為之該等潤飾及變化，只要其落於隨附申請專利範圍及其等效範圍 之範圍內即可。

Claims (10)

  1. 一種製造一導線之方法，包含：形成一下層於一基板上；形成一中間層於該下層上；形成一上層於該中間層上；利用一顯影製程形成一光阻劑圖案於該上層上；以及藉由利用該光阻劑圖案作為一遮罩來蝕刻該上層、該中間層及該下層而形成一導線；其中該上層覆蓋該中間層之一端部之一上方部分及一側邊部分。
  2. 如請求項1所述之方法，其中該上層能耐受一顯影溶液，而該中間層不能耐受該顯影溶液。
  3. 如請求項2所述之方法，其中該顯影製程包含：利用該顯影溶液蝕刻一光阻層。
  4. 如請求項2所述之方法，其中該中間層包含鋁(Aluminum)、鎳(Nickel)及鑭(Lanthanum)。
  5. 如請求項2所述之方法，其中該下層及該上層包含鉬(Molybdenum)。
  6. 如請求項2所述之方法，其中該中間層包含鋁。
  7. 如請求項6所述之方法，其中：該上層包含鉬；以及該下層包含鋁、鎳及鑭。
  8. 如請求項6所述之方法，其中：該上層包含鋁鎳及鑭；以及該下層包含鉬。
  9. 如請求項1所述之方法，其中：該下層、該中間層、及該上層係在一濺鍍裝置中形成，該濺鍍裝置包含一遮罩，該遮罩與該基板之邊緣對齊；在形成該中間層時，該遮罩被對齊至與該基板交疊一第二寬度；在形成該上層時，該遮罩被對齊至與該基板交疊一第一寬度；以及該第一寬度小於該第二寬度。
  10. 一種製造一薄膜電晶體陣列面板之方法，包含：形成一第一下層於一基板上；形成一第一中間層於該第一下層上；形成一第一上層於該第一中間層上；利用一第一顯影製程形成一光阻劑圖案於該第一上層上；藉由利用該光阻劑圖案作為一遮罩來蝕刻該第一上層、該第一中間層及該第一下層而形成一第一訊號線；形成一連接至該第一訊號線之薄膜電晶體；形成一連接至該薄膜電晶體之第二訊號線；以及形成一連接至該第二訊號線之第一電極；其中該第一上層覆蓋該第一中間層之一端部之一上方部分及一側邊部分。
TW103115938A 2013-05-10 2014-05-05 金屬導線及薄膜電晶體陣列面板之製造方法 TWI643244B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
??10-2013-0053237 2013-05-10
KR20130053237 2013-05-10
??10-2013-0146784 2013-11-29
KR1020130146784A KR102179972B1 (ko) 2013-05-10 2013-11-29 배선 및 박막 트랜지스터 기판의 제조 방법 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
TW201443979A TW201443979A (zh) 2014-11-16
TWI643244B true TWI643244B (zh) 2018-12-01

Family

ID=51852700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115938A TWI643244B (zh) 2013-05-10 2014-05-05 金屬導線及薄膜電晶體陣列面板之製造方法

Country Status (3)

Country Link
US (2) US9040416B2 (zh)
CN (1) CN104143563B (zh)
TW (1) TWI643244B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252357B (zh) * 2016-08-24 2019-05-21 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100590249B1 (ko) 2002-10-14 2006-06-15 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
KR100559190B1 (ko) 2004-04-09 2006-03-13 엘지전자 주식회사 물질 증착 장치 및 마스크 이동 장치
KR20070002492A (ko) 2005-06-30 2007-01-05 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR101209040B1 (ko) 2005-11-18 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20090072432A (ko) 2007-12-28 2009-07-02 삼성전자주식회사 기판 지지 모듈 및 이를 갖는 증착 장치
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010153365A (ja) 2008-11-19 2010-07-08 Semiconductor Energy Lab Co Ltd 発光素子、発光装置、電子機器及び照明装置
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes

Also Published As

Publication number Publication date
CN104143563B (zh) 2019-04-05
TW201443979A (zh) 2014-11-16
US9082731B2 (en) 2015-07-14
US9040416B2 (en) 2015-05-26
US20140335691A1 (en) 2014-11-13
US20140332776A1 (en) 2014-11-13
CN104143563A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
US10985068B2 (en) Organic light emitting diode display device and method of fabricating the same
JP4414358B2 (ja) 前面発光構造を有する有機電界発光表示装置及びこれの製造方法
US10446631B2 (en) Organic light emitting display device with improved aperture ratio and method for manufacturing the same
WO2018107524A1 (zh) Tft背板及其制作方法
US8354677B2 (en) Organic light emitting diode display and manufacturing method thereof
JP4109265B2 (ja) 有機電界発光素子及びその製造方法
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
JP2004193129A (ja) 有機発光表示板
KR20030058911A (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
KR20130071823A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100731753B1 (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
KR101148720B1 (ko) 유기전계발광소자 및 그 제조방법
KR100623720B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR100899428B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
TWI643244B (zh) 金屬導線及薄膜電晶體陣列面板之製造方法
KR20160058297A (ko) 유기발광다이오드 표시장치 및 그 제조방법
WO2020065955A1 (ja) 表示装置およびその製造方法
KR102179972B1 (ko) 배선 및 박막 트랜지스터 기판의 제조 방법 및 유기 발광 표시 장치
KR100623717B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR20100093677A (ko) 유기전계발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees