JP2002108244A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002108244A5 JP2002108244A5 JP2000294325A JP2000294325A JP2002108244A5 JP 2002108244 A5 JP2002108244 A5 JP 2002108244A5 JP 2000294325 A JP2000294325 A JP 2000294325A JP 2000294325 A JP2000294325 A JP 2000294325A JP 2002108244 A5 JP2002108244 A5 JP 2002108244A5
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- data line
- forming
- manufacturing
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【0008】
【課題を解決するための手段】
本発明の第1製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量と、前記薄膜トランジスタの少なくともチャネル領域を下方から覆う所定パターンを有する下方遮光膜を含む遮光膜配線とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記遮光膜配線を形成する遮光膜配線形成工程と、前記遮光膜配線上に下地絶縁膜を介して前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、前記周辺領域で、前記遮光膜配線、前記半導体層、前記走査線、前記容量線及び前記データ線から構成される前記周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔するコンタクトホール開孔工程とを含み、前記コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の前記遮光膜配線、前記半導体層、前記走査線、前記データ線中継層、前記容量線及び前記データ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【課題を解決するための手段】
本発明の第1製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量と、前記薄膜トランジスタの少なくともチャネル領域を下方から覆う所定パターンを有する下方遮光膜を含む遮光膜配線とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記遮光膜配線を形成する遮光膜配線形成工程と、前記遮光膜配線上に下地絶縁膜を介して前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、前記周辺領域で、前記遮光膜配線、前記半導体層、前記走査線、前記容量線及び前記データ線から構成される前記周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔するコンタクトホール開孔工程とを含み、前記コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の前記遮光膜配線、前記半導体層、前記走査線、前記データ線中継層、前記容量線及び前記データ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【0022】
本発明の第2製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に画素電極中継層を介して接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、該積層形成工程中に、前記走査線と同層の膜からなる静電破壊防止用の短絡配線を前記周辺領域に形成する短絡配線形成工程と、前記短絡配線形成工程後に複数のコンタクトホール開孔工程を用いて前記短絡配線をカットするためのカット用コンタクトホール開孔工程とを含み、前記複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
本発明の第2製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に画素電極中継層を介して接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、該積層形成工程中に、前記走査線と同層の膜からなる静電破壊防止用の短絡配線を前記周辺領域に形成する短絡配線形成工程と、前記短絡配線形成工程後に複数のコンタクトホール開孔工程を用いて前記短絡配線をカットするためのカット用コンタクトホール開孔工程とを含み、前記複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【0031】
本発明の第3製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記画素電極に電気的に接続された蓄積容量と備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記半導体層と前記データ線とを中継接続するデータ線中継層、前記蓄積容量及び前記データ線を夫々構成する複数の導電膜をこの順に各層間絶線膜を介して積層形成する積層形成工程とを備えており、該積層形成工程は、前記半導体層上の第1層間絶縁膜に前記半導体層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線中継層を形成する工程と、前記データ線中継層上の第2層間絶縁膜に前記データ線中継層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線を形成する工程とを含み、前記半導体層と前記データ線を前記データ線中継層を介して電気的に接続する。
本発明の第3製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記画素電極に電気的に接続された蓄積容量と備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記半導体層と前記データ線とを中継接続するデータ線中継層、前記蓄積容量及び前記データ線を夫々構成する複数の導電膜をこの順に各層間絶線膜を介して積層形成する積層形成工程とを備えており、該積層形成工程は、前記半導体層上の第1層間絶縁膜に前記半導体層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線中継層を形成する工程と、前記データ線中継層上の第2層間絶縁膜に前記データ線中継層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線を形成する工程とを含み、前記半導体層と前記データ線を前記データ線中継層を介して電気的に接続する。
Claims (15)
- 基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量と、前記薄膜トランジスタの少なくともチャネル領域を下方から覆う所定パターンを有する下方遮光膜を含む遮光膜配線とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に前記遮光膜配線を形成する遮光膜配線形成工程と、
前記遮光膜配線上に下地絶縁膜を介して前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、
前記周辺領域で、前記遮光膜配線、前記半導体層、前記走査線、前記容量線及び前記データ線から構成される前記周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔するコンタクトホール開孔工程とを含み、
前記コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の前記遮光膜配線、前記半導体層、前記走査線、前記データ線中継層、前記容量線及び前記データ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われることを特徴とする電気光学装置の製造方法。 - 前記周辺領域のコンタクトホール開孔工程における前記遮光膜配線と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記半導体層と前記データ線間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含むことを特徴とする請求項1記載の電気光学装置の製造方法。
- 前記周辺領域の複数回によるコンタクトホール開孔工程では、最終回のコンタクトホール開孔径を他のコンタクトホール開孔径より小さくしたことを特徴とする請求項1又は2記載の電気光学装置の製造方法。
- 前記周辺領域の複数回によるコンタクトホール開孔工程は、最後のコンタクトホール開孔形状を円あるいは楕円に形成することを特徴とする請求項1乃至3記載の電気光学装置の製造方法。
- 前記周辺領域のコンタクトホール開孔工程における前記半導体層と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記データ線中継層と前記データ線間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含むことを特徴とする請求項1に記載の電気光学装置の製造方法。
- 前記周辺領域の複数回によるコンタクトホール開孔工程は、平面的に見て一つのコンタクトホール開孔が他のコンタクトホール開孔の内側に形成する開孔工程を含むことを特徴とする請求項1乃至5のいずれか一つに記載の電気光学装置の製造方法。
- 前記周辺領域のコンタクトホール開孔工程は、ドライエッチングとウエットエッチングを用いてコンタクトホールの開口部分にテーパを形成することを特徴とする請求項1乃至6のいずれか一つに記載の電気光学装置の製造方法。
- 基板上の画像表示領域に、複数の画素電極と、該画素電極に画素電極中継層を介して接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、
該積層形成工程中に、前記走査線と同層の膜からなる静電破壊防止用の短絡配線を前記周辺領域に形成する短絡配線形成工程と、
前記短絡配線形成工程後に複数のコンタクトホール開孔工程を用いて前記短絡配線をカットするためのカット用コンタクトホール開孔工程とを含み、
前記複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われることを特徴とする電気光学装置の製造方法。 - 前記データ線のパターニング形成時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線中継層と前記データ線間の層間絶縁膜にコンタクトホールを開孔する工程と同時に行なわれる工程を含むことを特徴とする請求項8に記載の電気光学装置の製造方法。
- 前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記データ線のパターニング形成時の前記データ線のエッチングに連続して行うことを特徴とする請求項8又は9に記載の電気光学装置の製造方法。
- 前記周辺領域での電極を露出させるパッドオープン工程時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線と前記データ線中継層間のコンタクトホール開孔工程及び前記画素電極と前記画素電極中継層間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含むことを特徴とする請求項9に記載の電気光学装置の製造方法。
- 前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記パッドオープン工程のエッチングに前後して行うことを特徴とする請求項8又は11に記載の電気光学装置の製造方法。
- 基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記画素電極に電気的に接続された蓄積容量と備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層上に前記走査線、前記半導体層と前記データ線とを中継接続するデータ線中継層、前記蓄積容量及び前記データ線を夫々構成する複数の導電膜をこの順に各層間絶線膜を介して積層形成する積層形成工程とを備えており、
該積層形成工程は、前記半導体層上の第1層間絶縁膜に前記半導体層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線中継層を形成する工程と、前記データ線中継層上の第2層間絶縁膜に前記データ線中継層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線を形成する工程とを含み、前記半導体層と前記データ線を前記データ線中継層を介して電気的に接続することを特徴とする電気光学装置の製造方法。 - 前記コンタクトホール開孔工程では、平面的に見て同一位置に、前記データ線中継層から前記半導体層に達するコンタクトホール部分と前記データ線から前記データ線中継層に達するコンタクトホール部分とを開孔することを特徴とする請求項13に記載の電気光学装置の製造方法。
- 前記積層形成工程では、前記データ線中継層を光吸収層から形成すると共に前記データ線を金属膜から形成し、
前記データ線中継層から前記半導体層に達するコンタクトホール部分が、前記データ線から前記データ線中継層に達するコンタクトホール部分より穴径が小さくなるように前記一連のコンタクトホールを開孔することを特徴とする請求項14に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294325A JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294325A JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002108244A JP2002108244A (ja) | 2002-04-10 |
JP2002108244A5 true JP2002108244A5 (ja) | 2005-02-24 |
JP3743273B2 JP3743273B2 (ja) | 2006-02-08 |
Family
ID=18776956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000294325A Expired - Fee Related JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3743273B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI272556B (en) * | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
KR100635061B1 (ko) * | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
JP4211674B2 (ja) | 2004-05-12 | 2009-01-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
JP4315074B2 (ja) * | 2004-07-15 | 2009-08-19 | セイコーエプソン株式会社 | 半導体装置用基板及びその製造方法、電気光学装置用基板、電気光学装置並びに電子機器 |
JP4655943B2 (ja) * | 2006-01-18 | 2011-03-23 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
JP4910706B2 (ja) * | 2007-01-05 | 2012-04-04 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
JP2008191470A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP5352333B2 (ja) * | 2009-04-23 | 2013-11-27 | 株式会社ジャパンディスプレイ | アクティブマトリクス型表示装置 |
JP5535147B2 (ja) * | 2011-08-03 | 2014-07-02 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
TWI489171B (zh) * | 2012-05-28 | 2015-06-21 | Au Optronics Corp | 畫素陣列基板、顯示面板、接觸窗結構及其製造方法 |
US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
JP6908086B2 (ja) * | 2019-10-29 | 2021-07-21 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
JPH1054995A (ja) * | 1996-06-06 | 1998-02-24 | Pioneer Electron Corp | 反射型液晶表示装置 |
JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
JPH1195687A (ja) * | 1997-09-20 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
TW486581B (en) * | 1998-01-06 | 2002-05-11 | Seiko Epson Corp | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus |
JP3820743B2 (ja) * | 1998-03-30 | 2006-09-13 | セイコーエプソン株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 |
JP3690119B2 (ja) * | 1998-06-23 | 2005-08-31 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置 |
JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
KR100469109B1 (ko) * | 1998-11-26 | 2005-02-02 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 그 제조방법 및 전자기기 |
JP3767221B2 (ja) * | 1999-01-11 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
EP1081537A1 (en) * | 1999-09-03 | 2001-03-07 | Alcatel | Method for processing conductive layer structures and devices including such conductive layer structures |
JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
JP3608531B2 (ja) * | 2000-08-31 | 2005-01-12 | セイコーエプソン株式会社 | 電気光学装置及び投射型表示装置 |
-
2000
- 2000-09-27 JP JP2000294325A patent/JP3743273B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049215B2 (en) | Thin film transistor array panel and fabricating method thereof | |
JP4249435B2 (ja) | 受動素子を有する集積回路素子 | |
KR100292279B1 (ko) | 반도체장치및그제조방법 | |
KR950002041A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR970007830B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
JP3741780B2 (ja) | デュアルパッド付き半導体素子及びその製造方法 | |
KR960012469A (ko) | 커패시터, 바이폴라 트랜지스터 및 igfet를 갖는 반도체 집적 회로 장치의 제조 방법 | |
KR970060499A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
KR910014997A (ko) | 자동-정렬 접촉부 및 상호 접속부 구조물 및 그 제조방법 | |
JP2002108244A5 (ja) | ||
KR20070055729A (ko) | 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법 | |
KR960006036A (ko) | 반도체장치 및 그의 제조방법 | |
US20050136574A1 (en) | Thin film transistor and process for making an array panel | |
JP2005123360A5 (ja) | ||
US5811852A (en) | Memory cell structure fabricated with improved fabrication process by forming dielectric layer directly on an insulated surface of a substrate | |
TWI737258B (zh) | 半導體結構及其製造方法 | |
US5637526A (en) | Method of making a capacitor in a semiconductor device | |
JP2001249625A5 (ja) | ||
US6559495B1 (en) | Semiconductor memory cell device | |
KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
KR100720083B1 (ko) | 액정 표시 장치의 제조 방법 | |
KR100590739B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP3398056B2 (ja) | 半導体装置とその製造方法 | |
KR100368974B1 (ko) | 디램 커패시터 제조방법 |