JP3109956B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3109956B2 JP3109956B2 JP13732094A JP13732094A JP3109956B2 JP 3109956 B2 JP3109956 B2 JP 3109956B2 JP 13732094 A JP13732094 A JP 13732094A JP 13732094 A JP13732094 A JP 13732094A JP 3109956 B2 JP3109956 B2 JP 3109956B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- display device
- semiconductor substrate
- liquid crystal
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶を用いた表示装
置、とりわけ非透光性の半導体基板の一部を除去して透
光性とした半導体基板を用いた表示装置に関する。
置、とりわけ非透光性の半導体基板の一部を除去して透
光性とした半導体基板を用いた表示装置に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示装置について
は、より高精細な表示画像が求められてきている。こう
した中、本発明者らは先に特開平５−２７３５９１号公
報において新規な液晶画像表示装置を提案した。特開平
５−２７３５９１号公報において本発明者らが提案した
液晶画像表示装置は、可視光領域の光に関して非透光性
の基板上に作成された液晶画像表示装置であって、前記
基板における液晶画素部の下方の部分が除去されてお
り、前記液晶画素部に光を透過可能にしたことを特徴と
するものである。特開平５−２７３５９１号公報で提案
した液晶画像表示装置においては、優れた能動素子を単
結晶基板に作り込むことができるため、品質の高い表示
画像が得られる。
は、より高精細な表示画像が求められてきている。こう
した中、本発明者らは先に特開平５−２７３５９１号公
報において新規な液晶画像表示装置を提案した。特開平
５−２７３５９１号公報において本発明者らが提案した
液晶画像表示装置は、可視光領域の光に関して非透光性
の基板上に作成された液晶画像表示装置であって、前記
基板における液晶画素部の下方の部分が除去されてお
り、前記液晶画素部に光を透過可能にしたことを特徴と
するものである。特開平５−２７３５９１号公報で提案
した液晶画像表示装置においては、優れた能動素子を単
結晶基板に作り込むことができるため、品質の高い表示
画像が得られる。
【０００３】
【発明が解決しようとする課題】しかしながら、特開平
５−２７３５９１号公報において、提案した液晶画像表
示装置については、基板の一部を除去して画素部に光を
透過可能としていることから、強度的に必ずしも最適な
ものとはいえず、また、一部が除去された基板は、薄層
で液晶層を保持することから、液晶層のたわみ等につい
ても改善の余地が残されていた。
５−２７３５９１号公報において、提案した液晶画像表
示装置については、基板の一部を除去して画素部に光を
透過可能としていることから、強度的に必ずしも最適な
ものとはいえず、また、一部が除去された基板は、薄層
で液晶層を保持することから、液晶層のたわみ等につい
ても改善の余地が残されていた。
【０００４】本発明の主たる目的は、高画素、高精細な
画像表示が可能な表示装置を提供することにある。本発
明の別の目的は、強固なメンブレン構造を有する表示装
置を提供することにある。
画像表示が可能な表示装置を提供することにある。本発
明の別の目的は、強固なメンブレン構造を有する表示装
置を提供することにある。
【０００５】
【課題を解決するための手段及び作用】本発明は、上述
した課題を解決するために鋭意検討を行って成されたも
のであり、下述する構成のものである。即ち、本発明の
表示装置は、複数の信号線と複数の走査線の交点に対応
して画素電極を配した表示領域と、該画素電極を駆動す
るための駆動回路を前記表示領域の周辺部に設けると共
に、前記表示領域の下方の部分が除去されて前記表示領
域に光を透過可能とした半導体基板と、該半導体基板に
対向する対向基板と、の間に液晶を挟持した表示装置に
おいて、前記半導体基板には、該基板の表面を酸化する
ことよって、少なくとも前記表示領域の半導体基板上に
形成されたフィールド酸化膜が設けられていて、該フィ
ールド酸化膜の終端する位置よりも前記除去された部分
が内側に位置し、前記フィールド酸化膜上には引っ張り
応力を有する膜が設けられていることを特徴とする。
した課題を解決するために鋭意検討を行って成されたも
のであり、下述する構成のものである。即ち、本発明の
表示装置は、複数の信号線と複数の走査線の交点に対応
して画素電極を配した表示領域と、該画素電極を駆動す
るための駆動回路を前記表示領域の周辺部に設けると共
に、前記表示領域の下方の部分が除去されて前記表示領
域に光を透過可能とした半導体基板と、該半導体基板に
対向する対向基板と、の間に液晶を挟持した表示装置に
おいて、前記半導体基板には、該基板の表面を酸化する
ことよって、少なくとも前記表示領域の半導体基板上に
形成されたフィールド酸化膜が設けられていて、該フィ
ールド酸化膜の終端する位置よりも前記除去された部分
が内側に位置し、前記フィールド酸化膜上には引っ張り
応力を有する膜が設けられていることを特徴とする。
【０００６】本発明によれば、液晶を保持する半導体基
板を構成する積層膜の応力が緩和され、その結果、機械
的強度に優れると共に、高品質な画像を表示できる表示
装置を提供できる。
板を構成する積層膜の応力が緩和され、その結果、機械
的強度に優れると共に、高品質な画像を表示できる表示
装置を提供できる。
【０００７】本発明の表示装置は、透過型、投射型ある
いは眼鏡型等の種々の液晶表示装置に適用可能である。
いは眼鏡型等の種々の液晶表示装置に適用可能である。
【０００８】
【実施例】以下、具体的な実施例を挙げて本発明を詳細
に説明するが、本発明はこれら実施例により限定される
ものではない。
に説明するが、本発明はこれら実施例により限定される
ものではない。
【０００９】（実施例１）本発明の表示装置のパネル構
成の１例についてまず説明する。本例の液晶表示パネル
の模式図は、図３に示すとおりである。マトリクス状に
配置されたｐ−ＳｉＴＦＴをスイッチング素子とするパ
ネル表示回路３０５には垂直シフトレジスタ３０３及
び、水平シフトレジスタ３０４が接続され、ビデオ信号
回路３０１より送られるＴＶ画像信号が垂直シフトレジ
スタ３０３及び、水平シフトレジスタ３０４を介して表
示回路３０５中の画素に書き込まれる。３０２は２つの
シフトレジスタ３０３、３０４のタイミングをとるため
の同期回路である。
成の１例についてまず説明する。本例の液晶表示パネル
の模式図は、図３に示すとおりである。マトリクス状に
配置されたｐ−ＳｉＴＦＴをスイッチング素子とするパ
ネル表示回路３０５には垂直シフトレジスタ３０３及
び、水平シフトレジスタ３０４が接続され、ビデオ信号
回路３０１より送られるＴＶ画像信号が垂直シフトレジ
スタ３０３及び、水平シフトレジスタ３０４を介して表
示回路３０５中の画素に書き込まれる。３０２は２つの
シフトレジスタ３０３、３０４のタイミングをとるため
の同期回路である。
【００１０】この液晶パネルの等価回路は図４に示すと
おりである。複数の信号線４０１ａ〜４０１ｄと複数の
走査線４０２ａ〜４０２ｄの交点に対応して画素電極４
０６が配され、該画素電極にはＴＦＴ４０３のドレイン
が接続されている。ＴＦＴ４０３のソースには信号線４
０１ａ〜４０１ｄが接続され、ゲートには走査線４０２
ａ〜４０２ｄがそれぞれ接続されている。画素電極１０
６には信号線４０１ａ〜４０１ｄからのビデオ信号が書
き込まれる。ＴＦＴ４０３のドレインは、書き込んだ電
荷を十分長い間保持するための保持容量４０４にも接続
され、容量の電極のもう一端４０５は全画素、または１
行方向ずつの画素について共通の電位に接続される。こ
こでは、ＴＦＴを用いた所謂アクティブマトリクス型の
液晶表示装置を例に説明しているが、本発明は、これに
限定されるものではない。本発明は、単純マトリックス
型、例えば信号線と走査線との交点に対応してＭＩＭ素
子やＰＮ接合素子等を設けたものにも適用可能である。
おりである。複数の信号線４０１ａ〜４０１ｄと複数の
走査線４０２ａ〜４０２ｄの交点に対応して画素電極４
０６が配され、該画素電極にはＴＦＴ４０３のドレイン
が接続されている。ＴＦＴ４０３のソースには信号線４
０１ａ〜４０１ｄが接続され、ゲートには走査線４０２
ａ〜４０２ｄがそれぞれ接続されている。画素電極１０
６には信号線４０１ａ〜４０１ｄからのビデオ信号が書
き込まれる。ＴＦＴ４０３のドレインは、書き込んだ電
荷を十分長い間保持するための保持容量４０４にも接続
され、容量の電極のもう一端４０５は全画素、または１
行方向ずつの画素について共通の電位に接続される。こ
こでは、ＴＦＴを用いた所謂アクティブマトリクス型の
液晶表示装置を例に説明しているが、本発明は、これに
限定されるものではない。本発明は、単純マトリックス
型、例えば信号線と走査線との交点に対応してＭＩＭ素
子やＰＮ接合素子等を設けたものにも適用可能である。
【００１１】図５は、画素部の平面構造を示した模式図
である。１つの画素は隣接する２本の信号線５０１ａ，
５０１ｂ、及び、２本の走査線５０２ａ，５０２ｂに囲
まれている。多結晶シリコン膜５０３で形成されたＴＦ
Ｔのソースはコンタクトホール５０４により信号線５０
１ａと接続され、２枚のゲートを介してドレインに信号
電荷を書き込む。５０５はＴＦＴと金属電極５０６を結
ぶコンタクトであり、この金属電極５０６はスルーホー
ル５０７を介して、透明な画素電極５０８と結ばれてい
る。図で５０９は遮光膜の開口部分であり、ＴＦＴに不
要な光が当たるのを防止する。
である。１つの画素は隣接する２本の信号線５０１ａ，
５０１ｂ、及び、２本の走査線５０２ａ，５０２ｂに囲
まれている。多結晶シリコン膜５０３で形成されたＴＦ
Ｔのソースはコンタクトホール５０４により信号線５０
１ａと接続され、２枚のゲートを介してドレインに信号
電荷を書き込む。５０５はＴＦＴと金属電極５０６を結
ぶコンタクトであり、この金属電極５０６はスルーホー
ル５０７を介して、透明な画素電極５０８と結ばれてい
る。図で５０９は遮光膜の開口部分であり、ＴＦＴに不
要な光が当たるのを防止する。
【００１２】図６は図５中のＡＡ’線に添った断面図で
ある。図６においては、シリコン基板、または石英基板
１０１上にシリコン窒化膜１０２が配されている。シリ
コン窒化膜１０２上には１０〜１００ｎｍのシリコン酸
化膜２０２が設けられており、ＴＦＴとシリコン窒化膜
１０２とを隔てている。ＴＦＴは電界緩和のための低濃
度ｎ型層１０７、および高濃度ソース・ドレイン１０３
を有しており、これらはゲート酸化膜１０５を介して２
枚のポリシリコン電極１０６と対峙している。ソース電
極、ドレイン電極１０８はＡｌ膜１０８ａとＴｉ膜１０
８ｂの積層膜よりなり、画素電極６０３とのオーミック
接続を容易にしている。遮光膜６０２は、例えばＴｉＮ
膜で構成され、ソース・ドレイン電極とは、例えばＰＳ
Ｇ膜６０１により隔てられ、ＴＦＴとは例えばＢＰＳＧ
膜１０６により隔てられている。６１０は液晶配向のた
めの配向膜であり、例えばＰＩＱ膜を用いる。図６に示
した基板１０１乃至配向膜６１０をもってアクティブマ
トリクス基板が構成されている。ＴＮ液晶６１１ををは
さんで対向基板６２１側には配向膜６２６、保護膜６２
５透明電極６２４が設けられている。遮光膜６０２が開
口している部分に対応して例えば顔料を用いたカラーフ
ィルター６２３が設けられ、遮光部に対応してＣｒなど
のブラックマトリクス６２２が設けられている。
ある。図６においては、シリコン基板、または石英基板
１０１上にシリコン窒化膜１０２が配されている。シリ
コン窒化膜１０２上には１０〜１００ｎｍのシリコン酸
化膜２０２が設けられており、ＴＦＴとシリコン窒化膜
１０２とを隔てている。ＴＦＴは電界緩和のための低濃
度ｎ型層１０７、および高濃度ソース・ドレイン１０３
を有しており、これらはゲート酸化膜１０５を介して２
枚のポリシリコン電極１０６と対峙している。ソース電
極、ドレイン電極１０８はＡｌ膜１０８ａとＴｉ膜１０
８ｂの積層膜よりなり、画素電極６０３とのオーミック
接続を容易にしている。遮光膜６０２は、例えばＴｉＮ
膜で構成され、ソース・ドレイン電極とは、例えばＰＳ
Ｇ膜６０１により隔てられ、ＴＦＴとは例えばＢＰＳＧ
膜１０６により隔てられている。６１０は液晶配向のた
めの配向膜であり、例えばＰＩＱ膜を用いる。図６に示
した基板１０１乃至配向膜６１０をもってアクティブマ
トリクス基板が構成されている。ＴＮ液晶６１１ををは
さんで対向基板６２１側には配向膜６２６、保護膜６２
５透明電極６２４が設けられている。遮光膜６０２が開
口している部分に対応して例えば顔料を用いたカラーフ
ィルター６２３が設けられ、遮光部に対応してＣｒなど
のブラックマトリクス６２２が設けられている。
【００１３】本例の液晶表示パネルの画素表示領域と周
辺駆動回路部を含めた断面図を図２に示す。図２におい
て、７０１はシリコン基板、７０２は素子分離のための
厚い酸化膜（フィールド酸化膜）、７０３ａはＮＭＯＳ
トランジスタの低濃度ソースドレインであり、７０３ｂ
はＮＭＯＳトランジスタ高濃度のソースドレインであ
る。７０４はＮＭＯＳトランジスタのｐ型ウエル、７０
６はポリシリコンゲート電極である。７２０は基板シリ
コンを有する支持体、７２１は基板シリコンが除去され
た透明な領域で、パネルの表示部となる部分（画素表示
領域）である。図２に示したＴＦＴ基板（半導体基板）
は、対向基板６２１と平行に設置され、両者の間には液
晶物質６１１が封入されている。液晶の光学特性を考慮
して設計される液晶６１１の厚みを維持するためにスペ
ーサ７２４が置かれている。画素電極６０３に対抗する
位置には全部の画素に共通あるいは多数の画素に共通な
透明共通電極６２５があり、液晶に電圧を印加する。本
例ではフルカラーの表示パネルの例を示しているので、
対向基板６２１上には染料または顔料を用いたカラーフ
ィルター６２３が配置され、画素間及び周辺の駆動回路
上はＣｒなどのブラックマトリクス６２２で遮光されて
いる。液晶物質６１１としては主にＴＮ（ツイストネマ
チック）型の液晶が有効であるが、構造上はＳＴＮ（Ｓ
ｕｐｅｒ Ｔｗｉｓｔ−Ｎｅｍａｔｉｃ）型やＦＬＣ
（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ：強誘電液晶）、ＰＤＬＣ（Polymer-Diffused
Liquid Crystal:高分子分散型液晶) を用いることもで
きる。ＴＮ、ＳＴＮ、ＦＬＣを用いる場合には表示装置
の上下に直交ニコルの偏光版を設ける必要がある。表示
に必要なバックライトは図の上方法から照射しても下方
法から照射しても良い。
辺駆動回路部を含めた断面図を図２に示す。図２におい
て、７０１はシリコン基板、７０２は素子分離のための
厚い酸化膜（フィールド酸化膜）、７０３ａはＮＭＯＳ
トランジスタの低濃度ソースドレインであり、７０３ｂ
はＮＭＯＳトランジスタ高濃度のソースドレインであ
る。７０４はＮＭＯＳトランジスタのｐ型ウエル、７０
６はポリシリコンゲート電極である。７２０は基板シリ
コンを有する支持体、７２１は基板シリコンが除去され
た透明な領域で、パネルの表示部となる部分（画素表示
領域）である。図２に示したＴＦＴ基板（半導体基板）
は、対向基板６２１と平行に設置され、両者の間には液
晶物質６１１が封入されている。液晶の光学特性を考慮
して設計される液晶６１１の厚みを維持するためにスペ
ーサ７２４が置かれている。画素電極６０３に対抗する
位置には全部の画素に共通あるいは多数の画素に共通な
透明共通電極６２５があり、液晶に電圧を印加する。本
例ではフルカラーの表示パネルの例を示しているので、
対向基板６２１上には染料または顔料を用いたカラーフ
ィルター６２３が配置され、画素間及び周辺の駆動回路
上はＣｒなどのブラックマトリクス６２２で遮光されて
いる。液晶物質６１１としては主にＴＮ（ツイストネマ
チック）型の液晶が有効であるが、構造上はＳＴＮ（Ｓ
ｕｐｅｒ Ｔｗｉｓｔ−Ｎｅｍａｔｉｃ）型やＦＬＣ
（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ：強誘電液晶）、ＰＤＬＣ（Polymer-Diffused
Liquid Crystal:高分子分散型液晶) を用いることもで
きる。ＴＮ、ＳＴＮ、ＦＬＣを用いる場合には表示装置
の上下に直交ニコルの偏光版を設ける必要がある。表示
に必要なバックライトは図の上方法から照射しても下方
法から照射しても良い。
【００１４】次に、図２におけるＴＦＴ基板（半導体基
板）のシリコンが除去された領域近傍の模式図を図１に
示す。図１において、１はＳｉ基板、２は減圧ＣＶＤ法
で形成したＳｉＮ膜、３はフィールド酸化膜、４はＴＦ
Ｔ基板（半導体基板）に透明化された画素表示領域を形
成するためにＳｉ基板１を部分的にエッチング除去した
後の端部の位置である。５はフィールド酸化膜３の終端
部であり、図１に示すようにＬＯＣＯＳ工程により形成
した場合にはバーズビーク形状となる。６は減圧ＣＶＤ
法で形成したＳｉＮ膜２の端部であり、７は薄い酸化膜
である。一般にフィールド酸化膜３は、圧縮応力を有す
る膜であり、引っ張り応力を有する膜と積層しない場合
にはたわんでしまう。そこで本発明においては、図１に
示すように引っ張り応力を有する膜、即ち、減圧ＣＶＤ
法で形成したＳｉＮ膜２をフィールド酸化膜３に隣接し
て設け、膜に加わるモーメントを緩和しているのであ
る。一方、圧縮応力を有するフィールド酸化膜３につい
ては、周辺部に回路を形成する都合により、どこかに終
端部を設ける必要がある。そこで、図１に示すように減
圧ＣＶＤ法で形成したＳｉＮ膜２の端部６をＳｉ基板１
を部分的にエッチング除去した後の端部の位置４よりも
外側に設けている。ここで、不図示であるが端部６の下
部には周辺駆動回路が設けられている。逆にＳｉＮ膜２
の端部６がＳｉ基板１の端部の位置４よりも内側になっ
ていると、圧縮応力を有するフィールド酸化膜３を介し
て引っ張り応力が働くために、積層膜は張りにくくなっ
てしまう。ここでは図１に示したようにＳｉＮ膜２の端
部６がＳｉ基板１のなるべく近くになるように、フィー
ルド酸化膜３の終端部５よりもＳｉＮ膜２の端部６を外
側に配した。このような半導体基板を用いて作製した液
晶表示パネルは、積層膜が好適な張りあいをみせ、機械
的強度に優れていた。さらに、高品質な画像を長期間に
わたって安定して表示できた。
板）のシリコンが除去された領域近傍の模式図を図１に
示す。図１において、１はＳｉ基板、２は減圧ＣＶＤ法
で形成したＳｉＮ膜、３はフィールド酸化膜、４はＴＦ
Ｔ基板（半導体基板）に透明化された画素表示領域を形
成するためにＳｉ基板１を部分的にエッチング除去した
後の端部の位置である。５はフィールド酸化膜３の終端
部であり、図１に示すようにＬＯＣＯＳ工程により形成
した場合にはバーズビーク形状となる。６は減圧ＣＶＤ
法で形成したＳｉＮ膜２の端部であり、７は薄い酸化膜
である。一般にフィールド酸化膜３は、圧縮応力を有す
る膜であり、引っ張り応力を有する膜と積層しない場合
にはたわんでしまう。そこで本発明においては、図１に
示すように引っ張り応力を有する膜、即ち、減圧ＣＶＤ
法で形成したＳｉＮ膜２をフィールド酸化膜３に隣接し
て設け、膜に加わるモーメントを緩和しているのであ
る。一方、圧縮応力を有するフィールド酸化膜３につい
ては、周辺部に回路を形成する都合により、どこかに終
端部を設ける必要がある。そこで、図１に示すように減
圧ＣＶＤ法で形成したＳｉＮ膜２の端部６をＳｉ基板１
を部分的にエッチング除去した後の端部の位置４よりも
外側に設けている。ここで、不図示であるが端部６の下
部には周辺駆動回路が設けられている。逆にＳｉＮ膜２
の端部６がＳｉ基板１の端部の位置４よりも内側になっ
ていると、圧縮応力を有するフィールド酸化膜３を介し
て引っ張り応力が働くために、積層膜は張りにくくなっ
てしまう。ここでは図１に示したようにＳｉＮ膜２の端
部６がＳｉ基板１のなるべく近くになるように、フィー
ルド酸化膜３の終端部５よりもＳｉＮ膜２の端部６を外
側に配した。このような半導体基板を用いて作製した液
晶表示パネルは、積層膜が好適な張りあいをみせ、機械
的強度に優れていた。さらに、高品質な画像を長期間に
わたって安定して表示できた。
【００１５】（実施例２）図７及び図８を用いて説明す
る。図７は半導体基板の一部を示す模式図である。図７
においては、図１と同様に１はＳｉ基板、２は減圧ＣＶ
Ｄ法で形成したＳｉＮ膜、３はフィールド酸化膜、４は
ＴＦＴ基板（半導体基板）に透明化された画素表示領域
を形成するためにＳｉ基板１を部分的にエッチング除去
した後の端部の位置である。５はフィールド酸化膜３の
終端部である。６は減圧ＣＶＤ法で形成したＳｉＮ膜２
の端部であり、７は薄い酸化膜である。さらに、３’は
フィールド酸化膜であり、８はフィールド酸化膜３’の
エッヂ部である。図８は、図７を上方より見た平面図で
あり、符号は図７に示したものに対応している。本例に
おいては、引っ張り応力を有する膜、即ち、減圧ＣＶＤ
法で形成したＳｉＮ膜２の端部６を、薄い酸化膜７を越
えてフィールド酸化膜３’上に設けた。これによりＳｉ
基板１と、２つの膜とをエッヂダメージを生ずることな
く隣接させて配することができた。その結果、フィール
ド酸化膜３、３’とＳｉＮ膜２とは好適な張りあい安定
して示した。こうして得られた半導体基板を用いて実施
例１に示したのと同様にして液晶表示パネルを作製し
た。得られた表示パネルは高品質な画像を長期間にわた
って安定して表示できる優れたものであった。
る。図７は半導体基板の一部を示す模式図である。図７
においては、図１と同様に１はＳｉ基板、２は減圧ＣＶ
Ｄ法で形成したＳｉＮ膜、３はフィールド酸化膜、４は
ＴＦＴ基板（半導体基板）に透明化された画素表示領域
を形成するためにＳｉ基板１を部分的にエッチング除去
した後の端部の位置である。５はフィールド酸化膜３の
終端部である。６は減圧ＣＶＤ法で形成したＳｉＮ膜２
の端部であり、７は薄い酸化膜である。さらに、３’は
フィールド酸化膜であり、８はフィールド酸化膜３’の
エッヂ部である。図８は、図７を上方より見た平面図で
あり、符号は図７に示したものに対応している。本例に
おいては、引っ張り応力を有する膜、即ち、減圧ＣＶＤ
法で形成したＳｉＮ膜２の端部６を、薄い酸化膜７を越
えてフィールド酸化膜３’上に設けた。これによりＳｉ
基板１と、２つの膜とをエッヂダメージを生ずることな
く隣接させて配することができた。その結果、フィール
ド酸化膜３、３’とＳｉＮ膜２とは好適な張りあい安定
して示した。こうして得られた半導体基板を用いて実施
例１に示したのと同様にして液晶表示パネルを作製し
た。得られた表示パネルは高品質な画像を長期間にわた
って安定して表示できる優れたものであった。
【００１６】（実施例３）図９を用いて説明する。図９
は半導体基板の一部を示す模式図である。図９は、図７
に示した半導体基板基板の上に形成した薄膜トランジス
タ（ＴＦＴ）、画素電極、配線等の構成について示した
模式図である。図９において、９０１はＴＦＴのチャネ
ル部、９０２は層間絶縁層、９０３は画素電極（ＩＴ
Ｏ）である。９０４はソースドレインのゲート端低濃度
層、９０６はゲート、９０７はソースドレインである。
９０８ａはＡｌＳｉ配線層、９０８ｂはＴｉ，ＴｉＮ層
であり、９０９、９１０は層間絶縁層である。９１１は
ＴＦＴの遮光用及びＩＴＯとの間で容量形成用に配され
た金属層である。その他、図７と同一の符号を付した部
位については図７のものと同じである。本例において
は、ＴＦＴの上部に引っ張り応力を有するＳｉＮ膜２を
設けている。本例の場合、ＳｉＮ膜２がより広い面積に
わたって設けられていおり、周辺駆動回路領域でＳｉＮ
膜２を固定しやすくなった。こうして得られた半導体基
板を用いて実施例１に示したのと同様にして液晶表示パ
ネルを作製した。得られた表示パネルは高品質な画像を
長期間にわたって安定して表示できる優れたものであっ
た。本例で示した技術は、液晶表示装置のみならず、Ｓ
ｉ基体を部分的に除去して作製するデバイス、即ち、圧
力センサー、加速度センサー等を作製する際にも応用で
きるものである。
は半導体基板の一部を示す模式図である。図９は、図７
に示した半導体基板基板の上に形成した薄膜トランジス
タ（ＴＦＴ）、画素電極、配線等の構成について示した
模式図である。図９において、９０１はＴＦＴのチャネ
ル部、９０２は層間絶縁層、９０３は画素電極（ＩＴ
Ｏ）である。９０４はソースドレインのゲート端低濃度
層、９０６はゲート、９０７はソースドレインである。
９０８ａはＡｌＳｉ配線層、９０８ｂはＴｉ，ＴｉＮ層
であり、９０９、９１０は層間絶縁層である。９１１は
ＴＦＴの遮光用及びＩＴＯとの間で容量形成用に配され
た金属層である。その他、図７と同一の符号を付した部
位については図７のものと同じである。本例において
は、ＴＦＴの上部に引っ張り応力を有するＳｉＮ膜２を
設けている。本例の場合、ＳｉＮ膜２がより広い面積に
わたって設けられていおり、周辺駆動回路領域でＳｉＮ
膜２を固定しやすくなった。こうして得られた半導体基
板を用いて実施例１に示したのと同様にして液晶表示パ
ネルを作製した。得られた表示パネルは高品質な画像を
長期間にわたって安定して表示できる優れたものであっ
た。本例で示した技術は、液晶表示装置のみならず、Ｓ
ｉ基体を部分的に除去して作製するデバイス、即ち、圧
力センサー、加速度センサー等を作製する際にも応用で
きるものである。
【００１７】（実施例４）図１０を用いて説明する。図
１０は半導体基板の一部を示す模式図であるが、画素電
極、配線等は省略してある。図１０においては、図７あ
るいは図９に示したのと同一の符号を付した部位につい
ては図７、図９のものと同一のものを示している。本例
では減圧ＣＶＤ法で形成したＳｉＮ膜２をＴＦＴの下方
に設けているが、フィールド酸化膜３上には減圧ＣＶＤ
法で形成したＳｉＮ膜１００２を残している。ＳｉＮ膜
２の端部６は、図１０で示した位置で切れているように
見えるが、他の断面領域についてはＳｉＮ膜２は網の目
を張りめぐらしたように広がっており、応力が緩和され
安定度が増している。さらに、１００１に示すように周
辺回路のゲートは、フィールド酸化膜３とＳｉＮ膜２の
上に形成されている。このことより実効的なフィールド
ＭＯＳのしきい値が高くなり、１００３の領域には通常
チャネルストップ層の高濃度不純物層を設けるが、その
必要がなくなった。つまり高耐圧のものを簡略な製造工
程のもとで作製できた。こうして得られた半導体基板を
用いて実施例１に示したのと同様にして液晶表示パネル
を作製した。得られた表示パネルは高品質な画像を長期
間にわたって安定して表示できる優れたものであった。
１０は半導体基板の一部を示す模式図であるが、画素電
極、配線等は省略してある。図１０においては、図７あ
るいは図９に示したのと同一の符号を付した部位につい
ては図７、図９のものと同一のものを示している。本例
では減圧ＣＶＤ法で形成したＳｉＮ膜２をＴＦＴの下方
に設けているが、フィールド酸化膜３上には減圧ＣＶＤ
法で形成したＳｉＮ膜１００２を残している。ＳｉＮ膜
２の端部６は、図１０で示した位置で切れているように
見えるが、他の断面領域についてはＳｉＮ膜２は網の目
を張りめぐらしたように広がっており、応力が緩和され
安定度が増している。さらに、１００１に示すように周
辺回路のゲートは、フィールド酸化膜３とＳｉＮ膜２の
上に形成されている。このことより実効的なフィールド
ＭＯＳのしきい値が高くなり、１００３の領域には通常
チャネルストップ層の高濃度不純物層を設けるが、その
必要がなくなった。つまり高耐圧のものを簡略な製造工
程のもとで作製できた。こうして得られた半導体基板を
用いて実施例１に示したのと同様にして液晶表示パネル
を作製した。得られた表示パネルは高品質な画像を長期
間にわたって安定して表示できる優れたものであった。
【００１８】
【発明の効果】以上説明したとおり、本発明によれば機
械的強度に優れ、高品質な画像を安定して表示できる表
示装置を提供できる。
械的強度に優れ、高品質な画像を安定して表示できる表
示装置を提供できる。
【図１】本発明の表示装置に適用可能な半導体基板の１
例を示す模式図である。
例を示す模式図である。
【図２】本発明の表示装置の１例を示す模式図である。
【図３】本発明の表示装置の１例を示す模式図である。
【図４】本発明の表示装置の等価回路図の１例である。
【図５】本発明の表示装置における画素部の１例を示す
模式図である。
模式図である。
【図６】本発明の表示装置に適用可能な半導体基板の１
例を示す模式図である。
例を示す模式図である。
【図７】本発明の表示装置に適用可能な半導体基板の１
例を示す模式図である。
例を示す模式図である。
【図８】図７を上方より見た平面図である。
【図９】本発明の表示装置に適用可能な半導体基板の１
例を示す模式図である。
例を示す模式図である。
【図１０】本発明の表示装置に適用可能な半導体基板の
１例を示す模式図である。
１例を示す模式図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮脇 守 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 平４−299317（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1333 500 G02F 1/1368
Claims (4)
- 【請求項１】 複数の信号線と複数の走査線の交点に対
応して画素電極を配した表示領域と、該画素電極を駆動
するための駆動回路を前記表示領域の周辺部に設けると
共に、前記表示領域の下方の部分が除去されて前記表示
領域に光を透過可能とした半導体基板と、該半導体基板
に対向する対向基板と、の間に液晶を挟持した表示装置
において、 前記半導体基板には、該基板の表面を酸化することよっ
て、少なくとも前記表示領域の半導体基板上に形成され
たフィールド酸化膜が設けられていて、該フィールド酸
化膜の終端する位置よりも前記除去された部分が内側に
位置し、前記フィールド酸化膜上には引っ張り応力を有
する膜が設けられていることを特徴とする表示装置。 - 【請求項２】 前記引っ張り応力を有する膜の終端部が
前記フィールド酸化膜の終端部よりも外側に設けられた
請求項１に記載の表示装置。 - 【請求項３】 前記引っ張り応力を有する膜は、減圧Ｃ
ＶＤ法により形成されたＳｉＮを含む膜である請求項１
に記載の表示装置。 - 【請求項４】前記引っ張り応力を有する膜は、薄い酸化
膜上にも配されている請求項１に記載の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13732094A JP3109956B2 (ja) | 1994-06-20 | 1994-06-20 | 表示装置 |
| DE69529493T DE69529493T2 (de) | 1994-06-20 | 1995-06-19 | Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| EP95304240A EP0689085B1 (en) | 1994-06-20 | 1995-06-19 | Display device and manufacture method for the same |
| KR1019950016374A KR100214097B1 (ko) | 1994-06-20 | 1995-06-20 | 표시장치 및 이 표시장치의 제조방법 |
| US08/940,944 US5815223A (en) | 1994-06-20 | 1997-09-30 | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13732094A JP3109956B2 (ja) | 1994-06-20 | 1994-06-20 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH086000A JPH086000A (ja) | 1996-01-12 |
| JP3109956B2 true JP3109956B2 (ja) | 2000-11-20 |
Family
ID=15195929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13732094A Expired - Fee Related JP3109956B2 (ja) | 1994-06-20 | 1994-06-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109956B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5064273B2 (ja) * | 2008-03-21 | 2012-10-31 | シチズン時計株式会社 | 半導体装置 |
-
1994
- 1994-06-20 JP JP13732094A patent/JP3109956B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH086000A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866783B2 (ja) | 液晶表示装置 | |
| JP3184771B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| US6703997B2 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| US6839108B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US8634045B2 (en) | Liquid crystal panel substrate with light-shielding film in a pixel region, liquid crystal panel, and electronic equipment and projection type display device both using the same to reduce light leakage | |
| US5815223A (en) | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film | |
| JP3143592B2 (ja) | 表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH09311347A (ja) | 液晶パネル | |
| JPH1054999A (ja) | 表示装置とその製造法 | |
| KR20000022949A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3956562B2 (ja) | 電気光学装置 | |
| JP2816982B2 (ja) | 液晶表示装置 | |
| JP3305085B2 (ja) | 液晶表示装置 | |
| JP2002341366A (ja) | 液晶表示装置 | |
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JP3109956B2 (ja) | 表示装置 | |
| JP3155886B2 (ja) | 表示装置及びその製造法 | |
| JPH0258030A (ja) | 液晶表示装置 | |
| JP3227452B2 (ja) | 表示装置の製造法 | |
| JPH0980412A (ja) | 液晶表示装置の製造方法 | |
| US20080211981A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |