JP2009098418A - アクティブマトリクス基板及び電子表示装置 - Google Patents

アクティブマトリクス基板及び電子表示装置 Download PDF

Info

Publication number
JP2009098418A
JP2009098418A JP2007270023A JP2007270023A JP2009098418A JP 2009098418 A JP2009098418 A JP 2009098418A JP 2007270023 A JP2007270023 A JP 2007270023A JP 2007270023 A JP2007270023 A JP 2007270023A JP 2009098418 A JP2009098418 A JP 2009098418A
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
pixel
electrode
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007270023A
Other languages
English (en)
Other versions
JP5251068B2 (ja
Inventor
Atsushi Onodera
敦 小野寺
Keiichiro Yutani
圭一郎 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007270023A priority Critical patent/JP5251068B2/ja
Priority to US12/246,720 priority patent/US20090103036A1/en
Priority to TW097138738A priority patent/TWI382375B/zh
Priority to DE602008001700T priority patent/DE602008001700D1/de
Priority to EP10005362.8A priority patent/EP2214207A3/en
Priority to EP08253312A priority patent/EP2051302B1/en
Publication of JP2009098418A publication Critical patent/JP2009098418A/ja
Application granted granted Critical
Publication of JP5251068B2 publication Critical patent/JP5251068B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】駆動回路の構成要素の必要とする面積を削減して、各画素の有効利用可能面積の割合を増加させたアクティブマトリクス基板の提供。
【解決手段】マトリクス状に配列した複数の画素を有するアクティブマトリクス基板であって、各画素に含まれる画素構成電極のうち少なくともソース電極、ゲート電極、保持容量電極のいずれかひとつは、隣接する画素間で共有していることを特徴とするアクティブマトリクス基板。
【選択図】図１

Description

本発明は、アクティブマトリクス基板及びこれを備えた電子表示装置に関する。
液晶表示装置や有機ＥＬ表示装置などの電子表示装置には、その駆動装置としてアクティブマトリクス基板を利用したものが多く用いられている。アクティブマトリクス基板に形成される駆動回路は、微細で精密な積層回路であり、この駆動回路に用いる機能性材料（電極、信号線、絶縁体、半導体など）による回路パターンの形成方法としては、大別するとフォトリソグラフィー法と印刷法とが知られている。
フォトリソグラフィー法は、光学的なパターン形成法に基づいているため、非常に微細で精密な回路パターンの形成に優れており、液晶表示装置や有機ＥＬ表示装置用のアクティブマトリクス基板の回路パターン形成にも多く用いられてきた。しかし、フォトリソグラフィー法は、大掛かりな設備と多数の工程が必要であり、また、不要な部分を除去して回路パターンを形成するため、その原理上、除去される分だけ原材料の利用効率の低下や、除去した廃棄物の処理といった問題があった。
一方、インクジェット印刷、グラビア印刷、フレキソ印刷、スクリーン印刷などの印刷法は、原料となる機能性材料を含有した印刷インクを作成し、基板上の所定の位置に所定の量だけ塗布してパターンを形成するもので、大掛かりな設備を必要としない、工程数が少ない、材料使用効率が高く、廃棄材料も少ないという点で、フォトリソグラフィー法に比べて優れている。
このように、アクティブマトリクス基板の回路パターンの形成において、印刷法はコスト低減という観点からはフォトリソグラフィー法に勝るが、パターン微細化という観点では十分ではない。例えば、印刷法としてインクジェット法を用いた場合、基板上でのインク滴の過剰濡れ広がりや、インク滴凝集による液だまりの発生などの問題があり、印刷パターンを十分に微細化することが難しい。
この問題を解決するため、特許文献１には、インク滴下前にパターン形成用の基板の表面処理を行いインク滴に対する基板の表面構造を制御し、その後インク滴を滴下してパターンを形成する方法が報告されている。すなわち、あらかじめインク滴供給領域以外にバンク（障壁構造体）を形成し、バンク間の溝にインク滴を供給する事で溝からのインクの溢れを防いでいる。なおこの場合、インク滴に対するバンクおよび溝の濡れ性を併せて制御しても良いとしている。
特許文献２においては、あらかじめパターン形成用の基板に表面処理を施して親インク領域と疎インク領域を設け、親インク領域のみに選択的にインク滴を供給する。親インク領域に供給されたインク滴は親インク領域中を濡れ広がり疎インク領域との境界で止まるため微細なパターンが形成可能であるとしている。
特許文献１及び２に記載の技術は、インク滴の過剰濡れ広がりやインク滴凝集などを防止できるために機能性材料の印刷パターンをより微細化できる。しかし、図１３に示すように、本来インクを滴下すべきでない領域（例えば特許文献１におけるバンク上や特許文献２における疎インク領域）にインク滴が供給された場合（図１３（ｂ）のインク液滴２０７参照）、インクが乾燥した後にもそこにインク残渣が形成されてしまう（図１３（ｄ）の基板上のインク２０８ａ，２０８ｂ参照）可能性である。インクジェット法では、ノズルから吐出されるインク滴の吐出精度やインク滴が滴下される基板を支持するステージの位置決め精度などがあり、インク滴は基板に対して有限の滴下精度を持って滴下する。従って、特許文献１または２に記載されているように被印刷対である基板に各種の工夫をしても、インク滴の直径以下のパターンを形成することは難しく、高い歩留まりでパターンを形成するためにはインク滴の直径およびインク滴滴下精度を考慮する必要がある。一般のインクジェット法で用いられる液滴直径は少なくとも１０〜２０μｍ以上であるから、これより微細なパターンを形成することは困難であり、１μｍレベルのパターンを実現できるフォトリソグラフィー法と同等の精密パターンを形成することは難しい。ここでは、インクジェット法を例にして説明したが、他の印刷法を用いる場合でも最小パターン幅は数１０μｍ程度であり、従って印刷法において数１０μｍ以下のパターンを形成するのは極めて困難である。
アクティブマトリクス基板の駆動回路の構成要素を印刷法で形成しようとする場合、電極、半導体、絶縁体などからなる回路構成要素が、パターンを形成して各画素毎に配置される。図１４に、一般的なアクティブマトリクス基板の１画素分の回路構成例を示した。図１４（ａ）は平面図を、図１４（ｂ）にはそのＡ−Ａ'線における断面図を示してある。ただし、平面図１４（ａ）において、図１４（ｂ）の断面図に示した上層に配置されているソース電極５、ドレイン電極６は実線で、ゲート絶縁膜１１を介して下層に配置されているゲート電極７、保持容量電極８、ゲート信号線３、共通信号線４は破線で、半導体９は太い点線で表した。
このアクティブマトリクス基板の回路構成ではゲート電極７と保持容量電極８が同一層に設けられるが、図１４（ｂ）の断面図には現れていないゲート電極７に接続するゲート信号線３及び保持容量電極８に接続する共通信号線４という２つの信号線パターンも同一画素中の同一層に存在する。
図１４に示す回路構成のアクティブマトリクス基板を用いて電子表示装置を構築することを想定してみる。一般に、電子表示装置は視認性向上のために高解像度化が求められるが、例えばＦＡＸレベルの解像度として２００ＰＰＩを実現しようとした場合に、画素サイズは１２７μｍとなる。そのため図１４に示す回路構成においてゲート電極７、ゲート信号線３、保持容量電極８、及び共通信号線４を印刷法で形成するとすれば、最小パターン幅が数１０μｍに制限される。このため、ゲート電極７、ゲート信号線３及び共通信号線４のための面積が全体の３０〜５０％を占め、形成できる保持容量電極８の面積が小さくなり十分な保持容量が形成できないなどの問題が生じ、高性能な電子表示装置を提供することが難しくなる。また、電子表示装置の解像度を上げるため画素サイズをさらに小さくすれば、必要な保持容量電極８の面積は確保できなくなるだけでなく、精密な回路パターの形成にも支障がでる。
一方、アクティブマトリクス基板上の駆動回路の微細化とは別に、駆動回路そのものを簡略化して画素の微細化に対応する方法が報告されている。すなわち、各画素に信号を供給する信号線を各画素列又は各画素行に対応して形成するのではなく、２列又は２行の画素に対し１本の信号線で必要な電力や信号を供給しようとするものである。
特許文献３には、有機ＥＬ表示装置用のアクティブマトリクス基板の高解像度化技術として、ソース信号線を隣接する２画素列で共有し、隣接する画素のソース電極へは画素選択用のスイッチを介して選択的に電力を供給する回路構成が開示されている。これにより、ソース信号線の必要量が従来の１／２となり、ＥＬ素子の開口率を向上させることができるとされている。なお、このアクティブマトリクス基板の画素における回路構成は、図１５に示すような各画素中でソース信号線にソース電極が結合して形成されているものを前提としている。
特許文献４においても、有機ＥＬ表示装置用のアクティブマトリクス基板のソース信号線を隣接する２画素列で共有し共通給電線としている。このアクティブマトリクス基板においては、隣接する画素のソース電極へはスイッチを介してではなく、トランジスタを介して電力を供給し、駆動電流の極性を反対にすることにより、トランジスタの極性に合わせて一方の画素のみへ選択的に電流が流れるようにしている。そして、ソース信号線を省略した分だけ有機ＥＬ表示装置の発光領域を拡げることができるとしている。
特開２００５−１２１８１号公報 特開２００５−３１０９６２号公報 特開２００２−４０９９０号公報 特開２００５−３４３７６８号公報
上述のように、特許文献３又は特許文献４に記載されている有機ＥＬ表示装置のアクティブマトリクス基板では、隣り合う画素列（又は画素行）においてソース信号線の共用化によってソース信号線の必要本数を減らして、有効利用できる画素面積を増やし発光領域を拡げている。しかし、このアクティブマトリクス基板においては、各画素中にソース信号線からの電流を選択的に受電するためのスイッチやトランジスタを必要としている。これでは、アクティブマトリクス基板の製造工程が増加してしまい好ましくない。また、電子表示装置の電力を供給するソース信号線の削減だけでは、実用的アクティブマトリクス基板の回路構成への活用としては限界がある。この為、電子表示装置において、アクティブマトリクス基板の各画素の駆動回路の構成要素を増加させることなく、必要とする面積を実質的に削減して、画素面の有効利用を図ったり、画素サイズの縮小を図ったりすることが求められている。
本発明の目的は、上記課題を踏まえ、駆動回路の構成要素の必要とする面積を削減して、各画素の有効利用可能面積の割合を増加させたアクティブマトリクス基板及びこれを利用した電子表示装置を提供することである。
上記課題を解決するため本発明者等は、以下の発明を完成した。
本発明は、マトリクス状に配列した複数の画素を有するアクティブマトリクス基板であって、各画素に含まれる画素構成電極のうち少なくともソース電極、ゲート電極、保持容量電極のいずれかひとつは、隣接する画素間で共有していることを特徴とするアクティブマトリクス基板である。
好ましい本発明は、前記ゲート電極から送られる信号に対応して、ソース電極からドレイン電極に電流を供給する半導体が、隣接する画素間で共有していることを特徴とする前記アクティブマトリクス基板である。
好ましい本発明は、前記ドレイン電極と絶縁膜を介して積層される画素電極とを導通するために絶縁膜上に形成されるスルーホールが、隣接する画素間で共有していることを特徴とする前記アクティブマトリクス基板である。
好ましい本発明は、前記複数の画素が形成する各画素列又は各画素行に対応している信号線であるソース信号線、ゲート信号線、及び共通信号線のうち少なくとも一種の信号線を、隣接する２つの画素列又は画素行において共有していることを特徴とする前記アクティブマトリクス基板である。
好ましい本発明は、前記隣接する画素間で共有している画素構成電極、前記半導体、前記スルーホールが形成されている絶縁膜、及び前記隣接する２つの画素列又は画素行において共有している信号線、のうち少なくともひとつは、印刷法により形成されていることを特徴とする前記である。
好ましい本発明は、前記印刷法がインクジェット印刷法であることを特徴とする前記である。
本発明は、前記アクティブマトリクス基板を備えたことを特徴とする電子表示装置である。
本発明によれば、駆動回路の構成要素の必要とする面積を削減して、各画素の有効利用可能面積の割合を増加させたアクティブマトリクス基板及びこれを利用した電子表示装置を提供することができる。
本発明を実施するための最良の形態を必要に応じて図面を参照にして説明する。なお、いわゆる当業者は特許請求の範囲内における本発明を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正はこの特許請求の範囲に含まれるものであり、以下の説明はこの発明の好ましい形態における例であって、この特許請求の範囲を限定するものではない。
本発明のアクティブマトリクス基板は、マトリクス状に配列した複数の画素を有するアクティブマトリクス基板であって、各画素に含まれる画素構成電極のうち少なくともソース電極、ゲート電極、保持容量電極のいずれかひとつは、隣接する画素間で共有している。これらのソース電極、ゲート電極、保持容量電極に対応して、ソース信号線、ゲート信号線、及び共通信号線のうち少なくとも一種の信号線も２つの画素列又は画素行において共有していることもある。その他にも、半導体や絶縁膜上に形成されるスルーホールを２〜４の複数の隣接画素において共有化することができる。
これらの回路構成の組み合わせによって、１画素当たりの回路構成要素の必要とする最小面積を従来のアクティブマトリクス基板から大幅に減らすことができる。言い換えれば、画素の大きさを小さくできたり、画素中に必要な機能を持たせる余裕面積を増大させたりすることができる。
さらに、上述の各回路構成要素を隣接する画素同士で共有することにより、例えば、電極や信号線を製造工程上は従来と同じ幅で形成しても、各画素上での幅を１／２とすることができる。このため、微細な幅のパターンを形成し難かった印刷法でアクティブマトリクス基板を形成することが容易になった。また、この技術を積層構造に応用する事で、共有化した構成要素に重なるようにパターンを積層するプロセスにおいて、プロセス精度への要求が緩和されることもある。
このような本発明のアクティブマトリクス基板を利用することにより、従来より画素サイズの小さい精細な液晶表示装置や有機ＥＬ表示装置などの表示装置の製造が可能になる。また、同じ画素サイズでも保持容量電極面積を拡大したり、有機ＥＬ表示装置の発光面積を拡大したりすることができる。
本発明のアクティブマトリクス基板中の２画素に注目した構成例を図１に示す。図１(ａ)に平面図を、図１(ｂ)にそのＡ−Ａ'断面の断面図を、さらに図１(ｃ)にはその等価回路図を示す。図１(ａ)の平面図においては、半導体９は太めの点線で示し、図１(ｂ)の断面図における上層に配置されているソース信号線２、ソース電極５、ドレイン電極６１，６２は実線で示し、ゲート絶縁膜１１を介してその下層に配置されているゲート電極７１，７２、保持容量電極８１，８２、共通信号線４１，４２は点線で示している。図１(ａ)及び図１(ｂ)からも判るように、２画素（１画素行、２画素列でもある。）に対して、ひとつのソース信号線、ソース電極、半導体、と２つずつのドレイン電極、ゲート電極、保持容量電極、共通信号線を備えている。なお、この実施形態では、ゲート電極はゲート信号線を兼ねている。この実施形態のアクティブマトリクス基板においては、ソース電極５と半導体９が隣接する２画素に対し一体形成されて共有されており、１画素当たり１／２となっている。なお、ソース信号線２は、本来１行の画素行に対応するものであるのでひとつである。このため、１画素当たりのソース電極５の占める幅は１／２でよい。また、従来のアクティブマトリクス基板であれば必要な、隣接する画素間の間隙であるスペースの幅も１画素当たり１／２削減できる。
参考のために、類似する従来のアクティブマトリクス基板中の２画素に注目した構成例を図１６に示す。図１６(ａ)に平面図を、図１６(ｂ)にそのＡ−Ａ'断面の断面図を、さらに図１６(ｃ)にはその等価回路図を示し、図１と同様の表示方法により表示している。図１６に示すアクティブマトリクス基板においては、ソース電極、半導体を含めて全ての回路構成要素が１画素中にひとつの割合で配置されている。しかし、等価回路図である図１６(ｃ)を図１(ｃ)と比べると、全く同じであり、電気的な作動については、図１に示した本発明のアクティブマトリクス基板は、図１６に示した従来のアクティブマトリクス基板と同等の作用を発揮する。
図１に示した本発明のアクティブマトリクス基板と、図１６に示した従来のアクティブマトリクス基板とを比較すると、両者ともトランジスタを構成する３つの電極（ゲート電極、ドレイン電極、ソース電極）およびソース電極と対で容量を形成する保持容量電極およびドレイン電極とソース電極の両方に接するように形成される半導体をそれぞれ図示してあるが、ソース電極、ドレイン電極に関して図中のｘ方向に関して見ると、図１６(ａ)では２画素中にラインが２本／スペースが４つであるのに対し、図１(ａ)では２画素中にラインが１本／スペースが３つとなる（ドレイン電極は比較的広い面積を必要とするので、ここで問題にしている幅を狭くするためのラインやスペースには数えない。）。このように、本発明のアクティブマトリクス基板においては、１画素当りのライン数、スペース数を減らす事ができ、特に印刷プロセスを用いて上記ソース電極、ドレイン電極を形成する場合において、アクティブマトリクス基板の解像度を大きく高める事ができる。
図１(ａ)および図１６(ａ)に示した半導体に着目すると、図１６(ａ)では各画素毎に半導体が分離されているが、図１(ａ)では隣接画素間にまたがるように半導体が一体に形成されている。このようにしても共有化されたソース電極に重なる２つのゲート電極の一方に選択信号を送り、もう一方に非選択信号を送ることで、隣接する２つの画素間に一体形成されたトランジスタを独立動作できる。よって、図１(ａ)に示す構成では半導体を分離する必要が無く形成でき、半導体形成プロセスにおけるプロセス精度への要求を大きく緩和することができる。
［本発明のアクティブマトリクス基板の製造方法］
本発明のアクティブマトリクス基板の製造方法は、従来のアクティブマトリクス基板の製造方法と変わることはない。各種の回路構成要素を形成するための基板上にフォトリソグラフィー法や印刷法により電極層、信号線層、絶縁体層、半導体層などを形成していけばよい。本発明のアクティブマトリクス基板は、各種の回路構成要素を隣接する画素同士で共有化できる特徴があるので、比較的幅広のパターンしか形成できない印刷法でも良好に製造できる。印刷法には、インクジェット印刷、グラビア印刷、フレキソ印刷、スクリーン印刷などがあるが、電極の形成にはインクジェット印刷法が好ましい。また、絶縁層や半導体の形成には、スクリーン印刷法を用いてもよい。
〔実施例〕
（実施例１）
実施例１のアクティブマトリクス基板を図２に示す。図２は、アクティブマトリクス基板の２画素分の信号線及び電極の平面図である。図２は、図１同様、断面図で表したとき上層になるソース電極、ドレイン電極に関するものを実線で、下層になるゲート電極、保持容量電極に関するものを破線で表している。但し、図の簡略化のため、ゲート電極７１，７２の上部に配置されて、ゲート電極７１，７２からの信号に応じてそれぞれソース電極５１，５２からドレイン電極６１，６２に電流を供給する半導体９１，９２は省略している（以下の実施例においても、実線と破線は上記のように使い分けている。また、半導体を記載する場合は、点線で表示した。）。この実施例におけるアクティブマトリクス基板１は、左右２つの画素に対しそれぞれソース電極５１，５２、ドレイン電極６１，６２、ゲート電極７１，７２、を備えている。しかし、２つの画素に対する保持容量電極８は、一体化して左右両方の画素で共有してひとつとなっている。そして、保持容量電極８と導通する共通信号線４も左右両方の画素に一本となっている。この共通信号線４は、左右２つの画素に対応するアクティブマトリクス基板１の２列の画素列に対し１本でよいことになる。なお、この実施例では、ソース信号線２がソース電極５１，５２を兼ねているが、ソース電極５１，５２をドレイン電極６１，６２に対向するようにソース信号線２から突出させてもよい。
（実施例２）
実施例２のアクティブマトリクス基板を図３に示す。図３は、アクティブマトリクス基板の２画素分の信号線及び電極の平面図であり、半導体は図２同様省略している。このアクティブマトリクス基板１は、ソース信号線２、ゲート信号線３１，３２、共通信号線４が実施例１のアクティブマトリクス基板と同じように配置されているが、ソース電極５１，５２が左右両側のゲート信号線３１，３２の上部付近でソース信号線に直交する方向に形成され、ドレイン電極６１，６２はこのソース電極５１，５２と対向して形成される。ソース電極５１，５２とドレイン電極６１，６２が対向した部分の上に半導体が配置されてゲート回路が形成され、それぞれの画素の左右両側に配置されることになる。そして、このゲート回路部分は、ちょうどゲート信号線３１，３２の上部に重なるようになっているので、特にゲート電極を形成しなくてもゲート信号線３１，３２をゲート電極と兼用できる。この場合も、保持容量電極８とこれと導通する共通信号線４は、左右両方の画素の間に跨るように一体化して形成される。これにより、保持容量電極８は２つの画素に対しひとつとなり、共通信号線４は２列の画素列に対し一本となる。
（実施例３）
実施例３のアクティブマトリクス基板を図４に示す。図４は、アクティブマトリクス基板の４画素分の信号線及び電極の平面図であり、半導体は図２同様省略している。このアクティブマトリクス基板１は、ソース信号線２１，２２が図の上下両端側に、ゲート信号線３１，３２が４画素の左右両端側に、共通信号線４は中央部にゲート信号線３１，３２と平行に配置されている。この場合も、実施例１のアクティブマトリクス基板と同じように、ソース信号線２１，２２がそれぞれ２画素分のソース電極の機能を兼ねている。ゲート信号線３１からはゲート電極７１，７３がそれぞれソース信号線２１，２２の右側下層に形成されており、ゲート信号線３２からはゲート電極７２，７４がそれぞれソース信号線２１，２２の左側下層に形成されている。そして、それぞれの画素のドレイン電極６１〜６４は、ソース信号線２１，２２及びゲート信号線３１，３２と重ならないように、それぞれ４つの画素上に広がっている。ソース電極とドレイン電極とが対向してその間に半導体が形成される位置は、ゲート電極７１〜７４が配置されているほぼ真上の上層部であり、ふたつの実施例１のアクティブマトリクス基板のうち、ひとつが１８０度回転して互いに結合したような構造になっている。ここで、実施例１のアクティブマトリクス基板と異なっているのは、４つの画素分の保持容量電極８が一体に形成されていることである。共通信号線４は、４画素の中央をゲート信号線と平行に形成され、２画素列分に一本となっている。
実施例１〜３に示したアクティブマトリクス基板では、保持容量電極８の面積を増大できるため保持容量電極を印刷プロセスで形成する場合にプロセス精度への要求を緩和する事ができる。また、実施例１，３に示したアクティブマトリクス基板においては、図中のx方向に関する面積利用効率を高めることができる。
（実施例４）
実施例４のアクティブマトリクス基板を図５に示す。図５は、アクティブマトリクス基板の２画素分の信号線及び電極の平面図であり、半導体は図２同様省略している。このアクティブマトリクス基板１は、ソース電極５１，５２とドレイン電極６１，６２がそれぞれの画素の隣接する側で対向して配置され、ゲート信号線を兼ねるゲート電極７がふたつの画素の境界部に形成されている。ゲート電極７は、ソース電極５１，５２とドレイン電極６１，６２の対向部の下層にソース信号線に直交する方向に配置されている。このアクティブマトリクス基板では、ゲート信号線を兼ねるゲート電極７の本数が１画素当たり１／２に低減でき、アクティブマトリクス基板の駆動に用いられるゲート信号制御用ドライバコストの低減および、アクティブマトリクス駆動周期の低減が期待できる。
（実施例５）
実施例５のアクティブマトリクス基板を図６に示す。図６は、アクティブマトリクス基板の２画素分の信号線及び電極の平面図であり、半導体は図２同様省略している。このアクティブマトリクス基板１は、ソース信号線がふたつの画素の境界部に形成されて、ふたつの画素のソース電極を兼ねて形成されている。このアクティブマトリクス基板１では、１画素当たりのソース信号線５の本数が１／２に低減でき、アクティブマトリクス基板の駆動に用いられるソース信号制御用ドライバコストの低減が期待できる。さらに、図のy方向に関して、２画素中にラインが1本／スペースが3つとなるため、１画素中にラインが1本／スペースが２つである従来のアクティブマトリクス基板に比べて、面積利用効率を高める事ができる。
（実施例６）
実施例６のアクティブマトリクス基板を図７、図８に示す。図７、図８は、アクティブマトリクス基板の２画素分の信号線及び電極の平面図であり、図７は半導体を図２同様省略して、図８は半導体を形成した図である。このアクティブマトリクス基板１は、ソース電極５を隣接する画素同士で共有している。さらに、半導体９も隣接する画素同士で共有している。この場合には、１画素当たりのソース電極は１／２となり、半導体も２画素にひとつ形成すればよい。この為、半導体の形成工程における微細精度が緩和され、製造が容易になる。
（実施例７）
本発明のアクティブマトリクス基板の製造例を示す。まず、以下の工程１〜工程４によって電極形成方法を説明する。
＜工程１＞
はじめに濡れ性変化材料を、スピンコート法などによって基板全面に塗布し、乾燥させて基板上に下地層を形成する。濡れ性変化材料とは、濡れ性変化材料へのエネルギー付与により、後述する機能液に対する濡れ性が変化する材料のことである。ここでいう濡れ性とは、機能液の接触角が大きくなり機能液をはじく性質である疎機能液性、又は機能液の接触角が小さくなり機能液となじむ性質である親機能液性のいずれかの状態になる性質を示している。濡れ性変化材料は、具体的には高分子材料であり、高分子を構成する側鎖に疎水性基を有している材料である。濡れ性変化材料として特に好適な化合物の１つに、ポリイミド骨格を有する主鎖に疎水性基を有する側鎖を結合させた高分子化合物が挙げられる。電気絶縁性に優れたポリイミドを用いることで、電気絶縁性に優れる下地層上に微細パターンが形成できるという利点がある。また、側鎖の疎水性基として好適なものには、フッ素原子を含むフルオロアルキル基及びフッ素原子を含まない炭化水素基などが挙げられる。これらの高分子化合物からなる濡れ性変化材料は、紫外線などのエネルギー付与により疎水性基の結合を切断し、紫外線照射部に親水性基を形成することで、機能液に対する濡れ性が疎機能液性から親機能液性に変化する。本実施例ではポリイミド骨格を有する主鎖に炭化水素基を有する側鎖が結合した高分子化合物を用いている。
＜工程２＞
次に下地層への紫外光によるエネルギー付与により、親機能液性領域を作製する。紫外光照射時に下地層上にフォトマスクを設け、紫外光が下地層に当たらない領域を設けた。エネルギー付与手段としては、熱、紫外光、電子線、及びプラズマなどが考えられるが、ここでは紫外光を用いた。紫外光によるエネルギー付与によって上述の通り、下地層中の濡れ性変化材料の高分子化合物側鎖の疎水性基が脱離し、疎機能液性から親機能液性に濡れ性が変化する。フォトマスクは、紫外光を遮断する素材からなる遮光体である。フォトマスクは、下地層の上部に設けられる。フォトマスクによって紫外光が遮られずに下地層に照射される領域は、疎機能液性領域から親機能液性領域に変化する。反対に、フォトマスクによって紫外光が遮られた下地層上の領域は、濡れ性が変化せず疎機能液領域のままである。
＜工程３＞
次に下地層上に形成された親機能液性領域に機能液供給手段を用いて選択的に機能液を供給した。機能液供給手段としては、インクジェット法及びディスペンサ法の利用が考えられるが、ここではインクジェット法を用いている。インクジェット装置は、従来から使用されているものであり、定盤と、ステージと、液滴吐出ヘッドと、液滴吐出ヘッドに接続されたＸ軸方向移動機構と、ステージに接続されたＹ軸方向移動機構と、制御装置を備えている。ステージは基板を支持する目的で備えられており、吸着機構などの基板の固定機構を備えている。この基板に液滴吐出ヘッドを用いて基板上に機能性材料含有インクを塗布する。また、基板上に塗布された機能性材料含有インクの溶媒を乾燥させるための熱処理機構が付随していても良い。液滴吐出ヘッドは複数の吐出ノズルを備えたヘッドであり、複数の吐出ノズルが液滴吐出ヘッドの下面にＸ軸方向に一定間隔で並んでいる。この吐出ノズルからステージに支持されている基板に対して機能性材料含有インクが吐出される。液滴吐出ヘッドの液滴吐出機構には例えばピエゾ方式等が採用され、この場合制御装置に接続された液滴吐出ヘッド中のピエゾ素子に電圧を印加することで液滴が吐出する。
軸方向移動機構はＸ軸方向駆動軸およびＸ軸方向駆動モータで構成される。Ｘ軸方向駆動モータはステッピングモータ等であり、制御装置からＸ軸方向の駆動信号が供給されると、Ｘ軸駆動軸を動作させ、液滴吐出ヘッドがＸ軸方向に移動する。Ｘ軸と平面内で直交するＹ軸方向の移動機構はＹ軸方向駆動軸およびＹ軸方向駆動モータで構成される。制御装置からＸ軸方向の駆動信号が供給されるとステージがＹ軸方向に移動する。制御装置は液滴吐出ヘッドに吐出制御用の信号を供給する。またＸ軸方向駆動モータにＸ軸方向の駆動信号を、またＹ軸方向駆動モータにＹ軸方向の駆動信号をそれぞれ供給する。なお制御装置は、液滴吐出ヘッド、Ｘ軸方向駆動モータ、Ｙ軸方向駆動モータとそれぞれ連結している。
インクジェット装置は液滴吐出ヘッドとステージとを相対的に走査させながらステージ上に固定された基板に対して液滴を吐出する。なお液滴吐出ヘッドとＸ軸方向移動機構の間には、Ｘ軸方向移動機構と独立動作する回転機構を備え付けても良い。回転機構を動作させて液滴吐出ヘッドとステージとの相対角度を変化させることで、吐出ノズル間ピッチを調節できる。また液滴吐出ヘッドとＸ軸方向移動機構の間には、Ｘ軸方向移動機構と独立動作するＺ軸方向移動機構を備え付けても良い。Ｚ軸方向に液滴吐出ヘッドを移動させることで、基板とノズル面との距離を任意に調節可能である。またステージとＹ軸方向移動機構の間には、Ｙ軸方向移動機構と独立動作する回転機構を備え付けても良い。回転機構を動作させることで、ステージ上に固定された基板Ｓを任意の角度に回転させた状態で、基板に対して液滴を吐出できる。
機能液は、機能性材料を含有する液体である。機能液は、機能性材料として、導電体材料、半導体材料、及び絶縁体材料などを含有し、それらの材料を溶媒中に分散又は溶解させたものである。特に、機能性材料として導電体材料を用いる場合の機能液としては、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、及びＰｄ（パラジウム）などの金属微粒子を溶媒中に分散させたいわゆるナノメタルインク、並びにＰＡＮＩ（ポリアニリン）及びＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などの導電性高分子を溶媒に溶解させた機能液を用いることができる。本実施例ではＡｇのナノメタルインクを用いた。
＜工程４＞
機能液供給工程後、親機能液性領域を覆うＡｇナノメタルインクの溶媒成分を蒸発させた。溶媒成分の蒸発は、加熱などによって乾燥を促進させても良いし、自然乾燥でもよい。機能液の溶媒が蒸発することにより、機能液に分散又は溶解していた機能性材料が親機能液領域上に付着し、機能性材料パターンとなる。本実施例では対流伝熱式オーブンを用いた。さらにインク乾燥工程後、得られた機能性材料パターンに対して熱処理を加える。この熱処理により、乾燥工程後に機能性材料パターンに残留する分散剤が除去され、微粒子間の電気的接触性を向上させる。ここでも対流伝熱式オーブンを用いて熱処理を行っており、熱処理後導電性に優れた電極パターンが形成できる。
上述した電極形成プロセスを用いて、例えば図７に示すような積層構造体を作成するに当り、はじめにどこまで微細な電極パターンが形成できるかの条件設定を行った。インクジェット装置付随のピエゾ駆動条件を最適化し、吐出インク滴の体積を８ｐｌとした。この条件下において線幅／スペースの条件を振って隣接電極間でショートが生じないようにした結果、線幅５０μｍ、スペース１０μｍの電極パターンまでショートなく形成可能であった。
＜アクティブマトリクス基板の形成＞
上記製造工程を適用して、図８に示すアクティブマトリクス基板を作成した。作成方法について説明する。はじめに、図１３に示すように、濡れ性変化材料をスピンコート法によって基板全面に塗布し、乾燥させることにより基板２０１上に定着させて下地層２０２を形成した。ここでは、基板２０１としてガラス基板を用いたが、シリコン及びプラスチックなどの材料を用いても良い。
上述の工程１〜工程４の方法を用いてゲート電極及び保持容量電極を形成した。その上にスピンコート法によって基板全面にゲート絶縁膜を塗布した。ゲート絶縁膜塗布後、さらに濡れ性変化材料をスピンコート法によって基板全面に塗布し、乾燥させて下地層を形成した。次に、再び工程１〜工程４の方法を用いてソース電極及びドレイン電極を形成した。以上のようにして図７及び図１５に示す積層構造体（半導体は形成していないアクティブマトリクス基板）を製造した。
なお、製造した２種の積層構造体は、線幅５０μｍ、スペース１０μｍを基準にゲート電極、ソース電極、ドレイン電極、保持容量電極を設計し、画素ピッチとして２００ＰＰＩに相当する１２７μｍを設定し、１００素子×１００素子のマトリクスパターンを形成している。上記サイズの両積層構造体につきショートすることも無く電極パターンを形成する事ができた。ここで得られた電極パターン中のドレイン電極面積を比較した結果、図７に示した積層構造体では図１５に示す積層構造体に比べてドレイン電極面積を１．４倍強とすることができた。印刷法という最小パターン幅の大きいプロセスで高解像度なパターンを形成する場合に隣接画素間でのソース電極共有化が有効である事を確認できた。
次に、得られた２種の積層構造体の上層にさらに半導体を積層し、図８，図１６に示すアクティブマトリクス基板を作成した。半導体の素子分離のために本実施例においてはインクジェット法を用いた。他の印刷法を用いることも可能であるが、インクジェット法を用いた場合、液滴の表面張力による凝集を利用することで真円または楕円に近い形状を得られるため好適である。
その結果、図８に示すアクティブマトリクス基板においては、ソース電極とソース電極に隣接する２つのドレイン電極の両方にまたがるように半導体が形成でき、かつその他の隣接画素間と半導体を素子分離することができた。一方、図１６示すアクティブマトリクス基板においては、設計上の半導体の面積が小さくなりすぎ、隣接画素間で良好に半導体を素子分離することができなかった。次に得られた２つのアクティブマトリクス基板のトランジスタを動作させた。図８に示す本発明のアクティブマトリクス基板においてゲート電極７１に選択信号をゲート電極７２に非選択信号を印加し、ソース信号線２に電圧を印加したところ、ドレイン電極６１には電流が流れたが、ドレイン電極６２には電流が流れなかった。この事から図８に示すアクティブマトリクス基板において、１つのソース電極５と半導体９を共有する２つのトランジスタを独立駆動することができた。
次に、もう一方の図１６示すアクティブマトリクス基板においてトランジスタ動作を試みた。図１６示す構成においてゲート電極７２に選択信号を印加し、ソース信号線２に電圧を印加したところ、ドレイン電極６２に電流が流れたが、同時にドレイン電極６１にも電流が流れてしまった。この電流パスは、半導体９１が良好に形成されていないでドレイン電極６１とソース信号線２にまたがって形成された半導体によるものであり、結果として本構成では２つのトランジスタを独立動作させる事が不可能であった。図８に示す構成においてはゲート電極７１への非選択信号印加によって、ソース信号線２からドレイン電極６１に流れる電流を低減することが可能である。以上のように本実施例におけるアクティブマトリクス基板の構成は、印刷法を用いた場合に電極面積利用効率を高めると同時に、半導体形成プロセスのプロセスへの要求精度を緩和する事ができることが確認できた。
＜画素電極を付加したアクティブマトリクス基板の作成＞
図８に示すアクティブマトリクス基板上に、スクリーン印刷法を用いてスルーホールを有する層間絶縁膜及び画素電極を形成し、図９に示す積層構造体を形成した。スルーホールの開口径は４０μｍに設計した。図８に示す構成ではソース電極の共有化により、図１６に示す構成よりもドレイン電極面積を５７μｍ×８２μｍと広げる事ができ、この構成においてスルーホールを介して画素電極とドレイン電極の良好なコンタクトを得る事ができた。この構成によって全印刷プロセスによる解像度２００ＰＰＩ相当の画素電極を付加したアクティブマトリクス基板が形成できた。なおここでは保持容量電極をゲート電極と同一層上に形成したが、保持容量電極をソース電極、ドレイン電極と同一層上に形成しても良い。この場合にも図１０に示すように保持容量電極を共有化することもできる。
さらに、実施例３で説明した図４に示すようなアクティブマトリクス基板を作成しておけば、図１１に示すような４つの画素に対しひとつのスルーホールを共有する構成の積層構造体の作成も可能である。この場合、層間絶縁膜に形成されたスルーホール１４は４画素に共通しているが、それぞれのドレイン電極６１〜６４と対応する画素電極１３１〜１３４とを導通する、スルーホール１４内の４本の導通部はそれぞれ絶縁状態に形成されている。
本発明のアクティブマトリクス基板の作動状況を図１２を参照にして説明する。図１２は、本発明のアクティブマトリクス基板の作動タイミング図であり、ゲート電極１，２への信号入力により、ソース信号線に印加した電圧によってドレイン電極に電流が流れるタイミングを示している。ソース信号線にデータ信号が印加されなければ、ゲート電極にパルス信号が入力されてトランジスタが作動してもドレイン電極には電流は流れない(図の左側参照)。ソース信号線にデータ信号が印加されているときに、ゲート電極にパルス信号が入力されるとトランジスタが作動してドレイン電極に電流が流れる。図１２の中央部に示した場合は、ゲート電極２にパルス信号が入力されたタイミングのみにソース信号線にデータ信号が印加されている場合で、ドレイン電極６２にのみ電流が流れて電位が形成される。図１２の中央部に示した場合は、ゲート電極１及びゲート電極２にパルス信号が入力された両方のタイミングにソース信号線にデータ信号が印加されている場合で、ドレイン電極６１，６２の両方の電流が流れて電位が形成される。このようにして、本発明のアクティブマトリクス基板は電子表示装置の駆動回路として作動する。
本発明のアクティブマトリクス基板（１）（２画素分）（ａ）は平面図、（ｂ）はＡ〜Ａ'線の断面図、（ｃ）は等価回路図 本発明のアクティブマトリクス基板（２）の平面図（半導体形成前、２画素分） 本発明のアクティブマトリクス基板（３）の平面図（半導体形成前、２画素分） 本発明のアクティブマトリクス基板（４）の平面図（半導体形成前、４画素分） 本発明のアクティブマトリクス基板（５）の平面図（半導体形成前、２画素分） 本発明のアクティブマトリクス基板（６）の平面図（半導体形成前、２画素分） 本発明のアクティブマトリクス基板（７）の平面図（半導体形成前、２画素分） 本発明のアクティブマトリクス基板（７）（２画素分）（ａ）は平面図、（ｂ）はＡ〜Ａ'線の断面図 本発明のアクティブマトリクス基板（８）（２画素分）（ａ）は平面図、（ｂ）はＡ〜Ａ'線の断面図 本発明のアクティブマトリクス基板（９）の断面図（４画素分） 本発明のアクティブマトリクス基板（１０）の平面図（８画素分） 本発明のアクティブマトリクス基板の作動タイミング図（２画素分） インクジェット印刷の説明図（ａ）はインク噴射時の側面図、（ｂ）はインク噴射時の平面図、（ｃ）はインク乾燥時の側面図、（ｄ）はインク乾燥時の平面図 従来のアクティブマトリクス基板（１）（１画素分）（ａ）は平面図、（ｂ）はＡ〜Ａ'線の断面図 従来のアクティブマトリクス基板（２）の平面図（１画素分） 従来のアクティブマトリクス基板（３）（２画素分）（ａ）は平面図、（ｂ）はＡ〜Ａ'線の断面図、（ｃ）は等価回路図
符号の説明
１：アクティブマトリクス基板
２：ソース信号線
３，３１，３２：ゲート信号線
４，４１，４２：共通信号線
５，５１，５２，５３，５４：ソース電極
６，６１，６２，６３，６４：ドレイン電極
７，７１，７２，７３，７４：ゲート電極
８，８１，８２：保持容量電極
９，９１，９２，９３，９４：半導体
１０：基板
１１：ゲート絶縁膜
１２：層間絶縁膜
１３，１３１，１３２，１３３，１３４：画素電極
１４，１４１，１４２：スルーホール
２０１：基板
２０２：下地層
２０３：インク液との親和性領域
２０４：インク液との非親和性領域
２０６：インクジェットノズル
２０７：インク液滴
２０８，２０８ａ，２０８ｂ：基板上のインク
Ｃ：保持容量電極と共通信号線との接続点
Ｄ：ドレイン電極と画素電極との接続点
Ｇ：ゲート信号線とゲート電極との接続点
Ｓ：ソース信号線とソース電極との接続点

Claims (7)

  1. マトリクス状に配列した複数の画素を有するアクティブマトリクス基板であって、各画素に含まれる画素構成電極のうち少なくともソース電極、ゲート電極、保持容量電極のいずれかひとつは、隣接する画素間で共有していることを特徴とするアクティブマトリクス基板。
  2. 前記ゲート電極から送られる信号に対応して、ソース電極からドレイン電極に電流を供給する半導体が、隣接する画素間で共有していることを特徴とする請求項１に記載のアクティブマトリクス基板。
  3. 前記ドレイン電極と絶縁膜を介して積層される画素電極とを導通するために絶縁膜上に形成されるスルーホールが、隣接する画素間で共有していることを特徴とする請求項１又は２に記載のアクティブマトリクス。
  4. 前記複数の画素が形成する各画素列又は各画素行に対応している信号線であるソース信号線、ゲート信号線、及び共通信号線のうち少なくとも一種の信号線を、隣接する２つの画素列又は画素行において共有していることを特徴とする請求項１〜３のいずれか一項に記載のアクティブマトリクス基板。
  5. 前記隣接する画素間で共有している画素構成電極、前記半導体、前記スルーホールが形成されている絶縁膜、及び前記隣接する２つの画素列又は画素行において共有している信号線、のうち少なくともひとつは、印刷法により形成されていることを特徴とする請求項１〜４のいずれか一項に記載のアクティブマトリクス基板。
  6. 前記印刷法は、インクジェット印刷法であることを特徴とする請求項５に記載のアクティブマトリクス基板。
  7. 請求項１〜６のいずれか一項に記載のアクティブマトリクス基板を備えたことを特徴とする電子表示装置。
JP2007270023A 2007-10-17 2007-10-17 アクティブマトリクス基板及び電子表示装置 Expired - Fee Related JP5251068B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007270023A JP5251068B2 (ja) 2007-10-17 2007-10-17 アクティブマトリクス基板及び電子表示装置
US12/246,720 US20090103036A1 (en) 2007-10-17 2008-10-07 Active matrix substrate and electronic display device
TW097138738A TWI382375B (zh) 2007-10-17 2008-10-08 主動矩陣基板及電子顯示裝置
DE602008001700T DE602008001700D1 (de) 2007-10-17 2008-10-10 Aktives Matrixsubstrat und elektronische Anzeigevorrichtung
EP10005362.8A EP2214207A3 (en) 2007-10-17 2008-10-10 Active matrix substrate and electronic display device
EP08253312A EP2051302B1 (en) 2007-10-17 2008-10-10 Active matrix substrate and electronic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270023A JP5251068B2 (ja) 2007-10-17 2007-10-17 アクティブマトリクス基板及び電子表示装置

Publications (2)

Publication Number Publication Date
JP2009098418A true JP2009098418A (ja) 2009-05-07
JP5251068B2 JP5251068B2 (ja) 2013-07-31

Family

ID=40148357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270023A Expired - Fee Related JP5251068B2 (ja) 2007-10-17 2007-10-17 アクティブマトリクス基板及び電子表示装置

Country Status (5)

Country Link
US (1) US20090103036A1 (ja)
EP (2) EP2051302B1 (ja)
JP (1) JP5251068B2 (ja)
DE (1) DE602008001700D1 (ja)
TW (1) TWI382375B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039282A (ja) * 2008-08-06 2010-02-18 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2015011297A (ja) * 2013-07-02 2015-01-19 セイコーエプソン株式会社 表示装置及び電子機器
JP2018036659A (ja) * 2017-10-05 2018-03-08 セイコーエプソン株式会社 表示装置及び電子機器
JP7467976B2 (ja) 2019-03-04 2024-04-16 東レ株式会社 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5899606B2 (ja) * 2010-03-04 2016-04-06 株式会社リコー 積層構造体の製造方法
JP5978577B2 (ja) 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
US20140152171A1 (en) * 2011-09-29 2014-06-05 Panasonic Corporation Display panel and method for manufacturing same
TWI688812B (zh) * 2018-11-21 2020-03-21 友達光電股份有限公司 顯示裝置
EP3712695B1 (en) 2019-03-20 2022-02-23 Ricoh Company, Ltd. Electrochromic device, wearable device, and method for driving electrochromic device
CN209912874U (zh) * 2019-08-05 2020-01-07 北京京东方技术开发有限公司 显示基板、显示装置
EP3835859A1 (en) 2019-11-29 2021-06-16 Ricoh Company, Ltd. Electrochromic element, production method thereof and electrochromic light-adjusting element
JP7472705B2 (ja) 2020-07-29 2024-04-23 株式会社リコー エレクトロクロミック素子、エレクトロクロミック調光素子、及びエレクトロクロミック装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268349A (ja) * 1997-03-26 1998-10-09 Advanced Display:Kk 液晶表示素子及びこれを用いた液晶表示装置
JP2002277900A (ja) * 2000-12-25 2002-09-25 Kawasaki Microelectronics Kk 液晶表示装置および表示システム
JP2003058080A (ja) * 2001-06-05 2003-02-28 Sharp Corp アクティブマトリクス基板および表示装置ならびに検出装置
JP2005055587A (ja) * 2003-08-01 2005-03-03 Sony Corp 半導体基板、液晶表示装置及びプロジェクタ
JP2005101264A (ja) * 2003-09-25 2005-04-14 Casio Comput Co Ltd Ｃｍｏｓトランジスタ及びｃｍｏｓトランジスタの製造方法
JP2005227762A (ja) * 2004-01-14 2005-08-25 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
WO2006038598A1 (ja) * 2004-10-06 2006-04-13 Sharp Kabushiki Kaisha 液晶表示装置
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP2009015098A (ja) * 2007-07-06 2009-01-22 Sony Corp 表示装置および表示装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0333724A (ja) 1989-06-30 1991-02-14 Hitachi Ltd 液晶表示装置
JP4963145B2 (ja) 2000-05-18 2012-06-27 株式会社半導体エネルギー研究所 電子装置及び電子機器
JP2003273123A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置
JP4248306B2 (ja) * 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4629997B2 (ja) 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
CN100593244C (zh) * 2004-03-19 2010-03-03 株式会社半导体能源研究所 形成图案的方法、薄膜晶体管、显示设备及其制造方法
JP2008524648A (ja) * 2004-12-16 2008-07-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示パネルおよびそれを製造する方法
JP2007177179A (ja) * 2005-12-28 2007-07-12 Fujifilm Corp インク、カラーフィルタ及びその製造方法、並びに表示装置
JP4655943B2 (ja) * 2006-01-18 2011-03-23 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに導電層の接続構造
JP2007243081A (ja) * 2006-03-13 2007-09-20 Hitachi Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
US8189141B2 (en) * 2006-06-02 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4329789B2 (ja) * 2006-07-24 2009-09-09 セイコーエプソン株式会社 表示装置
JP5167707B2 (ja) * 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268349A (ja) * 1997-03-26 1998-10-09 Advanced Display:Kk 液晶表示素子及びこれを用いた液晶表示装置
JP2002277900A (ja) * 2000-12-25 2002-09-25 Kawasaki Microelectronics Kk 液晶表示装置および表示システム
JP2003058080A (ja) * 2001-06-05 2003-02-28 Sharp Corp アクティブマトリクス基板および表示装置ならびに検出装置
JP2005055587A (ja) * 2003-08-01 2005-03-03 Sony Corp 半導体基板、液晶表示装置及びプロジェクタ
JP2005101264A (ja) * 2003-09-25 2005-04-14 Casio Comput Co Ltd Ｃｍｏｓトランジスタ及びｃｍｏｓトランジスタの製造方法
JP2005227762A (ja) * 2004-01-14 2005-08-25 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
WO2006038598A1 (ja) * 2004-10-06 2006-04-13 Sharp Kabushiki Kaisha 液晶表示装置
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP2009015098A (ja) * 2007-07-06 2009-01-22 Sony Corp 表示装置および表示装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039282A (ja) * 2008-08-06 2010-02-18 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2015011297A (ja) * 2013-07-02 2015-01-19 セイコーエプソン株式会社 表示装置及び電子機器
JP2018036659A (ja) * 2017-10-05 2018-03-08 セイコーエプソン株式会社 表示装置及び電子機器
JP7467976B2 (ja) 2019-03-04 2024-04-16 東レ株式会社 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置

Also Published As

Publication number Publication date
US20090103036A1 (en) 2009-04-23
EP2214207A2 (en) 2010-08-04
TW200933560A (en) 2009-08-01
EP2051302B1 (en) 2010-07-07
DE602008001700D1 (de) 2010-08-19
TWI382375B (zh) 2013-01-11
EP2214207A3 (en) 2015-07-08
JP5251068B2 (ja) 2013-07-31
EP2051302A1 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
JP5251068B2 (ja) アクティブマトリクス基板及び電子表示装置
JP5167707B2 (ja) 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
CN1286666C (zh) 基材上图案层的制作方法
JP4165507B2 (ja) 回路の製造方法
US7479297B2 (en) Method of manufacturing a multi-layered wiring board
EP1715374B1 (en) Active matrix circuit, active matrix display and method for manufacturing the same
Subramanian et al. High-speed printing of transistors: From inks to devices
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP5978577B2 (ja) 多層配線基板
TW200808110A (en) Method for forming film pattern, method for manufacturing active matrix substrate, device, electro-optical device and electronic apparatus
JP2015015378A (ja) 積層配線の形成方法、積層配線、及び電子素子
JP2004297011A (ja) 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
KR20140026422A (ko) 픽셀 커패시터
TWI270979B (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
US8101945B2 (en) Laminated structure, forming method of the same, wiring board, matrix substrate and electronic display apparatus
JP5899606B2 (ja) 積層構造体の製造方法
JP4458075B2 (ja) 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法
TWI354173B (en) Active matrix substrate, manufacturing method ther
JP5887881B2 (ja) 配線の形成方法
JP2007035484A (ja) 膜パターンの形成方法及びデバイスの製造方法
JP2018124524A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R151 Written notification of patent or utility model registration

Ref document number: 5251068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees