CN107209429A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107209429A
CN107209429A CN201680009371.3A CN201680009371A CN107209429A CN 107209429 A CN107209429 A CN 107209429A CN 201680009371 A CN201680009371 A CN 201680009371A CN 107209429 A CN107209429 A CN 107209429A
Authority
CN
China
Prior art keywords
film
electrode
oxide semiconductor
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680009371.3A
Other languages
English (en)
Other versions
CN107209429B (zh
Inventor
三宅博之
兼安诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202210029672.XA priority Critical patent/CN114185216A/zh
Priority to CN202010788172.5A priority patent/CN111830758B/zh
Priority to CN202211147382.1A priority patent/CN115542621A/zh
Priority to CN202210029583.5A priority patent/CN114326211A/zh
Priority to CN202110651156.6A priority patent/CN113341624A/zh
Publication of CN107209429A publication Critical patent/CN107209429A/zh
Application granted granted Critical
Publication of CN107209429B publication Critical patent/CN107209429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133602Direct backlight
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的是提供可以降低布线之间的寄生电容的显示装置、显示品质高的显示装置以及可以降低功耗的显示装置。本发明的显示装置包括:信号线121;扫描线103;第一电极123;第二电极125a;第三电极125b;第一像素电极139a;第二像素电极139b;以及半导体膜135,其中,信号线与扫描线交叉,第一电极与信号线电连接,第一电极包括与扫描线重叠的区域,第二电极与第一电极对置,第三电极与第一电极对置,第一像素电极与第二电极电连接,第二像素电极与第三电极电连接,半导体膜与第一电极、第二电极及第三电极接触,并且,半导体膜设置在扫描线与第一电极至第三电极之间。

Description

显示装置
技术领域
本发明的一个方式涉及一种显示装置。注意,本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。或者,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此,更具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、这些装置的驱动方法或这些装置的制造方法。
背景技术
近年来,作为视角特性及显示质量得到了改善的液晶显示装置,提出了垂直取向(VA:Vertically Aligned)型液晶显示装置。此外,作为VA型液晶显示装置,提出了多畴结构的液晶显示装置,其中在一个像素中包括多个像素电极以及连接于各像素电极且控制像素电极的电位的晶体管。通过在一个像素中设置多个像素电极,能够按各像素电极使液晶的取向彼此不同,因此,多畴结构的液晶显示装置的视角可以比现有的VA型液晶显示装置大(参照专利文献1)。
此外,液晶显示装置的屏幕尺寸有大型化的趋势,如对角线有60英寸以上,进而,正在展开以对角线有120英寸以上的屏幕尺寸为目标的开发。而且,屏幕也有高清晰化的趋势,如全高清画质(FHD,1920×1080)或4K画质(3840×2160),并且,目前正在加快开发具有像素数为7680×4320的所谓的8K的高分辨率的液晶显示装置。
此外,为了减少余像而提高显示质量,展开将驱动速度提高一倍(也称为双倍速驱动)的高速驱动的开发,进而,还展开将驱动速度提高三倍以上的高速驱动的研究。此外,为了实现三维(3D)显示的液晶显示装置,需要交替地显示右眼用图像和左眼用图像,从而需要以双倍速以上的速度使液晶显示装置工作。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2006-317867号公报
发明内容
然而,随着液晶显示装置的大型化及高清晰化,所需要的像素的数量显著增加,从而每个像素的写入时间变短。由此,控制像素电极的电位的晶体管被要求进行高速工作且具有高通态电流(on-state current)等。
此外,产生在布线之间的寄生电容的增大导致对于信号线的端部的信号传达的延迟。其结果是,有可能发生显示不均匀或灰度不良等的显示质量的降低以及功耗的增加。
于是,本发明的一个方式的目的之一是提供一种能够降低布线之间的寄生电容的显示装置。此外,本发明的一个方式的目的之一是提供一种显示质量高的显示装置。此外,本发明的一个方式的目的之一是提供一种能够降低功耗的显示装置。此外,本发明的一个方式的目的之一是提供一种新颖的半导体装置或者新颖的显示装置等。
注意,这些目的的记载不妨碍其他目的的存在。本发明的一个方式不需要必须实现所有上述目的。另外,说明书、附图以及权利要求书等的记载中显然存在上述目的以外的目的,可以从说明书、附图以及权利要求书等的记载中获得上述目的以外的目的。
本发明的一个方式是一种显示装置,该显示装置包括信号线、与信号线交叉的扫描线、与信号线电连接的第一电极、与第一电极对置的第二电极、与第一电极对置的第三电极、与第二电极电连接的第一像素电极、与第三电极电连接的第二像素电极、以及与第一电极至第三电极接触且设置在扫描线与第一电极至第三电极之间的半导体膜,其中,第一电极包括与扫描线重叠的区域。
另外,本发明的一个方式是上述显示装置,该显示装置在扫描线与半导体膜之间包括栅极绝缘膜,其中,由扫描线、栅极绝缘膜、半导体膜、第一电极及第二电极构成第一晶体管,由扫描线、栅极绝缘膜、半导体膜、第一电极及第三电极构成第二晶体管。
另外,本发明的一个方式是上述显示装置,该显示装置包括与第一像素电极电连接的第一电容布线及与第二像素电极电连接的第二电容布线,其中,信号线包括与第一像素电极及第二像素电极之间重叠的区域,信号线不包括与第一电容布线及第二电容布线重叠的区域。
另外,本发明的一个方式是上述显示装置,其中,第一电极在顶面形状中设置在第二电极与第三电极之间。
另外,本发明的一个方式是上述显示装置,其中,半导体膜包含具有In、M(M为铝、镓、钇或锡)及Zn的氧化物。
另外,本发明的一个方式是上述显示装置,其中,半导体膜包括第一半导体膜及包括与第一半导体膜重叠的区域的第二半导体膜,第一半导体膜与第二半导体膜相比包含更多的相对于M的原子个数比的In的原子个数比多的氧化物。
于是,通过采用本发明的一个方式,可以降低显示装置的布线之间的寄生电容。此外,通过采用本发明的一个方式,可以提高显示装置的显示质量。此外,通过采用本发明的一个方式,可以降低显示装置的功耗。此外,通过采用本发明的一个方式,可以提供一种新颖的半导体装置或者新颖的显示装置等。注意,这些效果的记载不妨碍其他效果的存在。
此外,本发明的一个方式并不需要具有所有上述效果。上述效果以外的效果从说明书、附图、权利要求书等的记载中是显而易见的,且可以从所述记载中抽取上述效果以外的效果。
附图说明
图1是像素的一个方式的俯视图及电路图;
图2是说明本发明的一个方式的像素的俯视图及电路图;
图3是像素的一个方式的俯视图及电路图;
图4是像素的一个方式的截面图;
图5是像素的一个方式的俯视图;
图6是像素的一个方式的俯视图;
图7是像素的一个方式的俯视图及电路图;
图8是像素的一个方式的俯视图及电路图;
图9是像素的一个方式的截面图;
图10是示出半导体装置的制造工序的一个例子的截面图;
图11是示出半导体装置的制造工序的一个例子的截面图;
图12是示出半导体装置的制造工序的一个例子的截面图;
图13是示出半导体装置的制造工序的一个例子的截面图;
图14是示出半导体装置的制造工序的一个例子的截面图、示出半导体装置的一个方式的俯视图及截面图;
图15是示半导体装置的一个方式的截面图;
图16是示半导体装置的一个方式的俯视图及截面图;
图17是示半导体装置的一个方式的截面图;
图18是说明能带结构的图;
图19是CAAC-OS的截面中的Cs校正高分辨率TEM图像及CAAC-OS的截面示意图;
图20是CAAC-OS的平面中的Cs校正高分辨率TEM图像;
图21是说明CAAC-OS及单晶氧化物半导体的通过XRD得到的结构分析的图;
图22是示出CAAC-OS的电子衍射图案的图;
图23是示出In-Ga-Zn氧化物的通过电子照射而发生的结晶部的变化的图;
图24是示出显示装置的一个方式的俯视图;
图25是示出显示装置的一个方式的截面图;
图26是示出显示装置的一个方式的截面图;
图27是说明显示模块的图;
图28是说明电子设备的图。
具体实施方式
下面,将参照附图说明本发明的实施方式。但是,本发明不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意,当参照附图说明本发明的结构时,在不同的附图中也共同使用相同的附图标记来表示相同的构成要素。
另外,本说明书所使用的第一、第二、第三至第n(n为自然数)等词是为了避免构成要素的混同而附上的,而不是为了在数目方面上进行限定而附上的。
另外,根据情形或状况,可以互相调换“膜”和“层”的词句。例如,有时可以将“导电层”换称为“导电膜”。此外,有时可以将“绝缘膜”换称为“绝缘层”。
实施方式1
在本实施方式中,参照图1至图9对液晶显示装置的一个像素的结构进行说明。
图1A是本实施方式所示的多畴结构的液晶显示装置的一个像素100的俯视图,图1B示出图1A所示的像素100的电路图。图2A是现有的多畴结构的液晶显示装置的一个像素200的俯视图,图2B示出图2A所示的像素的电路图。
如图1A及图1B所示,像素100包括扫描线103、与扫描线103交叉的信号线121。像素100还包括在与扫描线103相同的方向上延伸的电容布线105a及电容布线105b。扫描线103设置在电容布线105a与电容布线105b之间。
在扫描线103与信号线121的交叉部附近设置有晶体管136及晶体管137。晶体管136包括与扫描线103重叠的半导体膜135及与半导体膜135重叠的第一电极123及第二电极125a。第一电极123与信号线121电连接。第一电极123在晶体管136中被用作源电极和漏电极中的一个。第二电极125a在晶体管136中被用作源电极和漏电极中的另一个。
晶体管137包括与扫描线103重叠的半导体膜135及与半导体膜135重叠的第一电极123及第三电极125b。第一电极123在晶体管137中被用作源电极和漏电极中的一个。第三电极125b在晶体管137中被用作源电极和漏电极中的另一个。
在图1A中,在顶面形状中,晶体管136及晶体管137的半导体膜135的端部的一部分位于被用作栅电极的扫描线103的外侧,但是不局限于此。如图1C所示,在像素100所包括的晶体管136及晶体管137中,半导体膜135的端部也可以位于扫描线103的端部的内侧。
晶体管136所包括的第二电极125a通过开口144a与像素电极139a电连接。换言之,晶体管136通过第二电极125a与包括像素电极139a的液晶元件142连接。另外,电容元件140的一个电极与像素电极139a及晶体管136的第二电极125a电连接,另一个电极与电容布线105a电连接(参照图1B)。
晶体管137所包括的第三电极125b通过开口144b与像素电极139b电连接。换言之,晶体管137通过第三电极125b与包括像素电极139b的液晶元件143连接。另外,电容元件141的一个电极与像素电极139b及晶体管137的第三电极125b电连接,另一个电极与电容布线105b电连接(参照图1B)。
开口144a及开口144b设置在后述的绝缘膜116中。另外,为了避免附图变得复杂,在图1A及图2A中,不对像素电极139a及像素电极139b附加阴影线,以虚线只示出顶面形状的轮廓。
晶体管136及晶体管137在顶面形状中位于像素100的大致中央的位置,形成在像素100中的各子像素的像素电极139a及像素电极139b之间。
本发明的一个方式是一种显示装置,该显示装置包括信号线121、扫描线103、第一电极123、第二电极125a、第三电极125b、第一像素电极139a、第二像素电极139b及半导体膜135,信号线121与扫描线103交叉,第一电极123与信号线121电连接,第一电极125a包括与扫描线103重叠的区域,第二电极125a与第一电极123对置,第三电极125b与第一电极123对置,第一像素电极139a与第二电极125a电连接,第二像素电极139b与第三电极125b电连接,半导体膜135与第一电极123、第二电极125a及第三电极125b接触,半导体膜135设置在扫描线103、第一电极123至第三电极125b之间。
另外,如下显示装置也是本发明的一个方式:该显示装置包括栅极绝缘膜107、晶体管136及晶体管137,栅极绝缘膜107设置在扫描线103与半导体膜135之间,晶体管136包括扫描线103、栅极绝缘膜107、半导体膜135、第一电极123及第二电极125a,晶体管137包括扫描线103、栅极绝缘膜107、半导体膜135、第一电极123及第三电极125b。
晶体管136及晶体管137共同使用作为源电极和漏电极中的一个的第一电极123,第一电极123与扫描线103重叠。通过采用这种结构,在构成显示装置的一个像素100中,可以降低在晶体管136及晶体管137的一个电极与扫描线103之间产生的寄生电容。
另外,如图1B所示,在晶体管136中,在扫描线103与第二电极125a的重叠部产生寄生电容C1。另外,在晶体管137中,在扫描线103与第三电极125b的重叠部产生寄生电容C2。另外,在信号线121与扫描线103的重叠部、信号线121与电容布线105a的重叠部及信号线121与电容布线105b的重叠部分别产生寄生电容C5、寄生电容C6及寄生电容C7。
在此,作为对比例子,图2A示出像素200的俯视图,其中,在一个像素所包括的两个晶体管中,彼此不同的电极与信号线电连接且该电极不与扫描线重叠。图2B示出像素200的电路图。在像素200的说明中,对与像素100相同的构成要素附加相同的附图标记,省略该构成要素的说明。
如图2B所示,像素200包括扫描线203、与扫描线203交叉的信号线212。像素200还包括在与扫描线203相同的方向上延伸的电容布线105a及电容布线105b。扫描线203设置在电容布线105a与电容布线105b之间。
另外,在扫描线203与信号线221的交叉部附近设置有晶体管236及晶体管237。晶体管236包括从扫描线203突出的栅电极、从信号线221突出的第四电极223a及与液晶元件142连接的第二电极125a。电容元件140的一个电极与液晶元件142所包括的像素电极139a及晶体管236的第二电极125a电连接,电容元件140的另一个电极与电容布线105a电连接(参照图2B)。
晶体管237包括从扫描线203突出的栅电极、从信号线121突出的第五电极223b及与液晶元件143连接的第三电极125b。电容元件141的一个电极与液晶元件143所包括的像素电极139b及晶体管237的第三电极125b电连接,电容元件141的另一个电极与电容布线105b电连接(参照图2B)。
晶体管236及晶体管237的与像素100中的晶体管136及晶体管137不同之处在于分别包括作为源电极和漏电极中的一个的第四电极223a及第五电极223b。另外,从信号线221突出的第四电极223a及第五电极223b不与扫描线203重叠。
另外,在晶体管236中,在扫描线203与第二电极125a的重叠部产生寄生电容C11。另外,在扫描线203与第四电极223a的重叠部产生寄生电容C13。在晶体管237中,扫描线203与第三电极125b的重叠部产生寄生电容C12。另外,在扫描线203与第五电极223b的重叠部产生寄生电容C14。另外,在信号线221与扫描线203的重叠部、信号线221与电容布线105a的重叠部及信号线221与电容布线105b的重叠部分别产生寄生电容C15、寄生电容C16及寄生电容C17。
在晶体管136及晶体管236中,如果扫描线103与第二电极125a的重叠部的面积及扫描线203与第二电极125a的重叠部的面积大致相同,寄生电容C1及寄生电容C11就大致相同。另外,在晶体管137及晶体管237中,如果扫描线103与第三电极125b的重叠部的面积及扫描线203与第三电极125b的重叠部的面积大致相同,寄生电容C2及寄生电容C12就大致相同。另外,如果信号线121与扫描线103的重叠部的面积及信号线221与扫描线203的重叠部的面积大致相同,寄生电容C5及寄生电容C15就大致相同。另外,信号线121与电容布线105a的重叠部的面积及信号线221与电容布线105a的重叠部的面积大致相同,寄生电容C6及寄生电容C16就大致相同。另外,信号线121与电容布线105b的重叠部的面积及信号线221与电容布线105b的重叠部的面积大致相同,寄生电容C7及寄生电容C17就大致相同。
在作为对比例子的像素200中,在晶体管236及晶体管237中被用作源电极和漏电极中的一个的电极是彼此不同的电极(在晶体管236中,为第四电极223a,而在晶体管237中,为第五电极223b),因此,在扫描线203与第四电极223a之间产生寄生电容C13,在扫描线203与第五电极223b之间产生寄生电容C14。
然而,在本实施方式所示的像素100中,在晶体管136及晶体管137中被用作源电极和漏电极中的一个的电极(第一电极123)是共同的,该电极在信号线121与扫描线103的重叠部重叠于扫描线103。因此,在晶体管136及晶体管137中,在该电极与扫描线103的重叠部产生的寄生电容包括在上述寄生电容C5。寄生电容C5与寄生电容C15大致相同,因此,像素100中的寄生电容比像素200少,其差异等于寄生电容C13及寄生电容C14。如上所述,本发明的一个方式的显示装置可以降低在一个像素100的布线之间产生的寄生电容。
另外,在本实施方式所示的像素100中,晶体管136及晶体管137包括共同的半导体膜,因此,晶体管136及晶体管137可以共同使用第一电极123与半导体膜135接触的区域。其结果是,可以降低像素100中的晶体管136及晶体管137的占有面积。
另外,如图3A及图3B所示,在像素100中,也可以采用相邻的像素共同使用电容布线105a及电容布线105b的结构。通过采用这种结构,可以减少显示装置所包括的电容布线的个数。另外,如图3A所示,通过增加像素电极139a与电容布线105a的重叠部的面积,可以增大电容元件140的电容。同样地,通过增加像素电极139b与电容布线105b的重叠部的面积,可以增大电容元件141的电容。
接着,参照图4对像素100所包括的晶体管及电容元件的结构进行说明。
图4示出图1A所示的点划线A-B之间的晶体管136及电容元件140的截面结构。
晶体管136在衬底101上包括扫描线103、半导体膜135、设置在扫描线103与半导体膜135之间的栅极绝缘膜107、与半导体膜135接触的第一电极123以及与半导体膜135接触的第二电极125a。
电容元件140在衬底101上包括电容布线105a、第二电极125a及设置在电容布线105a与第二电极125a之间的栅极绝缘膜107。
在栅极绝缘膜107、半导体膜135、第一电极123及第二电极125a上设置有绝缘膜116。另外,在绝缘膜116上设置有通过设置在绝缘膜116中的开口144a电连接到第二电极125a的像素电极139a。
虽然未图示,但是晶体管137具有与晶体管136相同的结构。另外,电容元件141及电容元件140由相同的构成要素构成。
作为衬底101,除了可以使用玻璃衬底、陶瓷衬底以外,还可以使用具有能够承受本制造工序的处理温度的耐热性的塑料衬底等。此外,在衬底不需要具有透光性的情况下,也可以使用在不锈钢等的金属衬底表面上设置绝缘膜的衬底。作为玻璃衬底,例如可以使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等无碱玻璃衬底。注意,对衬底101的尺寸没有限制。例如,可以使用常用于液晶显示装置的第三至第十代玻璃衬底。另外,作为用于衬底101的材料,可以参照用于实施方式2中说明的衬底502的材料。
扫描线103的一部分用作晶体管136的栅电极。扫描线103可以使用诸如钼、钛、铬、钽、钨、铝、铜、钕、钪或镍等的金属材料或以这些材料为主要成分的合金材料以单层或叠层形成。此外,也可以使用以诸如掺杂磷等杂质元素的多晶硅为典型的半导体、Ag-Pd-Cu合金、Al-Nd合金、Al-Ni合金等。
例如,作为扫描线103的两层结构,优选采用如下结构:在铝膜上层叠钼膜的两层结构;在铜膜上层叠钼膜的两层结构;在铜膜上层叠氮化钛膜或氮化钽膜的两层结构;层叠氮化钛膜和钼膜的两层结构;层叠含有氧的铜-镁合金膜和铜膜的两层结构;层叠含有氧的铜-锰合金膜和铜膜的两层结构;层叠铜-锰合金膜和铜膜的两层结构等。作为三层结构,优选采用层叠钨膜或氮化钨膜、铝和硅的合金膜或铝和钛的合金膜、以及氮化钛膜或钛膜的三层结构。通过在低电阻膜上层叠用作阻挡膜的金属膜,能够降低电阻,并且能够防止金属元素从金属膜扩散到半导体膜中。另外,作为用于扫描线103的材料,可以参照用于实施方式2中说明的导电膜504的材料。
另外,电容布线105a及电容布线105b具有与扫描线103同样的材料及叠层结构。
栅极绝缘膜107可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜以单层或叠层形成。在本实施方式中,栅极绝缘膜107为栅极绝缘膜107a与栅极绝缘膜107b的叠层结构。另外,作为用于栅极绝缘膜107a及栅极绝缘膜107b的材料,可以参照用于实施方式2中说明的绝缘膜506及绝缘膜507的材料。
作为半导体膜135,可以使用硅膜或氧化物半导体膜。半导体膜135可以适当地具有非晶结构、多晶结构、单晶结构或其他的结晶结构。
尤其是,作为半导体膜135,优选使用氧化物半导体膜。具体而言,可以使用In-M(M为铝、镓、钇或锡)氧化物或In-M-Zn氧化物。尤其优选的是,作为半导体膜135,使用其组成彼此不同的氧化物半导体膜135a及氧化物半导体膜135b。作为用于氧化物半导体膜135a及氧化物半导体膜135b的材料,可以参照用于实施方式2中说明的氧化物半导体膜508a及氧化物半导体膜508b的材料。
第一电极123及第二电极125a可以使用铝、铜、钛、钕、钪、钼、铬、钽或钨等以单层或叠层形成。或者,也可以使用添加有用于防止小丘的元素的铝合金(可用于扫描线103的Al-Nd合金等)形成第一电极123及第二电极125a。此外,也可以使用添加有成为供体的杂质元素的结晶硅。此外,也可以采用如下叠层结构,即使用钛、钽、钼、钨或这些元素的氮化物形成与添加有成为供体的杂质元素的结晶硅接触一侧的膜,并在其上形成铝或铝合金。而且,还可以采用如下叠层结构,即用钛、钽、钼、钨或这些元素的氮化物夹持铝或铝合金的頂面及底面。另外,作为用于第一电极123及第二电极125a的材料,可以参照用于实施方式2中说明的导电膜512a及导电膜512b的材料。
信号线121及第三电极125b具有与第一电极123相同的材料及叠层结构。
绝缘膜116在本实施方式中为绝缘膜116a、绝缘膜116b及绝缘膜116c的叠层结构。作为用于绝缘膜116a、绝缘膜116b及绝缘膜116c的材料及形成方法,可以参照用于实施方式2中说明的绝缘膜514、绝缘膜516及绝缘膜518的记载。另外,绝缘膜116可以使用与栅极绝缘膜107相同的材料以单层或叠层形成。
像素电极139a可以使用钼、钛、钽、钨、铝、银、铜、铬、钕、钪等金属膜或包含这些金属的合金膜等以单层或叠层形成。作为包含铝的合金,可以举出铝-镍-镧合金、铝-钛合金、铝-钕合金等。作为包含银的合金,可以举出银-钕合金、镁-银合金等。此外,可以使用含有金、铜的合金。另外,也可以使用包含氮化钛、氮化钼、氮化钨等的金属氮化物膜。另外,作为用于像素电极139a的材料,可以参照用于实施方式2中说明的导电膜520的材料。像素电极139b具有与像素电极139a相同的材料及叠层结构。
另外,作为像素电极还可以使用氧化物半导体膜。图5示出包括使用氧化物半导体膜的像素电极148及像素电极149的像素100的俯视图。图6为图5所示的点划线C-D之间的晶体管136及电容元件145的截面结构。
在本说明书等中,可以将氧化物导电体膜换称为载流子密度高且低电阻的氧化物半导体膜、具有导电性的氧化物半导体膜或导电性高的氧化物半导体膜等。
如果作为像素电极148使用氧化物半导体膜,在作为半导体膜135使用氧化物半导体膜的情况下,则可以在同一工序中形成半导体膜135及像素电极148,所以是优选的。在氧化物半导体膜中,可以根据膜中的氧缺陷和/或膜中的氢、水等杂质的浓度来控制电阻率。因此,通过选择对加工为岛状的氧化物半导体膜进行增加氧缺陷和/或杂质浓度的处理或者降低氧缺陷和/或杂质浓度的处理,可以控制在同一工序中形成的半导体膜135及像素电极148的电阻率。
具体而言,通过对将成为被用作像素电极148的氧化物导电体膜148a及氧化物导电体膜148b的岛状氧化物半导体膜进行等离子体处理,来增加氧化物半导体膜中的氧缺陷和/或氧化物半导体膜中的氢、水等杂质,由此可以实现载流子密度高且低电阻的氧化物半导体膜。另一方面,在晶体管136上设置绝缘膜116a及116b,以使氧化物半导体膜135a及135b不会暴露于上述等离子体处理。在图6中,绝缘膜116a及116b以选择性地去除与氧化物导电体膜148a及148b重叠的区域的方式设置。
作为对氧化物导电体膜148a及148b进行的等离子体处理,典型地可以举出使用包含选自稀有气体(He、Ne、Ar、Kr、Xe)、磷、硼、氢和氮中的一种以上的气体的等离子体处理。更具体而言,可以举出Ar气氛下的等离子体处理、Ar和氢的混合气氛下的等离子体处理、氨气氛下的等离子体处理、Ar和氨的混合气氛下的等离子体处理或氮气氛下的等离子体处理等。
另外,像素电极149及像素电极148具有相同的材料及叠层结构。另外,在图5及图6所示的像素100中,电容元件145包括电容布线105a、像素电极148、设置在电容布线105a与像素电极148之间的栅极绝缘膜107。另外,电容元件146包括电容布线105b、像素电极149、设置在电容布线105b与像素电极149之间的栅极绝缘膜107。
关于晶体管136的更详细的结构及制造方法,将在实施方式2中进行说明。通过将实施方式2中说明的晶体管用于本实施方式中说明的像素100,可以降低本发明的一个方式的显示装置的功耗。
[像素的结构的变形例子]
以下,参照图7至图9对液晶显示装置中的具有与上述像素100不同结构的一个像素的结构进行说明。
图7A是本实施方式所示的多畴结构的液晶显示装置的一个像素300的俯视图,图7B示出图7A所示的像素300的电路图。
如图7A及图7B所示,像素300包括扫描线303、与扫描线303交叉的信号线321。信号线321包括与像素电极339a及像素电极339b之间重叠的区域。像素300还包括在与信号线321相同的方向上延伸的电容布线305a及电容布线305b。换言之,信号线321不包括与电容布线305a及电容布线305b重叠的区域。另外,电容布线305a及电容布线305b分别与像素电极339a及像素电极339b电连接。信号线321设置在电容布线305a与电容布线305b之间。
在扫描线303与信号线321的交叉部附近设置有晶体管336及晶体管337。晶体管336包括与扫描线303重叠的半导体膜335及与半导体膜335重叠的第六电极323a及第七电极325a。第六电极323a与信号线321电连接。第六电极323a在晶体管336中被用作源电极和漏电极中的一个。第七电极325a在晶体管336中被用作源电极和漏电极中的另一个。
晶体管337包括与扫描线303重叠的半导体膜335及与半导体膜335重叠的第八电极323b及第九电极325b。第八电极323b与信号线321电连接。第八电极323b在晶体管337中被用作源电极和漏电极中的一个。第九电极325b在晶体管337中被用作源电极和漏电极中的另一个。
晶体管336所包括的第七电极325a通过开口344a与像素电极339a电连接。换言之,晶体管336通过第七电极325a与包括像素电极339a的液晶元件342连接。另外,电容元件340的一个电极与像素电极339a及晶体管336的第七电极325a电连接,另一个电极345a通过开口346a与电容布线305a电连接。
晶体管337所包括的第九电极325b通过开口344b与像素电极339b电连接。换言之,晶体管337通过第九电极325b与包括像素电极339b的液晶元件343连接。另外,电容元件341的一个电极与像素电极339b及晶体管337的第九电极325b电连接,另一个电极345b通过开口346b与电容布线305b电连接。
开口344a及开口344b设置在后述的绝缘膜316中。开口346a及开口346b设置在后述的栅极绝缘膜307中。另外,为了避免附图变得复杂,在图7A中,不对像素电极339a及像素电极339b附加阴影线,以虚线只示出顶面形状的轮廓。
晶体管336及晶体管337在顶面形状中位于像素300的大致中央的位置,形成在像素300中的各子像素的像素电极339a及像素电极339b之间。
晶体管336及晶体管337的作为源电极和漏电极中的一个的第六电极323a及第八电极323b在信号线321与扫描线303的重叠部处与扫描线303重叠。通过采用这种结构,在构成显示元件的一个像素300中,可以降低在晶体管336及晶体管337的一个电极与扫描线303之间产生的寄生电容。另外,在晶体管336及晶体管337中,分别被用作源电极和漏电极中的另一个的第七电极325a及第九电极325b与扫描线303重叠。
另外,如图7B所示,在晶体管336中,在扫描线303与第七电极325a的重叠部产生寄生电容C21。另外,在晶体管337中,在扫描线303与第九电极325b的重叠部产生寄生电容C22。另外,在信号线321与扫描线303的重叠部产生寄生电容C25。第六电极323a及第八电极323b在信号线321与扫描线303的重叠部处与扫描线303重叠,因此在第六电极323a与扫描线303的重叠部及第八电极323b与扫描线303的重叠部产生的寄生电容包括在上述寄生电容C25。
在此,对包括晶体管336及晶体管337的像素300和包括晶体管136及晶体管137的像素100进行对比。由于第七电极325a与扫描线303的重叠部的面积大于第二电极125a与扫描线103的重叠部的面积,因此寄生电容C21大于寄生电容C1。另外,由于第九电极325b与扫描线303的重叠部的面积大于第三电极125b与扫描线103的重叠部的面积,因此寄生电容C22大于寄生电容C2。另外,如果扫描线303与信号线321的重叠部的面积及扫描线103与信号线121的重叠部的面积大致相同,寄生电容C25及寄生电容C5就大致相同。
另外,在像素100中,在信号线121与电容布线105a的重叠部及信号线121与电容布线105b的重叠部分别产生寄生电容C6及寄生电容C7。另一方面,在像素300中,信号线321不包括与电容布线305a及电容布线305b重叠的区域,因此在信号线321与电容布线305a之间及信号线321与电容布线305b之间不产生寄生电容。
在包括多个像素的液晶显示装置中,引起信号线的信号传达延迟的寄生电容在信号传达路径中的经由晶体管的更靠近端部的部分产生时对信号传达延迟造成的影响更小。例如,在像素100中,与在信号线121与电容布线105a的重叠部产生的寄生电容C6相比,在扫描线103与第二电极125a的重叠部产生的寄生电容C1对信号线121的信号传达延迟造成的影响更小。这是因为如下缘故:在液晶显示装置中,如果是寄生电容C6,与重叠于一个信号线121的电容布线相同的个数的寄生电容C6对信号传达造成影响,然而,如果是寄生电容C1,在与一个信号线121连接的一个晶体管136成为导通状态的情况下对信号传达造成影响。因此,虽然像素300的寄生电容比像素100大,其差异等于寄生电容C21与寄生电容C1的差异以及寄生电容C22与寄生电容C2的差异,但是在像素300中不产生在像素100中产生的寄生电容C6及寄生电容C7,因此,可以降低引起液晶显示装置所包括的信号线的信号传达延迟的寄生电容。
另外,如图7C所示,也可以使半导体膜335的端部在信号线321的延伸方向上延伸,并以第七电极325a与扫描线303的重叠部以及第九电极325b与扫描线303的重叠部的面积小的方式设置第七电极325a及第九电极325b。通过采用这种结构,可以降低上述寄生电容C21及寄生电容C22。另外,如图7D所示,也可以以在俯视图中半导体膜335的端部位于信号线321与扫描线303的重叠部的外侧的方式设置半导体膜335。通过在信号线321与扫描线303之间除了栅极绝缘膜307以外还形成半导体膜335,有时可以降低在信号线321与扫描线303的重叠部产生的寄生电容。
另外,如图8A及图8B所示,在像素300中,也可以采用相邻的像素共同使用电容布线305a及电容布线305b的结构。通过采用这种结构,可以减少显示装置所包括的电容布线的个数。另外,如图8A所示,通过增加像素电极339a与电容布线305a的重叠部的面积,可以增大电容元件340的电容。同样地,通过增加像素电极339b与电容布线305b的重叠部的面积,可以增大电容元件341的电容。
接着,参照图9对像素300所包括的晶体管及电容元件的结构进行说明。
图9示出图7A所示的点划线C-D之间的晶体管336及电容元件340的截面结构。
晶体管336在衬底301上包括扫描线303、半导体膜335、设置在扫描线303与半导体膜335之间的栅极绝缘膜307、与半导体膜335接触的第六电极323a以及与半导体膜335接触的第七电极325a。
电容元件340在衬底301上包括电极345a、第七电极325a及设置在电极345a与第七电极325a之间的栅极绝缘膜307。
另外,在栅极绝缘膜307上设置有通过设置在栅极绝缘膜307中的开口346a与电极345a电连接的电容布线305a。在栅极绝缘膜307、半导体膜335、第六电极323a、第七电极325a及电容布线305a上设置有绝缘膜316。在绝缘膜316上设置有通过设置在绝缘膜316中的开口344a电连接到第七电极325a的像素电极339a。
虽然未图示,但是晶体管337具有与晶体管336相同的结构。另外,电容元件341及电容元件340由相同的构成要素构成。
构成晶体管336及电容元件340的各层具有与构成晶体管136及电容元件140的各层相同的材料及叠层结构。另外,作为绝缘膜316及像素电极339a,可以分别使用与绝缘膜116及像素电极139a相同的材料。另外,作为电极345a及电容布线305a,分别使用与扫描线303及第六电极323a相同的材料。
关于晶体管336的更详细的结构及制造方法,将在实施方式2中进行说明。通过将实施方式2中说明的晶体管用于本实施方式中说明的像素300,可以降低本发明的一个方式的显示装置的功耗。
当包括本实施方式中说明的像素100或像素300时,多畴结构的液晶显示装置可以降低在扫描线与信号线之间(换言之,被用作晶体管的栅电极的扫描线与被用作晶体管的源电极和漏电极中的一个的信号线之间)产生的寄生电容。另外,当包括本实施方式中说明的像素300时,多畴结构的液晶显示装置可以降低在信号线与电容布线之间产生的寄生电容。因此,尤其可以提高大型液晶显示装置、能进行高速驱动的液晶显示装置以及分辨率高的液晶显示装置的显示质量。此外,可以降低液晶显示装置的功耗。
另外,虽然在本实施方式中示出在一个像素中设置两个晶体管的结构,但是不局限于此。一个像素也可以包括三个以上的多个晶体管及连接于该晶体管的多个像素电极。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式2
在本实施方式中,参照图10至图18说明本发明的一个方式的半导体装置以及半导体装置的制造方法。
<半导体装置的结构实例1>
图14C是作为本发明的一个方式的半导体装置的晶体管500的俯视图,图14B相当于沿着图14C所示的点划线X1-X2的切断面的截面图以及点划线Y1-Y2的切断面的截面图。另外,图10A至图14A是说明图14B所示的晶体管500的制造工序的截面图。
另外,在图14C中,为了方便起见,省略晶体管500的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)。此外,有时将点划线X1-X2方向称为沟道长度方向,将点划线Y1-Y2方向称为沟道宽度方向。注意,有时在后面的晶体管的俯视图中也与图14C同样地省略构成要素的一部分。
晶体管500包括:衬底502上的用作栅电极的导电膜504;衬底502及导电膜504上的绝缘膜506;绝缘膜506上的绝缘膜507;绝缘膜507上的氧化物半导体膜508;与氧化物半导体膜508电连接的用作源电极的导电膜512a;以及与氧化物半导体膜508电连接的用作漏电极的导电膜512b。另外,在晶体管500上,详细地说,在导电膜512a、512b及氧化物半导体膜508上设置有绝缘膜514、516及518。在绝缘膜514、516及518具有晶体管500的保护绝缘膜的功能。注意,有时将绝缘膜514称为第一保护绝缘膜,将绝缘膜516称为第二保护绝缘膜。
此外,氧化物半导体膜508包括用作栅电极的导电膜504一侧的第一氧化物半导体膜508a以及第一氧化物半导体膜508a上的第二氧化物半导体膜508b。另外,绝缘膜506及绝缘膜507具有晶体管500的栅极绝缘膜的功能。
作为氧化物半导体膜508,可以使用In-M(M是铝、镓、钇或锡)氧化物或In-M-Zn氧化物。尤其是,作为氧化物半导体膜508优选使用In-M-Zn氧化物。
另外,第一氧化物半导体膜508a优选与第二氧化物半导体膜508b相比包含更多的相对于M的原子个数比的In的原子个数比多的氧化物。
通过使第一氧化物半导体膜508a具有In的原子个数比大于M的原子个数比的组成,可以提高晶体管500的场效应迁移率(有时简单地称为迁移率或μFE)。具体而言,晶体管500的场效应迁移率可以超过10cm2/Vs,优选的是,超过30cm2/Vs。
例如,通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器(特别是,连接到栅极驱动器所包括的移位寄存器的输出端子的多路分配器(demultiplexer)),可以提供边框宽度窄(也称为窄边框)的半导体装置或显示装置。
另一方面,通过使第一氧化物半导体膜508a具有In的原子个数比大于M的原子个数比的组成,光照射时的晶体管500的电特性容易变动。然而,在本发明的一个方式的半导体装置中,在第一氧化物半导体膜508a上形成有第二氧化物半导体膜508b。因为第二氧化物半导体膜508b具有In的原子个数比小于第一氧化物半导体膜508a的组成,所以其带隙Eg大于第一氧化物半导体膜508a。因此,具有第一氧化物半导体膜508a和第二氧化物半导体膜508b的叠层结构的氧化物半导体膜508的对光负偏压应力测试的耐性变高。
通过采用上述结构的氧化物半导体膜,可以减少光照射时的氧化物半导体膜508的光吸收量。因此,能够抑制光照射时的晶体管500的电特性变动。
此外,当在晶体管500所具有的氧化物半导体膜508中形成有氧缺陷时,产生作为载流子的电子,由此容易成为常开启特性。注意,晶体管的常开启特性是指在栅极电压Vg=0V时电流(例如,漏极与源极之间的电流(Ids))流动的特性。由此,为了获得稳定的晶体管特性,减少氧化物半导体膜508中的氧缺陷,特别是减少第一氧化物半导体膜508a中的氧缺陷是重要的。于是,在本发明的一个方式的晶体管的结构中,通过对氧化物半导体膜508上的绝缘膜,在此,对氧化物半导体膜508上的绝缘膜514和/或绝缘膜516引入过剩氧,使氧从绝缘膜514和/或绝缘膜516移动到氧化物半导体膜508中,由此填补氧化物半导体膜508中的氧缺陷,尤其是填补第一氧化物半导体膜508a中的氧缺陷。或者,当在绝缘膜516上形成第一阻挡膜531时,对绝缘膜516引入过剩氧,使氧从绝缘膜516移动到氧化物半导体膜508中,由此填补氧化物半导体膜508中的氧缺陷,尤其是填补第一氧化物半导体膜508a中的氧缺陷。
另外,绝缘膜514、516更优选具有含有超过化学计量组成的氧的区域(氧过剩区域)。换句话说,绝缘膜514、516是一种能够释放氧的绝缘膜。此外,为了在绝缘膜514、516中设置氧过剩区域,例如,通过对成膜后的绝缘膜514、516引入氧形成氧过剩区域。作为氧的引入方法,可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
此外,为了填补第一氧化物半导体膜508a中的氧缺陷,优选将第二氧化物半导体膜508b的沟道区域附近形成得薄。例如,第二氧化物半导体膜508b的沟道区域附近的厚度优选为1nm以上且20nm以下,更优选为3nm以上且10nm以下。
此外,为了填补第一氧化物半导体膜508a中的氧缺陷,优选使第二氧化物半导体膜508b的透氧性高。通过使第二氧化物半导体膜508b的透氧性高,可以有效地使绝缘膜514及绝缘膜516中的过剩氧透过到第一氧化物半导体膜508a中。
如此,在本发明的一个方式的半导体装置中,通过使氧化物半导体膜为叠层结构,且使接触于该氧化物半导体膜的绝缘膜中包含过剩氧,可以提供可靠性高的半导体装置。并且,在本发明的一个方式中,可以使具有上述结构的半导体装置的制造工序中的温度降低(典型的是低于400℃或低于375℃(优选为340℃以上且360℃以下))。此外,在后面说明半导体装置的制造工序。
下面,对本实施方式的半导体装置所包括的其他构成要素进行详细的说明。
<衬底>
虽然对衬底502的材料等没有特别的限制,但是至少需要具有能够承受后续的加热处理的耐热性。例如,作为衬底502,可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外,还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator:绝缘体上硅)衬底等,并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底502。当作为衬底502使用玻璃衬底时,通过使用第6代、第7代、第8代、第9代、第10代等的大面积衬底,可以制造大型显示装置。通过使用这样的大面积衬底可以降低制造成本,所以是优选的。
作为衬底502,也可以使用柔性衬底,并且在柔性衬底上直接形成晶体管500。或者,也可以在衬底502与晶体管500之间设置剥离层。剥离层可以在如下情况下使用,即在剥离层上制造半导体装置的一部分或全部,然后将其从衬底502分离并转置到其他衬底上的情况。此时,也可以将晶体管500转置到耐热性低的衬底或柔性衬底上。
<用作栅电极、源电极及漏电极的导电膜>
用作栅电极的导电膜504、用作源电极的导电膜512a及用作漏电极的导电膜512b都可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
此外,导电膜504、512a、512b也可以具有单层结构或者两层以上的叠层结构。例如,可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构以及依次层叠钛膜、铝膜和钛膜的三层结构等。另外,还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种而形成的合金膜或氮化膜。
导电膜504、512a、512b也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料。
另外,作为导电膜504、512a、512b,也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜,可以通过湿蚀刻工序进行加工,从而可以抑制制造成本。
<用作栅极绝缘膜的绝缘膜>
作为用作晶体管500的栅极绝缘膜的绝缘膜506及绝缘膜507,可以分别使用通过等离子体增强化学气相沉积(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘膜。注意,也可以使用选自上述材料中的单层或三层以上的绝缘膜,而不采用绝缘膜506和绝缘膜507的叠层结构。
绝缘膜506具有抑制氧透过的阻挡膜的功能。例如,当对绝缘膜507、114、516和/或氧化物半导体膜508供应过剩氧时,绝缘膜506能够抑制氧透过。
接触于用作晶体管500的沟道区域的氧化物半导体膜508的绝缘膜507优选为氧化物绝缘膜,更优选包括包含超过化学计量组成的氧的区域(氧过剩区域)。换言之,绝缘膜507是能够释放氧的绝缘膜。为了在绝缘膜507中设置氧过剩区域,例如在氧气氛下形成绝缘膜507即可。或者,也可以对成膜后的绝缘膜507引入氧形成氧过剩区域。作为氧的引入方法,可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
此外,当作为绝缘膜507使用氧化铪时发挥如下效果。氧化铪的相对介电常数比氧化硅或氧氮化硅高。因此,可以使绝缘膜507的厚度比使用氧化硅或氧氮化硅的情况大,由此,可以减少隧道电流引起的泄漏电流。也就是说,可以实现关态电流(off-statecurrent)小的晶体管。再者,与具有非晶结构的氧化铪相比,具有结晶结构的氧化铪的相对介电常数较高。因此,为了形成关态电流小的晶体管,优选使用包括结晶结构的氧化铪。作为结晶结构的例子,可以举出单斜晶系或立方晶系等。注意,本发明的一个方式不局限于此。
注意,在本实施方式中,作为绝缘膜506形成氮化硅膜,作为绝缘膜507形成氧化硅膜。与氧化硅膜相比,氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量需要的厚度较大,因此,通过使晶体管500的栅极绝缘膜包括氮化硅膜,可以增加绝缘膜的物理厚度。因此,可以通过抑制晶体管500的绝缘耐压的下降并提高绝缘耐压来抑制晶体管500的静电破坏。
<氧化物半导体膜>
作为氧化物半导体膜508可以使用上述材料。当氧化物半导体膜508为In-M-Zn氧化物时,用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1。另外,当氧化物半导体膜508为In-M-Zn氧化物时,作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。通过使用包含多晶的In-M-Zn氧化物的靶材,容易形成具有结晶性的氧化物半导体膜508。注意,所形成的氧化物半导体膜508的原子个数比分别包含上述溅射靶材中的金属元素的原子个数比的±40%的范围内的误差。例如,在作为溅射靶材使用原子个数比为In:Ga:Zn=4:2:4.1时,有时所形成的氧化物半导体膜508的原子个数比为In:Ga:Zn=4:2:3附近。
例如,第一氧化物半导体膜508a可以使用上述In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等溅射靶材形成。第一氧化物半导体膜508a的原子个数比优选为In:M:Zn=4:α1(1.5≤α1≤2.5):α2(2.5≤α2≤3.5)。
此外,第二氧化物半导体膜508b可以使用上述In:M:Zn=1:1:1、In:M:Zn=1:1:1.2等溅射靶材形成。第二氧化物半导体膜508b的原子个数比优选为In:M:Zn=1:β1(0.8≤β1≤1.2):β2(0.8≤β2≤1.2)。另外,作为用于第二氧化物半导体膜508b的溅射靶材的金属元素的原子个数比,不一定必须同时满足In≥M及Zn≥M,也可以满足In<M和/或Zn<M。具体而言,可以举出In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6等。
氧化物半导体膜508的能隙为2eV以上,优选为2.5eV以上,更优选为3eV以上。如此,通过使用能隙较宽的氧化物半导体,可以降低晶体管500的关态电流。特别是,作为第一氧化物半导体膜508a使用能隙为2.0eV以上,优选为2.0eV以上且3.0eV以下的氧化物半导体膜,作为第二氧化物半导体膜508b使用能隙为2.5eV以上且3.5eV以下的氧化物半导体膜。此外,优选第二氧化物半导体膜508b的能隙大于第一氧化物半导体膜508a的能隙。
此外,第一氧化物半导体膜508a及第二氧化物半导体膜508b的厚度分别为3nm以上且200nm以下,优选分别为3nm以上且100nm以下,更优选分别为3nm以上且50nm以下。
另外,作为第一氧化物半导体膜508a使用载流子密度低的氧化物半导体膜。例如,第一氧化物半导体膜508a的载流子密度可以低于8×1011/cm3,优选低于1×1011/cm3,更优选低于1×1010/cm3,且为1×10-9/cm3以上。此外,作为第二氧化物半导体膜508b使用载流子密度较低的氧化物半导体膜。例如,第二氧化物半导体膜508b的载流子密度可以为1×1017/cm3以下,优选为1×1015/cm3以下,更优选为1×1013/cm3以下,进一步优选为1×1011/cm3以下。
本发明不局限于上述记载,可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外,优选适当地设定第一氧化物半导体膜508a及第二氧化物半导体膜508b的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等,以得到所需的晶体管的半导体特性。
通过作为第一氧化物半导体膜508a及第二氧化物半导体膜508b使用杂质浓度低且缺陷态密度低的氧化物半导体膜,可以制造具有更优良的电特性的晶体管,所以是优选的。这里,将杂质浓度低且缺陷态密度低(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源较少,所以可以降低载流子密度。因此,在该氧化物半导体膜中形成有沟道区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低,即便是沟道宽度为1×106μm、沟道长度L为10μm的元件,当源电极与漏电极间的电压(漏电压)在1V至10V的范围时,关态电流也可以为半导体参数分析仪的测定极限以下,即1×10-13A以下。
因此,在上述高纯度本征或实质上高纯度本征的氧化物半导体膜中形成有沟道区域的晶体管可以是电特性变动小且可靠性高的晶体管。此外,被氧化物半导体膜的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。作为杂质有氢、氮、碱金属或碱土金属等。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水,与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时,有时生成作为载流子的电子。另外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此,优选尽可能减少氧化物半导体膜508中的氢。具体而言,在氧化物半导体膜508中,利用SIMS(二次离子质谱分析法:Secondary Ion Mass Spectrometry)测得的氢浓度为2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,更优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,更优选为5×1017atoms/cm3以下,更优选为1×1016atoms/cm3以下。
此外,第一氧化物半导体膜508a优选包括其氢浓度低于第二氧化物半导体膜508b的部分。通过使第一氧化物半导体膜508a包括其氢浓度低于第二氧化物半导体膜508b的部分,可以提供可靠性高的半导体装置。
此外,当第一氧化物半导体膜508a包含第14族元素之一的硅或碳时,在第一氧化物半导体膜508a中氧缺陷增加而导致第一氧化物半导体膜508a的n型化。因此,第一氧化物半导体膜508a中的硅或碳的浓度以及与第一氧化物半导体膜508a之间的界面附近的硅或碳的浓度(利用SIMS分析测得的浓度)为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
另外,在第一氧化物半导体膜508a中,利用SIMS分析测得的碱金属或碱土金属的浓度为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。当碱金属及碱土金属与氧化物半导体键合时有时生成载流子而使晶体管的关态电流增大。由此,优选降低第一氧化物半导体膜508a的碱金属或碱土金属的浓度。
当在第一氧化物半导体膜508a中含有氮时,生成作为载流子的电子,载流子密度增加而导致第一氧化物半导体膜508a的n型化。其结果是,使用含有氮的氧化物半导体膜的晶体管容易具有常开启特性。因此,优选尽可能地减少氧化物半导体膜中的氮。例如,利用SIMS分析测得的氮浓度优选为5×1018atoms/cm3以下。
第一氧化物半导体膜508a及第二氧化物半导体膜508b可以分别具有非单晶结构。非单晶结构例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)、多晶结构、微晶结构或非晶结构。在非单晶结构中,非晶结构的缺陷态密度最高,而CAAC-OS的缺陷态密度最低。
在此,参照图18说明氧化物半导体膜508以及接触于氧化物半导体膜508的绝缘膜的能带结构。
图18是叠层结构的膜厚度方向上的能带结构的一个例子,该叠层结构具有绝缘膜507、第一氧化物半导体膜508a、第二氧化物半导体膜508b以及绝缘膜514。在能带结构中,为了容易理解,示出绝缘膜507、第一氧化物半导体膜508a、第二氧化物半导体膜508b以及绝缘膜514的导带底能级(Ec)。
在图18所示的能带图中,作为绝缘膜507、绝缘膜514使用氧化硅膜,作为第一氧化物半导体膜508a使用利用金属元素的原子个数比为In:Ga:Zn=4:2:4.1的金属氧化物靶材形成的氧化物半导体膜,作为第二氧化物半导体膜508b使用利用金属元素的原子个数比为In:Ga:Zn=1:1:1.2的金属氧化物靶材形成的金属氧化膜。
如图18所示,在第一氧化物半导体膜508a及第二氧化物半导体膜508b中,导带底能级平缓地变化。换言之,导带底能级连续地变化或连续接合。为了实现这样的能带结构,使第一氧化物半导体膜508a与第二氧化物半导体膜508b的界面处不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在第一氧化物半导体膜508a与第二氧化物半导体膜508b之间形成连续接合,使用具备装载闭锁室的多室成膜装置(溅射装置)以使各膜不暴露于大气中的方式连续地层叠即可。
可知:通过采用图18所示的结构,第一氧化物半导体膜508a用作阱(well),在使用上述叠层结构的晶体管中,沟道区域形成在第一氧化物半导体膜508a中。
另外,当不形成第二氧化物半导体膜508b时,在第一氧化物半导体膜508a中有可能形成陷阱能级。另一方面,通过采用上述叠层结构,该陷阱能级有可能形成在第二氧化物半导体膜508b中。因此,可以使陷阱能级远离第一氧化物半导体膜508a。
另外,有时陷阱能级与用作沟道区域的第一氧化物半导体膜508a的导带底能级(Ec)相比离真空能级更远,而电子容易积累在陷阱能级中。当电子积累在陷阱能级中时,成为负固定电荷,导致晶体管的阈值电压漂移到正方向。因此,优选采用陷阱能级与第一氧化物半导体膜508a的导带底能级(Ec)相比更接近于真空能级的结构。通过采用上述结构,电子不容易积累在陷阱能级,所以能够增大晶体管的通态电流,并且还能够提高场效应迁移率。
在图18中,第二氧化物半导体膜508b的导带底能级与第一氧化物半导体膜508a相比更接近于真空能级,典型的是,第一氧化物半导体膜508a的导带底能级与第二氧化物半导体膜508b的导带底能级之差为0.15eV以上或0.5eV以上,且为2eV以下或1eV以下。换言之,第二氧化物半导体膜508b的电子亲和势与第一氧化物半导体膜508a的电子亲和势之差为0.15eV以上或0.5eV以上,且为2eV以下或1eV以下。
通过采用上述结构,第一氧化物半导体膜508a成为电流的主要路径并被用作沟道区域。由于第二氧化物半导体膜508b包括形成有沟道区域的第一氧化物半导体膜508a所包含的金属元素中的一种以上,所以在第一氧化物半导体膜508a与第二氧化物半导体膜508b的界面处不容易产生界面散射。由此,由于在该界面中载流子的移动不受到阻碍,因此晶体管的场效应迁移率得到提高。
为了防止第二氧化物半导体膜508b被用作沟道区域的一部分,第二氧化物半导体膜508b使用导电率充分低的材料。或者,第二氧化物半导体膜508b使用其电子亲和势(真空能级与导带底能级之差)低于第一氧化物半导体膜508a且其导带底能级与第一氧化物半导体膜508a的导带底能级有差异(能带偏移)的材料。此外,为了抑制起因于漏极电压值的阈值电压之间的差异产生,优选使用第二氧化物半导体膜508b的导带底能级与第一氧化物半导体膜508a的导带底能级相比更接近于真空能级0.2eV以上,优选为0.5eV以上的材料。
在第二氧化物半导体膜508b中优选不包含尖晶石型结晶结构。在第二氧化物半导体膜508b中包含尖晶石型结晶结构时,导电膜512a、512b的构成元素有时会在该尖晶石型结晶结构与其他区域的界面处扩散到第一氧化物半导体膜508a中。注意,在第二氧化物半导体膜508b为后述的CAAC-OS的情况下,阻挡导电膜512a、512b的构成元素如铜元素的性质得到提高,所以是优选的。
第二氧化物半导体膜508b的厚度大于或等于能够抑制导电膜512a、512b的构成元素扩散到氧化物半导体膜508b的厚度且小于从绝缘膜514向氧化物半导体膜508b的氧的供应被抑制的厚度。例如,当第二氧化物半导体膜508b的厚度为10nm以上时,能够抑制导电膜512a、512b的构成元素扩散到第一氧化物半导体膜508a。另外,当第二氧化物半导体膜508b的厚度为100nm以下时,能够有效地从绝缘膜514、516向第一氧化物半导体膜508a供应氧。
<用作晶体管的保护绝缘膜的绝缘膜>
绝缘膜514、516具有对氧化物半导体膜508供应氧的功能。绝缘膜518具有晶体管500的保护绝缘膜的功能。绝缘膜514、516包含氧。绝缘膜514是能够使氧透过的绝缘膜。注意,绝缘膜514还用作在后面形成绝缘膜516时缓和对氧化物半导体膜508造成的损伤的膜。
作为绝缘膜514,可以使用厚度为5nm以上且150nm以下,优选为5nm以上且50nm以下的氧化硅、氧氮化硅等。
此外,优选使绝缘膜514中的缺陷量较少,典型的是,通过ESR(Electron SpinResonance:电子自旋共振)测量的起因于硅的悬空键的g=2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为若绝缘膜514的缺陷密度高,氧则与该缺陷键合,而使绝缘膜514中的氧透过量减少的缘故。
在绝缘膜514中,有时从外部进入绝缘膜514的氧不是全部移动到绝缘膜514的外部,而是其一部分残留在绝缘膜514的内部。另外,有时在氧进入绝缘膜514的同时,绝缘膜514中含有的氧移动到绝缘膜514的外部,而在绝缘膜514中发生氧的移动。在形成能够使氧透过的氧化物绝缘膜作为绝缘膜514时,可以使从设置在绝缘膜514上的绝缘膜516脱离的氧经由绝缘膜514移动到氧化物半导体膜508中。
此外,绝缘膜514可以使用氮氧化物的态密度低的氧化物绝缘膜形成。注意,该氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(EV_OS)与氧化物半导体膜的导带底的能量(EC_OS)之间。作为Ev_os和Ec_os之间的氮氧化物的态密度低的氧化物绝缘膜,可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
此外,在热脱附谱分析中,氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜,典型的是氨分子释放量为1×1018分子/cm3以上且5×1019分子/cm3以下。注意,该氨释放量为在进行膜表面温度为50℃以上且650℃以下,优选为50℃以上且550℃以下的加热处理时的释放量。
氮氧化物(NOx,x为0以上且2以下,优选为1以上且2以下),典型的是NO2或NO在绝缘膜514等中形成能级。该能级位于氧化物半导体膜508的能隙中。由此,当氮氧化物扩散到绝缘膜514与氧化物半导体膜508的界面时,有时该能级在绝缘膜514一侧俘获电子。其结果是,被俘获的电子留在绝缘膜514与氧化物半导体膜508的界面附近,由此使晶体管的阈值电压向正方向漂移。
另外,当进行加热处理时,氮氧化物与氨及氧起反应。当进行加热处理时,绝缘膜514所包含的氮氧化物与绝缘膜516所包含的氨起反应,由此绝缘膜514所包含的氮氧化物减少。因此,在绝缘膜514与氧化物半导体膜508的界面中不容易俘获电子。
通过作为绝缘膜514使用Ev_os和Ec_os之间的氮氧化物的态密度低的氧化物绝缘膜,可以降低晶体管的阈值电压的漂移,从而可以降低晶体管的电特性的变动。
通过进行晶体管的制造工序的加热处理,典型的是低于400℃或低于375℃(优选为340℃以上且360℃以下)的加热处理,在利用100K以下的ESR测得的绝缘膜514的光谱中,观察到g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。在X带的ESR测定中,第一信号与第二信号之间的分割宽度(split width)及第二信号与第三信号之间的分割宽度大约为5mT。另外,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3,典型为1×1017spins/cm3以上且低于1×1018spins/cm3
在100K以下的ESR谱中,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号相当于起因于氮氧化物(NOx,x为0以上且2以下,优选为1以上且2以下)的信号。作为氮氧化物的典型例子,有一氧化氮、二氧化氮等。就是说,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总数越少,氧化物绝缘膜中的氮氧化物的含量越少。
另外,对Ev_os和Ec_os之间的氮氧化物的态密度低的氧化物绝缘膜利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成Ev_os和Ec_os之间的氮氧化物的态密度低的氧化物绝缘膜,可以形成致密且硬度高的膜。
绝缘膜516使用其氧含量超过化学计量组成的氧化物绝缘膜形成。其氧含量超过化学计量组成的氧化物绝缘膜由于被加热而其一部分的氧脱离。通过TDS分析,其氧含量超过化学计量组成的氧化物绝缘膜换算为氧原子的氧的释放量为1.0×1019atoms/cm3以上,优选为3.0×1020atoms/cm3以上。注意,上述TDS分析时的膜的表面温度优选为100℃以上且700℃以下或100℃以上且500℃以下。
作为绝缘膜516可以使用厚度为30nm以上且500nm以下,优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外,优选使绝缘膜516中的缺陷量较少,典型的是,通过ESR测量的起因于硅的悬空键的g=2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3,更优选为1×1018spins/cm3以下。由于绝缘膜516与绝缘膜514相比离氧化物半导体膜508更远,所以绝缘膜516的缺陷密度也可以高于绝缘膜514。
另外,因为绝缘膜514、516可以使用相同种类的材料形成,所以有时无法明确地确认到绝缘膜514与绝缘膜516的界面。因此,在本实施方式中,以虚线图示出绝缘膜514与绝缘膜516的界面。注意,在本实施方式中,虽然说明绝缘膜514与绝缘膜516的两层结构,但是不局限于此,例如,也可以采用绝缘膜514或绝缘膜516的单层结构。
绝缘膜518具有能够阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜518,能够防止氧从氧化物半导体膜508扩散到外部,并且能够防止绝缘膜514、516所包含的氧扩散到外部,还能够防止氢、水等从外部侵入氧化物半导体膜508中。作为绝缘膜518,例如可以使用氮化物绝缘膜。作为该氮化物绝缘膜,有氮化硅、氮氧化硅、氮化铝、氮氧化铝等。尤其是,当作为绝缘膜518使用氮氧化硅或氮化硅膜时,可以抑制氧向外部扩散,所以是优选的。
另外,作为绝缘膜518也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜,有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。另外,作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜,尤其优选使用氧化铝、氧化铪或氧化钇。
虽然上述所记载的导电膜、绝缘膜及氧化物半导体膜等各种膜可以通过溅射法或PECVD法形成,但是也可以利用例如热CVD(Chemical Vapor Deposition:有机金属化学气相沉积)法或ALD(Atomic Layer Deposition:原子层沉积)法形成。作为热CVD法的例子,可以举出MOCVD(Metal Organic Chemical Vapor Deposition:有机金属化学气相沉积)法。
由于热CVD法是不使用等离子体的成膜方法,因此具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜:将源气体及氧化剂同时供应到腔室内,将腔室内的压力设定为大气压或减压,使其在衬底附近或在衬底上发生反应而沉积在衬底上。
另外,也可以以如下方法进行利用ALD法的成膜:将腔室内的压力设定为大气压或减压,将用于反应的源气体依次引入腔室,并且按该顺序反复地引入气体。例如,通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到腔室内,为了防止多种源气体混合,在引入第一源气体的同时或之后引入惰性气体(氩或氮等)等,然后引入第二源气体。注意,当同时引入第一源气体及惰性气体时,惰性气体被用作载流子气体,另外,可以在引入第二源气体的同时引入惰性气体。另外,也可以不引入惰性气体而通过真空抽气将第一源气体排出,然后引入第二源气体。第一源气体附着到衬底表面形成第一层,之后引入的第二源气体与该第一层起反应,由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止,可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节,因此,ALD法可以准确地调节厚度而适用于制造微型FET。
通过MOCVD法等热CVD法可以形成上述实施方式所述的导电膜、绝缘膜、氧化物半导体膜及金属氧化膜等各种膜,例如,当形成In-Ga-ZnO膜时,使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。另外,二甲基锌的化学式为Zn(CH3)2。另外,不局限于上述组合,也可以使用三乙基镓(化学式为Ga(C2H5)3)代替三甲基镓,并使用二乙基锌(化学式为Zn(C2H5)2)代替二甲基锌。
例如,在使用利用ALD法的成膜装置形成氧化铪膜时,使用如下两种气体:通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体;以及用作氧化剂的臭氧(O3)。此外,四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外,作为其他材料液有四(乙基甲基酰胺)铪等。
例如,在使用利用ALD法的成膜装置形成氧化铝膜时,使用如下两种气体:通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA)等)气化而得到的源气体;以及用作氧化剂的H2O。此外,三甲基铝的化学式为Al(CH3)3。另外,作为其他材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如,在使用利用ALD法的成膜装置形成氧化硅膜时,使六氯乙硅烷附着在被成膜面上,去除附着物所包含的氯,供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
例如,在使用利用ALD法的成膜装置形成钨膜时,依次反复引入WF6气体和B2H6气体形成初始钨膜,然后依次反复引入WF6气体和H2气体形成钨膜。注意,也可以使用SiH4气体代替B2H6气体。
例如,在使用利用ALD法的成膜装置形成氧化物半导体膜如In-Ga-ZnO膜时,依次反复引入In(CH3)3气体和O3气体形成In-O层,然后依次反复引入Ga(CH3)3气体和O3气体形成GaO层,之后依次反复引入Zn(CH3)2气体和O3气体形成ZnO层。注意,这些层的顺序不局限于上述例子。此外,也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。另外,也可以使用In(C2H5)3气体代替In(CH3)3气体。也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。也可以使用Zn(CH3)2气体。
<半导体装置的结构实例2>
接着,参照图16A及图16B说明与图14B及图14C所示的晶体管500不同的结构实例。另外,当表示具有与上面所说明的功能相同的功能的部分时有时使用相同的阴影线,而不特别附加附图标记。
图16A是作为本发明的一个方式的半导体装置的晶体管570的俯视图,图16B相当于沿着图16A所示的点划线X3-X4的切断面以及沿着图16A所示的点划线Y3-Y4的切断面的截面图。
晶体管570包括:衬底502上的用作第一栅电极的导电膜504;衬底502及导电膜504上的绝缘膜506;绝缘膜506上的绝缘膜507;绝缘膜507上的氧化物半导体膜508;氧化物半导体膜508上的绝缘膜514;绝缘膜514上的绝缘膜516;与氧化物半导体膜508电连接的用作源电极的导电膜512a;与氧化物半导体膜508电连接的用作漏电极的导电膜512b;氧化物半导体膜508上的绝缘膜514;绝缘膜514上的绝缘膜516;绝缘膜516上的绝缘膜518;绝缘膜518上的导电膜520a;以及绝缘膜518上的导电膜520b。绝缘膜514、516、518具有晶体管570的第二栅极绝缘膜的功能。另外,导电膜520a通过设置在绝缘膜514、516、518中的开口部542c与导电膜512b电连接。在晶体管570中,导电膜520a例如具有用于显示装置的像素电极的功能。在晶体管570中,导电膜520b用作第二栅电极(也称为背栅电极)。
如图16B所示,导电膜520b在设置于绝缘膜506、绝缘膜507、绝缘膜514、绝缘膜516、绝缘膜518中的开口部542a、542b中连接于用作第一栅电极的导电膜504。因此,对导电膜520b和导电膜504施加相同的电位。
另外,在本实施方式中例示出设置开口部542a、542b使导电膜520b与导电膜504连接的结构,但是不局限于此。例如,也可以采用仅形成开口部542a和开口部542b中的任一个而使导电膜520b与导电膜504连接的结构,或者,不设置开口部542a和开口部542b而不使导电膜520b与导电膜504连接的结构。当采用不使导电膜520b与导电膜504连接的结构时,可以对导电膜520b和导电膜504分别施加不同的电位。
如图16B所示,氧化物半导体膜508位于与用作栅电极的导电膜504及用作第二栅电极的导电膜520b相对的位置,夹在两个用作栅电极的导电膜之间。用作第二栅电极的导电膜520b的沟道长度方向的长度及沟道宽度方向的长度都大于氧化物半导体膜508的沟道长度方向的长度及沟道宽度方向的长度,导电膜520b隔着绝缘膜514、516、518覆盖整个氧化物半导体膜508。此外,由于用作第二栅电极的导电膜520b与用作栅电极的导电膜504在设置于绝缘膜506、绝缘膜507、绝缘膜514、绝缘膜516、绝缘膜518中的开口部542a、542b中连接,所以氧化物半导体膜508的沟道宽度方向的侧面隔着绝缘膜514、绝缘膜516、绝缘膜518与用作第二栅电极的导电膜520b相对。
换言之,在晶体管570的沟道宽度方向上,用作栅电极的导电膜504和用作第二栅电极的导电膜520b在设置于用作栅极绝缘膜的绝缘膜506、507及用作第二栅极绝缘膜的绝缘膜514、516、518中的开口部中连接,同时导电膜504及导电膜520b隔着用作栅极绝缘膜的绝缘膜506、507及用作第二栅极绝缘膜的绝缘膜514、516、518围绕氧化物半导体膜508。
通过采用上述结构,利用用作栅电极的导电膜504及用作第二栅电极的导电膜520b的电场电围绕晶体管570所包括的氧化物半导体膜508。如晶体管570所示,可以将利用栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(s-channel:围绕沟道)结构。
因为晶体管570具有s-channel结构,所以可以使用用作栅电极的导电膜504对氧化物半导体膜508有效地施加用来引起沟道的电场。由此,晶体管570的电流驱动能力得到提高,从而可以得到高的通态电流特性。此外,由于可以增加通态电流,所以可以使晶体管570微型化。另外,由于晶体管570具有被用作栅电极的导电膜504及用作第二栅电极的导电膜520b围绕的结构,所以可以提高晶体管570的机械强度。
注意,晶体管570的其他结构与上述晶体管500是同样的,并且发挥同样的效果。
此外,本实施方式的晶体管可以自由地组合上述各结构。例如,可以将图14A及图14B所示的晶体管500用于显示装置的像素的晶体管,而将图16A及图16B所示的晶体管570用于显示装置的栅极驱动器的晶体管。
<半导体装置的制造方法1>
接着,下面参照图10A至图14A详细地说明本发明的一个方式的半导体装置的晶体管500的制造方法。图10A至图14A是说明半导体装置的制造方法的截面图。
首先,在衬底502上形成导电膜,通过光刻工序及蚀刻工序对该导电膜进行加工,来形成用作栅电极的导电膜504。接着,在导电膜504上形成用作栅极绝缘膜的绝缘膜506、507(参照图10A)。
在本实施方式中,作为衬底502使用玻璃衬底。作为用作栅电极的导电膜504,通过溅射法形成厚度为100nm的钨膜。另外,作为绝缘膜506通过PECVD法形成厚度为400nm的氮化硅膜,作为绝缘膜507通过PECVD法形成厚度为50nm的氧氮化硅膜。
作为绝缘膜506,可以采用氮化硅膜的叠层结构。具体而言,作为绝缘膜506,可以采用第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构的一个例子为通过如下步骤可以形成的。
在如下条件下可以形成厚度为50nm的第一氮化硅膜:例如,作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体,向PECVD装置的反应室内供应该源气体,将反应室内的压力控制为100Pa,使用27.12MHz的高频电源供应2000W的功率。
在如下条件下可以形成厚度为300nm的第二氮化硅膜:作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体,向PECVD装置的反应室内供应该源气体,将反应室内的压力控制为100Pa,使用27.12MHz的高频电源供应2000W的功率。
在如下条件下可以形成厚度为50nm的第三氮化硅膜:作为源气体使用流量为200sccm的硅烷以及流量为5000sccm的氮,向PECVD装置的反应室内供应该源气体,将反应室内的压力控制为100Pa,使用27.12MHz的高频电源供应2000W的功率。
另外,可以将形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜时的衬底温度设定为350℃以下。
例如,在作为导电膜504使用包含铜(Cu)的导电膜的情况下,通过作为绝缘膜506采用氮化硅膜的三层结构,发挥如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜504扩散。第二氮化硅膜具有释放氢的功能,可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢的释放量少且可以抑制从第二氮化硅膜释放的氢的扩散。
作为绝缘膜507,为了提高绝缘膜507与后面形成的氧化物半导体膜508(更具体而言为第一氧化物半导体膜508a)的界面特性,优选使用包含氧的绝缘膜形成。
接着,在绝缘膜507上以第一温度形成氧化物半导体膜509。另外,作为氧化物半导体膜509,形成第一氧化物半导体膜509a,然后形成第二氧化物半导体膜509b(参照图10B)。
形成氧化物半导体膜509的第一温度为室温以上且低于340℃,优选为室温以上且300℃以下,更优选为100℃以上且250℃以下,进一步优选为100℃以上且200℃以下。通过进行加热来形成氧化物半导体膜509,可以提高氧化物半导体膜509的结晶性。另一方面,当作为衬底502使用大型玻璃衬底(例如,第6代至第10代)时,在第一温度为150℃以上且低于340℃的情况下,衬底502有时会变形。因此,在使用大型玻璃衬底时,通过将第一温度设定为100℃以上且低于150℃,可以抑制玻璃衬底的变形。
第一氧化物半导体膜509a和第二氧化物半导体膜509b的成膜时的衬底温度既可以相同又可以不同。但是,通过使第一氧化物半导体膜509a和第二氧化物半导体膜509b的衬底温度相同,可以降低制造成本,所以是优选的。
在本实施方式中,使用原子个数比为In:Ga:Zn=4:2:4.1的In-Ga-Zn金属氧化物靶材通过溅射法形成第一氧化物半导体膜509a,然后在真空中使用原子个数比为In:Ga:Zn=1:1:1.2的In-Ga-Zn金属氧化物靶材通过溅射法连续形成第二氧化物半导体膜509b。另外,将形成第一氧化物半导体膜509a及第二氧化物半导体膜509b时的衬底温度设定为170℃。
另外,在通过溅射法形成氧化物半导体膜509的情况下,作为溅射气体,适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。此外,当采用混合气体时,优选增高相对于稀有气体的氧气体比例。另外,需要进行溅射气体的高纯度化。例如,作为溅射气体的氧气体或氩气体,使用露点为-40℃以下,优选为-80℃以下,更优选为-100℃以下,进一步优选为-120℃以下的高纯度气体,由此能够尽可能地防止水分等混入氧化物半导体膜509。
另外,在通过溅射法形成氧化物半导体膜509的情况下,在溅射装置的处理室中,优选使用低温泵等吸附式真空抽气泵进行高真空抽气(抽空到5×10-7Pa以上且1×10-4Pa以下)以尽可能地去除对氧化物半导体膜509来说是杂质的水等。或者,优选组合涡轮分子泵和冷阱来防止气体,尤其是包含碳或氢的气体从抽气系统倒流到处理室内。
接着,对氧化物半导体膜509进行加工来形成岛状的氧化物半导体膜508。注意,第一氧化物半导体膜509a成为岛状的第一氧化物半导体膜508a,第二氧化物半导体膜509b成为岛状的第二氧化物半导体膜508b(参照图10C)。
接着,以不进行比上述第一温度高的温度的工序的方式,在绝缘膜507及氧化物半导体膜508上通过溅射法形成将成为源电极及漏电极的导电膜512(参照图11A)。
在本实施方式中,作为导电膜512,通过溅射法形成依次层叠厚度为50nm的钨膜和厚度为400nm的铝膜的叠层膜。虽然在本实施方式中导电膜512为两层的叠层结构,但是不局限于此。例如,导电膜512也可以为依次层叠厚度为50nm的钨膜、厚度为400nm的铝膜和厚度为100nm的钛膜的三层结构。
接着,在导电膜512上的所希望的区域形成掩模536a、536b(参照图11B)。
在本实施方式中,通过在导电膜512上涂敷感光性树脂膜并以光刻工序对该感光性树脂膜进行图案化来形成掩模536a、536b。
接着,使用蚀刻剂538从导电膜512及掩模536a、536b上对导电膜512进行加工,由此形成彼此分开的导电膜512a、512b(参照图11C)。
在本实施方式中,使用干蚀刻装置对导电膜512进行加工。但是,导电膜512的加工方法并不局限于此,例如,可以将化学溶液用于蚀刻剂538并使用湿蚀刻装置,对导电膜512及第二氧化物半导体膜508b进行加工。注意,与使用湿蚀刻装置对导电膜512进行加工的情况相比,使用干蚀刻装置对导电膜512进行加工可以形成更微细的图案。但另一方面,与使用干蚀刻装置对导电膜512进行加工的情况相比,使用湿蚀刻装置对导电膜512进行加工可以降低制造成本。
接着,使用蚀刻剂539从第二氧化物半导体膜508b、导电膜512a、512b及掩模536a、536b上对第二氧化物半导体膜508b的表面进行洗涤(参照图12A)。
作为上述洗涤方法,例如,可以举出使用磷酸等化学溶液的洗涤。通过使用磷酸等化学溶液进行洗涤,可以去除附着于第二氧化物半导体膜508b表面的杂质(例如,包含在导电膜512a、512b中的元素等)。注意,不一定必须进行该洗涤。根据情况可以不进行该洗涤。
另外,在形成导电膜512a、512b时和/或在上述洗涤工序中,第二氧化物半导体膜508b的从导电膜512a、512b露出的区域有时会变得比第一氧化物半导体膜508a薄。
此外,在形成导电膜512a、512b时和/或在上述洗涤工序中,第二氧化物半导体膜508b的从导电膜512a、512b露出的区域也有时不会变薄。图15A及图15B示出此时的一个例子。图15A及图15B是示出半导体装置的一个例子的截面图。图15A是图14B所示的晶体管500的第二氧化物半导体膜508b不会变薄的情况的一个例子。另外,如图15B所示,也可以预先将第二氧化物半导体膜508b形成得比第一氧化物半导体膜508a薄,并使从导电膜512a、512b露出的区域的厚度与图14B所示的晶体管500相等。另外,如图15C所示,也可以预先将第二氧化物半导体膜508b形成得比第一氧化物半导体膜508a薄,并且在第二氧化物半导体膜508b及绝缘膜507上形成绝缘膜519。此时,在绝缘膜519中形成使第二氧化物半导体膜508b与导电膜512a及导电膜512b接触的开口。绝缘膜519可以利用与绝缘膜514相同的材料及相同的形成方法形成。
接着,通过去除掩模536a、536b,形成第二氧化物半导体膜508b上的用作源电极的导电膜512a以及第二氧化物半导体膜508上的用作漏电极的导电膜512b。另外,氧化物半导体膜508具有第一氧化物半导体膜508a与第二氧化物半导体膜508b的叠层结构(参照图12B)。
接着,在氧化物半导体膜508及导电膜512a、512b上形成用作第一保护绝缘膜的绝缘膜514以及用作第二保护绝缘膜的绝缘膜516,然后形成第一阻挡膜531(参照图12C)。
另外,优选的是,在形成绝缘膜514之后,在不暴露于大气的状态下连续地形成绝缘膜516。在形成绝缘膜514之后,在不暴露于大气的状态下,调节源气体的流量、压力、高频功率和衬底温度中的一个以上连续地形成绝缘膜516,由此可以在减少绝缘膜514与绝缘膜516之间的界面的来源于大气成分的杂质浓度的同时使包含于绝缘膜514及516中的氧移动到氧化物半导体膜508中,而可以减少氧化物半导体膜508的氧缺陷量。
例如,作为绝缘膜514,通过PECVD法可以形成氧氮化硅膜。此时,作为源气体,优选使用含有硅的沉积气体及氧化性气体。包含硅的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体,有一氧化二氮、二氧化氮等。另外,可以在如下条件下利用PECVD法形成包含氮且缺陷量少的绝缘膜514:氧化性气体的流量为上述沉积气体的流量的大于20倍且小于100倍,优选为40倍以上且80倍以下;并且处理室内的压力为低于100Pa,优选为50Pa以下。
在本实施方式中,作为绝缘膜514,在如下条件下利用PECVD法形成氧氮化硅膜:保持衬底502的温度为220℃;作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮;处理室内的压力为20Pa;并且供应到平行平板电极的高频功率为13.56MHz、100W(功率密度为1.6×10-2W/cm2)。
作为绝缘膜516,在如下条件下形成氧化硅膜或氧氮化硅膜:将安装在PECVD装置中的进行了真空抽气的处理室内的衬底的温度保持为180℃以上且350℃以下,将源气体导入处理室中并将处理室内的压力设定为100Pa以上且250Pa以下,优选设定为100Pa以上且200Pa以下,并对设置在处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下,更优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
在绝缘膜516的成膜条件中,在具有上述压力的反应室中供应具有上述功率密度的高频功率,由此在等离子体中源气体的分解效率得到提高,氧自由基增加,且促进源气体的氧化,使得绝缘膜516中的含氧量超过化学计量组成。另一方面,在上述衬底温度下形成的膜中,由于硅与氧的键合力较弱,因此,因后面工序的加热处理而使膜中的氧的一部分脱离。其结果是,可以形成其氧含量超过化学计量组成且因加热而氧的一部分脱离的氧化物绝缘膜。
在绝缘膜516的形成工序中,绝缘膜514被用作氧化物半导体膜508的保护膜。因此,可以在减少对氧化物半导体膜508造成的损伤的同时使用功率密度高的高频功率形成绝缘膜516。
另外,在绝缘膜516的成膜条件中,通过增加相对于氧化性气体的包含硅的沉积气体的流量,可以减少绝缘膜516中的缺陷量。典型的是,能够形成缺陷量较少的氧化物绝缘膜,其中通过ESR测量的起因于硅的悬空键的g=2.001处呈现的信号的自旋密度低于6×1017spins/cm3,优选为3×1017spins/cm3以下,更优选为1.5×1017spins/cm3以下。由此能够提高晶体管的可靠性。
另外,也可以在形成绝缘膜514、516之后(换言之,在形成绝缘膜516后且形成第一阻挡膜531前)进行加热处理。通过该加热处理,可以减少包含在绝缘膜514、516中的氮氧化物。另外,通过该加热处理,可以将包含在绝缘膜514、516中的氧的一部分移动到氧化物半导体膜508中以减少氧化物半导体膜508中的氧缺陷量。
将对绝缘膜514、516进行的加热处理的温度典型地设定为低于400℃,优选为低于375℃,更优选为340℃以上且低于360℃,进一步优选为150℃以上且低于350℃。加热处理在氮、氧、超干燥空气(含水量为20ppm以下,优选为1ppm以下,更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行即可。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。该加热处理可以使用电炉、RTA装置等来进行。
第一阻挡膜531包含氧及金属(选自铟、锌、钛、铝、钨、钽、钼、铪及钇中的至少一个)。当作为第一阻挡膜531使用铟锡氧化物(也称为ITO(Indium Tin Oxide))、铟锡硅氧化物(下面也称为ITSO)或氧化铟时,对于凹凸的覆盖性良好,所以是优选的。
另外,可以通过溅射法形成第一阻挡膜531。当第一阻挡膜531很薄时,有时难以抑制有可能从绝缘膜516释放到外部的氧。另一方面,当第一阻挡膜531很厚时,有时不能适当地对绝缘膜516中添加氧。因此,第一阻挡膜531的厚度优选为1nm以上且20nm以下,更优选为2nm以上且10nm以下。在本实施方式中,作为第一阻挡膜531形成厚度为5nm的ITSO。
接着,隔着第一阻挡膜531对用作第二保护绝缘膜的绝缘膜516添加氧540。注意,在附图中,将被添加到绝缘膜516中的氧示意性地表示为氧540a(参照图13A)。另外,氧540有时被添加到绝缘膜514。
作为隔着第一阻挡膜531对绝缘膜516添加氧540的方法,有离子掺杂法、离子注入法、等离子体处理法等。另外,作为氧540,可以举出过剩氧或氧自由基等。另外,在添加氧540时,通过对衬底一侧施加偏压可以有效地将氧540添加到绝缘膜516。作为上述偏压,例如,将电力密度设定为1W/cm2以上且5W/cm2以下即可。通过在绝缘膜516上设置第一阻挡膜531而添加氧,第一阻挡膜531可以被用作抑制氧从绝缘膜516脱离的保护膜。因此,可以对绝缘膜516添加更多的氧。
接着,利用蚀刻剂542去除第一阻挡膜531或第一阻挡膜531的一部分以及用作第二保护绝缘膜的绝缘膜516的一部分(参照图13B)。
作为去除第一阻挡膜531及用作第二保护绝缘膜的绝缘膜516的一部分的方法,可以举出干蚀刻法、湿蚀刻法或组合干蚀刻法及湿蚀刻法的方法等。注意,当采用干蚀刻法时,蚀刻剂542为蚀刻气体,当采用湿蚀刻法时,蚀刻剂542为化学溶液。在本实施方式中,通过湿蚀刻法去除第一阻挡膜531。作为第一阻挡膜531的去除方法,采用湿蚀刻法可以抑制制造成本,所以是优选的。
接着,在绝缘膜516上形成用作第二阻挡膜的绝缘膜518(参照图14A)。
当通过PECVD法形成绝缘膜518时,衬底温度低于400℃,优选低于375℃,更优选为340℃以上且360℃以下。通过将形成绝缘膜518时的衬底温度设定为上述范围,可以将上述过剩氧或上述氧自由基扩散到氧化物半导体膜508。通过将形成绝缘膜518时的衬底温度设定为上述范围,可以形成致密的膜,所以是优选的。
例如,当作为绝缘膜518利用PECVD法形成氮化硅膜时,作为源气体优选使用包含硅的沉积气体、氮及氨。通过使用与氮相比少量的氨,在等离子体中氨离解而产生活性种。该活性种切断包含在包含硅的沉积气体中的硅与氢的键合及氮的三键。其结果是,可以促进硅与氮的键合,而可以形成硅与氢的键合较少、缺陷较少且致密的氮化硅膜。另一方面,在相对于氮的氨量多时,包含硅的沉积气体及氮的分解不进展,硅与氢的键合残留,导致形成缺陷较多且不致密的氮化硅膜。由此,在源气体中,将相对于氨的氮的流量比设定为5倍以上且50倍以下,优选设定为10倍以上且50倍以下。
在本实施方式中,作为绝缘膜518,通过利用PECVD装置并作为源气体使用硅烷、氮及氨来形成厚度为50nm的氮化硅膜。硅烷的流量为50sccm,氮的流量为5000sccm,氨的流量为100sccm。将处理室的压力设定为100Pa,将衬底温度设定为350℃,使用27.12MHz的高频电源对平行平板电极供应1000W的高频功率。PECVD装置是电极面积为6000cm2的平行平板型PECVD装置,当将所供应的电功率换算为每单位面积的功率(功率密度)时,为1.7×10-1W/cm2
另外,也可以在形成用作第二阻挡膜的绝缘膜518后进行加热处理。此外,通过进行形成绝缘膜518后的加热处理,可以使绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中,由此填补氧化物半导体膜508中的氧缺陷。或者,通过加热而形成绝缘膜518,可以使绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中,由此填补氧化物半导体膜508中的氧缺陷。
通过上述工序可以形成图14B所示的晶体管500。
<半导体装置的制造方法2>
下面,对与图10A至图14A所示的晶体管500的制造方法不同的制造方法进行说明。
首先,与<半导体装置的制造方法1>同样地,进行图10A至图12C所示的工序。然后,不进行图13A、图13B、图14A所示的工序。也就是说,图12C所示的结构具有与图14B及图14C所示的晶体管500同样的功能。
此时,作为第一阻挡膜531使用金属氧化膜,作为该金属氧化膜,优选形成氧化铝、氧化铪或氧化钇。
另外,当作为第一阻挡膜531通过溅射法形成氧化铝、氧化铪或氧化钇时,溅射气体优选至少包含氧。在形成第一阻挡膜531时,通过作为溅射气体使用氧,该氧在等离子体中成为氧自由基,并且有时该氧和该氧自由基中的任一个或两个会被添加到绝缘膜516中。因此,也可以不进行图13A所示的添加氧540的工序。换言之,在形成第一阻挡膜531时,能够同时进行氧添加处理及第一阻挡膜531的形成。另外,在形成第一阻挡膜531时(尤其是形成初期),第一阻挡膜531具有添加氧的功能,而在形成第一阻挡膜531后,第一阻挡膜531具有阻挡氧的功能。
另外,作为第一阻挡膜531,例如在通过溅射法形成氧化铝时,有时在绝缘膜516与第一阻挡膜531的界面附近形成混合层。当绝缘膜516为氧氮化硅膜时,作为该混合层有可能形成AlxSiyOz
另外,当作为第一阻挡膜531使用氧化铝、氧化铪或氧化钇时,氧化铝、氧化铪及氧化钇具有高绝缘性及高氧阻挡性。因此,无须进行图13B所示的去除第一阻挡膜531的工序以及图14A所示的形成绝缘膜518的工序。因此,第一阻挡膜531具有与绝缘膜518同样的功能。
另外,通过以成膜时的衬底温度低于400℃,优选低于375℃,进一步优选为340℃以上且360℃以下进行加热来形成第一阻挡膜531,可以使添加在绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中。或者,当在形成第一阻挡膜531后进行低于400℃,优选低于375℃,进一步优选为340℃以上且360℃以下的加热处理时,可以使添加在绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中。
如此,通过作为第一阻挡膜531使用氧化铝、氧化铪或氧化钇,能够缩短半导体装置的制造工序,从而可以抑制制造成本。
<半导体装置的制造方法3>
接着,参照图17A至图17C对本发明的一个方式的晶体管570的制造方法进行详细说明。图17A至图17C是说明半导体装置的制造方法的截面图。
首先,进行与上面所示的晶体管500的制造方法同样的工序(直到图10A至图14A所示的工序为止的工序)。
接着,通过光刻工序在绝缘膜518上形成掩模,在绝缘膜514、516、518的所希望的区域中形成开口部542c。此外,通过光刻工序在绝缘膜518上形成掩模,在绝缘膜506、507、514、516、518的所希望的区域中形成开口部542a、542b。开口部542c以到达导电膜512b的方式形成。此外,开口部542a、542b以都到达导电膜504的方式形成(参照图17A)。
另外,开口部542a、542b及开口部542c既可以以相同工序形成又可以以不同工序形成。当在相同的工序中形成开口部542a、542b及开口部542c时,例如可以使用灰色调掩模或半色调掩模形成。另外,也可以分为多次形成开口部542a、542b。例如,也可以加工绝缘膜506、507,然后加工绝缘膜514、516、518。
接着,以覆盖开口部542a、542b、542c的方式在绝缘膜518上形成导电膜520(参照图17B)。
作为导电膜520,例如可以使用包含选自铟(In)、锌(Zn)和锡(Sn)中的一种的材料。导电膜520尤其可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、铟锡硅氧化物(ITSO)等透光导电材料。此外,例如可以使用溅射法形成导电膜520。在本实施方式中,通过溅射法形成厚度为110nm的ITSO。
接着,通过光刻工序在导电膜520上形成掩模,将导电膜520加工为所希望的形状,来形成导电膜520a、520b(参照图17C)。
作为导电膜520a、520b的形成方法,可以举出干蚀刻法、湿蚀刻法或组合干蚀刻法和湿蚀刻法的方法等。在本实施方式中,使用湿蚀刻法将导电膜520加工为导电膜520a、520b。
通过上述步骤,可以制造图16A及图16B所示的晶体管570。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式3
在本实施方式中,详细地说明本发明的一个方式的半导体装置所包括的氧化物半导体的结构。
<氧化物半导体的结构>
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)、多晶氧化物半导体、nc-OS(nanocrystalline Oxide Semiconductor:纳米晶氧化物半导体)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半导体等。
从其他观点看来,氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
作为非晶结构的定义,一般而言,已知:它处于亚稳态并没有被固定化,具有各向同性而不具有不均匀结构等。也可以换句话说,非晶结构的键角不固定,具有短程有序性而不具有长程有序性。
从相反的观点来看,不能将实质上稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外,不能将不具有各向同性(例如,在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。注意,a-like OS在微小区域中具有周期结构,但是同时具有空洞(也称为void),并具有不稳定结构。因此,a-like OS在物性上近乎于非晶氧化物半导体。
<CAAC-OS>
首先,对CAAC-OS进行说明。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM:Transmission Electron Microscope)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中,观察到多个颗粒。然而,在高分辨率TEM图像中,观察不到颗粒与颗粒之间的明确的边界,即晶界(grain boundary)。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。
下面,对利用TEM观察的CAAC-OS进行说明。图19A示出从大致平行于样品面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(SphericalAberration Corrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等得到Cs校正高分辨率TEM图像。
图19B示出将图19A中的区域(1)放大的Cs校正高分辨率TEM图像。由图19B可以确认到在颗粒中金属原子排列为层状。各金属原子层具有反映了形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS的顶面的凸凹的配置并以平行于CAAC-OS的被形成面或顶面的方式排列。
如图19B所示,CAAC-OS具有特有的原子排列。图19C是以辅助线示出特有的原子排列的图。由图19B和图19C可知,一个颗粒的尺寸为1nm以上或者3nm以上,由颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此,也可以将颗粒称为纳米晶(nc:nanocrystal)。注意,也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals:c轴取向纳米晶)的氧化物半导体。
在此,根据Cs校正高分辨率TEM图像,将衬底5120上的CAAC-OS的颗粒5100的配置示意性地表示为推积砖块或块体的结构(参照图19D)。在图19C中观察到的在颗粒与颗粒之间产生倾斜的部分相当于图19D所示的区域5161。
此外,图20A示出从大致垂直于样品面的方向观察所得到的CAAC-OS的平面的Cs校正高分辨率TEM图像。图20B、图20C和图20D分别示出将图20A中的区域(1)、区域(2)和区域(3)放大的Cs校正高分辨率TEM图像。由图20B、图20C和图20D可知在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是,在不同的颗粒之间金属原子的排列没有规律性。
接着,说明使用X射线衍射(XRD:X-Ray Diffraction)进行分析的CAAC-OS。例如,当利用out-of-plane法分析包含InGaZnO4结晶的CAAC-OS的结构时,如图21A所示,在衍射角(2θ)为31°附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可知CAAC-OS中的结晶具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。
注意,当利用out-of-plane法分析CAAC-OS的结构时,除了2θ为31°附近的峰值以外,有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是,在利用out-of-plane法分析的CAAC-OS的结构中,在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面,当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时,在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中,即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描),也如图21B所示的那样观察不到明确的峰值。相比之下,在InGaZnO4的单晶氧化物半导体中,在将2θ固定为56°附近来进行φ扫描时,如图21C所示的那样观察到来源于相等于(110)面的结晶面的六个峰值。因此,由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着,说明利用电子衍射进行分析的CAAC-OS。例如,当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时,可能会获得图22A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此,由电子衍射也可知CAAC-OS所包含的颗粒具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面,图22B示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。由图22B观察到环状的衍射图案。因此,由电子衍射也可知CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图22B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外,可以认为图22B中的第二环起因于(110)面等。
如上所述,CAAC-OS是结晶性高的氧化物半导体。因为氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低,所以从相反的观点来看,可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。
另外,杂质是指氧化物半导体的主要成分以外的元素,诸如氢、碳、硅和过渡金属元素等。例如,与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧,由此打乱氧化物半导体的原子排列,导致结晶性下降。另外,由于铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大,所以会打乱氧化物半导体的原子排列,导致结晶性下降。
当氧化物半导体包含杂质或缺陷时,其特性有时因光或热等会发生变动。例如,包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外,氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧缺陷少的CAAC-OS是载流子密度低的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即,可以说CAAC-OS是具有稳定特性的氧化物半导体。
<nc-OS>
接着说明nc-OS。
在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm以上且10nm以下或1nm以上。注意,有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体。例如,在nc-OS的高分辨率TEM图像中,有时无法明确地观察到晶界。注意,纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此,下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外,nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。例如,当利用使用其束径比颗粒大的X射线的out-of-plane法对nc-OS进行结构分析时,检测不到表示结晶面的峰值。在使用其束径比颗粒大(例如,50nm以上)的电子束对nc-OS进行电子衍射时,观察到类似光晕图案的衍射图案。另一方面,在使用其束径近于颗粒或者比颗粒小的电子束对nc-OS进行纳米束电子衍射时,观察到斑点。另外,在nc-OS的纳米束电子衍射图案中,有时观察到如圆圈那样的(环状的)亮度高的区域。而且,在nc-OS的纳米束电子衍射图案中,有时还观察到环状的区域内的多个斑点。
如此,由于在颗粒(纳米晶)之间结晶取向都没有规律性,所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals:无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals:无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此,nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是,在nc-OS中的不同的颗粒之间观察不到结晶取向的规律性。所以,nc-OS的缺陷态密度比CAAC-OS高。
<a-like OS>
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外,在高分辨率TEM图像中,有能够明确地观察到结晶部的区域和不能观察到结晶部的区域。
由于a-like OS包含空洞,所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构,下面示出电子照射所导致的结构变化。
作为进行电子照射的样品,准备a-like OS(记载为样品A)、nc-OS(记载为样品B)和CAAC-OS(记载为样品C)。每个样品都是In-Ga-Zn氧化物。
首先,取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知,每个样品都具有结晶部。
注意,如下那样决定将哪个部分作为一个结晶部。例如,已知InGaZnO4结晶的单位晶格具有包括三个In-O层和六个Ga-Zn-O层的九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层的间隔与(009)面的晶格表面间隔(也称为d值)是几乎相等的,由结晶结构分析求出其值为0.29nm。由此,可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分作为InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图23示出调查了各样品的结晶部(22个部分至45个部分)的平均尺寸(Averagecrystal size)的例子。注意,结晶部尺寸对应于上述晶格条纹的长度。由图23可知,在a-like OS中,结晶部根据电子的累积照射量(Cumulative electron dose)逐渐变大。具体而言,如图23中的(1)所示,可知在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在累积照射量为4.2×108e-/nm2时生长到2.6nm左右。另一方面,可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内,结晶部的尺寸都没有变化。具体而言,如图23中的(2)及(3)所示,可知无论电子的累积照射量如何,nc-OS及CAAC-OS的平均结晶部尺寸都分别为1.4nm左右及2.1nm左右。
如此,有时电子照射引起a-like OS中的结晶部的生长。另一方面,可知在nc-OS和CAAC-OS中,几乎没有电子照射所引起的结晶部的生长。也就是说,a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
另外,由于a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具体而言,a-like OS的密度为具有相同组成的单晶氧化物半导体的78.6%以上且小于92.3%。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3%以上且小于100%。注意,难以形成其密度小于单晶氧化物半导体的密度的78%的氧化物半导体。
例如,在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体中,具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此,例如,在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体中,a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。另外,例如,在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体中,nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3
注意,有时不存在相同组成的单晶氧化物半导体。此时,通过以任意比例组合组成不同的单晶氧化物半导体,可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均计算出相当于所希望的组成的单晶氧化物半导体的密度即可。注意,优选尽可能减少所组合的单晶氧化物半导体的种类来计算密度。
如上所述,氧化物半导体具有各种结构及各种特性。注意,氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。
实施方式4
在本实施方式中,使用图24至图26说明包括在前面的实施方式中例示的晶体管的显示装置的一个例子。
图24是示出显示装置的一个例子的俯视图。图24所示的显示装置700包括:设置在第一衬底701上的像素部702;设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706;以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712;以及以与第一衬底701对置的方式设置的第二衬底705。注意,由密封剂712密封第一衬底701及第二衬底705。也就是说,像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意,虽然在图24中未图示,但是在第一衬底701与第二衬底705之间设置有显示元件。
另外,在显示装置700中,在第一衬底701上的不由密封剂712围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的FPC(Flexibleprinted circuit:柔性印刷电路)端子部708。另外,FPC端子部708连接于FPC716,并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外,像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与布线710连接。由FPC716供应的各种信号等是通过布线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708的。
另外,也可以在显示装置700中设置多个栅极驱动电路部706。另外,作为显示装置700,虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子,但是并不局限于该结构。例如,可以只将栅极驱动电路部706形成在第一衬底701上,或者可以只将源极驱动电路部704形成在第一衬底701上。此时,也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如,由单晶半导体膜、多晶半导体膜形成的驱动电路衬底)安装于第一衬底701的结构。另外,对另行形成的驱动电路衬底的连接方法没有特别的限制,而可以采用COG(Chip On Glass:玻璃覆晶封装)方法、引线键合方法等。
另外,显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管,作为该晶体管可以适用实施方式2中说明的晶体管。
另外,显示装置700可以采用各种方式或具有各种显示元件。作为显示元件,例如可以举出液晶元件、包括LED(白色LED、红色LED、绿色LED、蓝色LED等)等的EL(电致发光)元件(包含有机和无机材料的EL元件、有机EL元件或无机EL元件)、晶体管(根据电流而发光的晶体管)、电子发射元件、电泳元件、诸如光栅光阀(GLV)、数字微镜设备(DMD)、数字微快门(DMS)元件、MIRASOL(注册商标)显示器、干涉调制(IMOD)元件、压电陶瓷显示器等的使用微电子机械系统(MEMS)的显示元件、电润湿(electrowetting)元件等。除此之外,还可以包括对比度、亮度、反射率、透射率等因电或磁作用而变化的显示介质。另外,也可以作为显示元件使用量子点。作为使用液晶元件的显示装置的例子,有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用EL元件的显示装置的一个例子,有EL显示器等。作为使用电子发射元件的显示装置的例子,有场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conductionElectron-emitter Display:表面传导电子发射显示器)等。作为使用量子点的显示装置的一个例子,有量子点显示器等。作为使用电子墨水或电泳元件的显示装置的一个例子,有电子纸等。注意,当实现半透射型液晶显示器或反射型液晶显示器时,使像素电极的一部分或全部具有作为反射电极的功能即可。例如,使像素电极的一部分或全部包含铝、银等即可。并且,此时也可以将SRAM等存储电路设置在反射电极下方。由此,可以进一步降低功耗。
作为显示装置700的显示方式,可以采用逐行扫描方式或隔行扫描方式等。另外,作为当进行彩色显示时在像素中控制的颜色要素,不局限于RGB(R表示红色,G表示绿色,B表示蓝色)这三种颜色。例如,可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者,如PenTile排列,也可以由RGB中的两个颜色构成一个颜色要素,并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外,各个颜色要素的点的显示区域的大小可以不同。但是,所公开的发明不局限于彩色显示的显示装置,而也可以应用于黑白显示的显示装置。
另外,为了将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示,也可以使用着色层(也称为滤光片)。作为着色层,例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层,可以与不使用着色层的情况相比进一步提高颜色再现性。此时,也可以通过设置包括着色层的区域和不包括着色层的区域,将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域,在显示明亮的图像时,有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是,在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时,也可以从具有各发光颜色的元件发射R、G、B、Y、白色(W)。通过使用自发光元件,有时与使用着色层的情况相比进一步减少功耗。
在本实施方式中,使用图25及图26说明作为显示元件使用VA(垂直取向)型液晶元件的显示装置的结构。VA型是指控制显示装置的液晶分子的配列的方式的一种。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板表面的方向的常黑型显示装置。在本实施方式所示的显示装置中,将一个像素分成几个区域(子像素)且使液晶分子分别倒向不同方向。这被称为多畴(multi domain)化或多畴设计。
图25是图24所示的点划线Q-R之间的截面图。图25所示的显示装置700包括:引绕布线部711;像素部702;源极驱动电路部704;以及FPC端子部708。另外,引绕布线部711包括布线710。另外,像素部702包括晶体管750及电容元件790。另外,源极驱动电路部704包括晶体管752。
晶体管750及晶体管752可以使用实施方式2中说明的晶体管。
在本实施方式中使用的晶体管包括高度纯化且氧缺陷的形成被抑制的氧化物半导体膜。该晶体管可以降低关闭状态下的电流值(关态电流值)。因此,可以延长图像信号等电信号的保持时间,在开启电源的状态下也可以延长写入间隔。因此,可以降低刷新工作的频度,由此可以发挥抑制功耗的效果。
另外,在本实施方式中使用的晶体管能够得到较高的场效应迁移率,因此能够进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于液晶显示装置,可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说,因为作为驱动电路不需要另行使用由硅片等形成的半导体装置,所以可以缩减半导体装置的构件数。另外,在像素部中也可以通过使用能够进行高速驱动的晶体管提供高品质的图像。
电容元件790采用在一对电极间具有电介质的结构。更详细地说,电容元件790的一个电极使用经与被用作晶体管750的栅电极的导电膜相同的工序而形成的导电膜,而电容元件790的另一个电极使用被用作晶体管750的源电极及漏电极的导电膜。另外,被夹在一对电极之间的电介质使用被用作晶体管750的栅极绝缘膜的绝缘膜。
另外,在图25中,在晶体管750、晶体管752以及电容元件790上设置有绝缘膜764、766、768、以及平坦化绝缘膜770。
绝缘膜764、766、768可以使用与实施方式2中说明的绝缘膜514、516、518相同的材料及制造方法而形成。作为平坦化绝缘膜770,可以使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。也可以通过层叠多个由这些材料形成的绝缘膜,形成平坦化绝缘膜770。另外,也可以采用不设置平坦化绝缘膜770的结构。
布线710与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。布线710也可以使用在与用作晶体管750、752的源电极及漏电极的导电膜不同的工序中形成的导电膜,诸如使用用作栅电极的导电膜。作为布线710,例如,当使用包含铜元素的材料时,起因于布线电阻的信号延迟等较少,而可以实现大屏幕的显示。
另外,FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外,连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外,作为第一衬底701及第二衬底705,例如可以使用玻璃衬底。另外,第一衬底701及第二衬底705可以使用与实施方式2中说明的衬底502相同的材料。
在第二衬底705一侧,设置有用作黑矩阵的遮光膜738、用作滤色片的着色层736、与遮光膜738及着色层736接触的绝缘膜734。
另外,在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状间隔物,用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外,作为结构体778,也可以使用球状间隔物。
另外,如图26所示,也可以将多个着色层736的叠层用作间隔物代替结构体778。例如,图26所示的显示装置700包括红色着色层736R、绿色着色层736G及蓝色着色层736B,在着色层736R上的与遮光膜738重叠的位置设置有着色层736G及着色层736B。通过采用这种结构,可以省略形成结构体778的工序。另外,图26所示的显示装置700不包括绝缘膜734。另外,作为上述间隔物,也可以使用着色层736R、着色层736G和着色层736B中的任两个的叠层。
在本实施方式中示出结构体778设置在第一衬底701一侧的结构,但是不局限于此。例如,也可以采用在第二衬底705一侧设置结构体778的结构或者在第一衬底701和第二衬底705的双方上设置结构体778的结构。
显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。显示装置700可以通过由施加到导电膜772及导电膜774的电压改变液晶层776的取向状态,由此控制光的透过及非透过而显示图像。在导电膜774上设置有突起744。
导电膜772连接到晶体管750所具有的被用作源电极及漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极,即显示元件的一个电极。另外,导电膜772具有反射电极的功能。显示装置700是由导电膜772反射外光并经过着色层736进行显示的所谓反射型彩色液晶显示装置。
另外,作为导电膜772,可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜,例如,优选使用包含选自铟(In)、锌(Zn)、錫(Sn)中的一种的材料。作为对可见光具有反射性的导电膜,例如,优选使用包含铝或银的材料。在本实施方式中,作为导电膜772使用对可见光具有反射性的导电膜。
另外,当使用对可见光具有反射性的导电膜时,导电膜772也可以采用叠层结构。例如,作为下层形成厚度为100nm的铝膜,作为上层形成厚度为30nm的银合金膜(例如为包含银、钯及铜的合金膜)。通过采用上述结构,发挥下述优异效果。
上述优异效果为如下:(1)可以提高基底膜与导电膜772的密接性;(2)可以使用化学溶液对铝膜及银合金膜一起进行蚀刻;(3)可以使导电膜772的截面形状成为良好的形状(例如为锥形形状)。(3)的原因可认为如下缘故:当使用化学溶液进行蚀刻时,铝膜的蚀刻速度比银合金膜慢,或者当在进行上层的银合金膜的蚀刻之后使下层的铝膜露出时,从比银合金膜贱的金属,换句话说,离子化倾向高的铝抽出电子,由此银合金膜的蚀刻被抑制,而下层的铝膜的蚀刻的进行速度快。
另外,作为图25至图27所示的显示装置700例示出反射型彩色液晶显示装置,但是显示装置700的方式不局限于此。例如,也可以采用作为导电膜772利用对可见光具有透光性的导电膜的透射型彩色液晶显示装置。在显示装置700为透射型液晶显示装置的情况下,将电容元件790所包括的一对电极设置在不与导电膜772重叠的位置。另外,设置在从衬底701入射经由液晶元件775及着色层736射出的光的路径的各层优选为对可见光具有透光性的层。
导电膜772包括狭缝725。狭缝725是为了控制液晶分子的取向而设置的。在导电膜772、平坦化绝缘膜770及结构体778上设置有取向膜746,同样地,在导电膜774上设置有取向膜748。
当对形成有狭缝725的导电膜772施加电压时,在狭缝725附近会产生电场应变(倾斜电场)。通过将该狭缝725与衬底705一侧的突起744以互相咬合的方式配置,有效地产生倾斜电场且控制液晶的取向,并根据各个位置使液晶取向的方向不同。就是说,通过在一个像素所包括的各子像素中使液晶分子倒向不同的方向来进行多畴化,由此扩大液晶显示面板的视角。
此外,虽然在图25中未图示,但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如,也可以使用利用偏振衬底及相位差衬底的圆偏振。此外,作为光源,也可以使用背光、侧光等。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式5
在本实施方式中,参照图27至图28说明具有本发明的一个方式的半导体装置的显示模块及电子设备。
图27所示的显示模块8000在上盖8001与下盖8002之间包括连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010、电池8011。
可以将本发明的一个方式的显示装置例如用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006的尺寸适当地改变其形状或尺寸。
触摸面板8004可以是电阻膜式触摸面板或静电容量式触摸面板,并且能够以与显示面板8006重叠的方式被形成。此外,也可以使显示面板8006的对置衬底(密封衬底)具有触摸面板的功能。另外,也可以在显示面板8006的各像素内设置光传感器,以制成光学触摸面板。
背光8007包括光源8008。注意,虽然在图27中例示出在背光8007上配置光源8008的结构,但是不局限于此。例如,可以在背光8007的端部设置光源8008,并使用光扩散板。当使用有机EL元件等自发光型发光元件时,或者当使用反射型面板时,可以采用不设置背光8007的结构。
框架8009除了具有保护显示面板8006的功能以外还具有用来遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外,框架8009也可以具有散热板的功能。
印刷电路板8010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源,既可以使用外部的商业电源,又可以使用另行设置的电池8011的电源。当使用商业电源时,可以省略电池8011。
此外,在显示模块8000中还可以设置偏振片、相位差板、棱镜片等构件。
图28A至图28G是示出电子设备的图。这些电子设备可以包括外壳5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图28A示出移动计算机,该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图28B示出具备记录介质的便携式图像再现装置(例如DVD再现装置),该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图28C示出护目镜型显示器,该护目镜型显示器除了上述以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图28D示出便携式游戏机,该便携式游戏机除了上述以外还可以包括记录介质读取部5011等。图28E示出具有电视接收功能的数码相机,该数码相机除了上述以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图28F示出便携式游戏机,该便携式游戏机除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图28G示出便携式电视接收机,该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。
图28A至图28G所示的电子设备可以具有各种功能。例如,可以具有如下功能:将各种数据(静态图像、动态图像、文字图像等)显示在显示部上;触控面板;显示日历、日期或时刻等;通过利用各种软件(程序)控制处理;进行无线通信;通过利用无线通信功能来连接到各种计算机网络;通过利用无线通信功能,进行各种数据的发送或接收;读出储存在记录介质中的程序或数据来将其显示在显示部上等。再者,在具有多个显示部的电子设备中,可以具有如下功能:一个显示部主要显示图像数据,而另一个显示部主要显示文字数据;或者,在多个显示部上显示考虑到视差的图像来显示立体图像等。再者,在具有图像接收部的电子设备中,可以具有如下功能:拍摄静态图像;拍摄动态图像;对所拍摄的图像进行自动或手动校正;将所拍摄的图像储存在记录介质(外部或内置于相机)中;将所拍摄的图像显示在显示部等。注意,图28A至图28G所示的电子设备可具有的功能不局限于上述功能,而可以具有各种功能。
本实施方式所述的电子设备的特征在于具有用来显示某些信息的显示部。此外,可以将实施方式4所示的显示装置适当地适用于该显示部。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
符号说明
100 像素
101 衬底
103 扫描线
105a 电容布线
105b 电容布线
107 栅极绝缘膜
107a 栅极绝缘膜
107b 栅极绝缘膜
114 绝缘膜
116 绝缘膜
116a 绝缘膜
116b 绝缘膜
116c 绝缘膜
121 信号线
123 电极
125a 电极
125b 电极
135 半导体膜
135a 氧化物半导体膜
135b 氧化物半导体膜
136 晶体管
137 晶体管
139a 像素电极
139b 像素电极
140 电容元件
141 电容元件
142 液晶元件
143 液晶元件
144a 开口
144b 开口
145 电容元件
146 电容元件
148 像素电极
148a 氧化物导电体膜
148b 氧化物导电体膜
149 像素电极
200 像素
203 扫描线
221 信号线
223a 电极
223b 电极
236 晶体管
237 晶体管
300 像素
301 衬底
303 扫描线
305a 电容布线
305b 电容布线
307 栅极绝缘膜
316 绝缘膜
321 信号线
323a 电极
323b 电极
325a 电极
325b 电极
335 半导体膜
336 晶体管
337 晶体管
339a 像素电极
339b 像素电极
340 电容元件
341 电容元件
342 液晶元件
343 液晶元件
344a 开口
344b 开口
345a 电极
345b 电极
346a 开口
346b 开口
500 晶体管
502 衬底
504 导电膜
506 绝缘膜
507 绝缘膜
508 氧化物半导体膜
508a 氧化物半导体膜
508b 氧化物半导体膜
509 氧化物半导体膜
509a 氧化物半导体膜
509b 氧化物半导体膜
512 导电膜
512a 导电膜
512b 导电膜
514 绝缘膜
516 绝缘膜
518 绝缘膜
519 绝缘膜
520 导电膜
520a 导电膜
520b 导电膜
531 阻挡膜
536a 掩模
536b 掩模
538 蚀刻剂
539 蚀刻剂
540 氧
540a 氧
542 蚀刻剂
542a 开口部
542b 开口部
542c 开口部
570 晶体管
700 显示装置
701 衬底
702 像素部
704 源极驱动电路部
705 衬底
706 栅极驱动电路部
708 FPC端子部
710 布线
711 布线部
712 密封剂
716 FPC
725 狭缝
734 绝缘膜
736 着色层
736B 着色层
736G 着色层
736R 着色层
738 遮光膜
744 突起
746 取向膜
748 取向膜
750 晶体管
752 晶体管
760 连接电极
764 绝缘膜
766 绝缘膜
768 绝缘膜
770 平坦化绝缘膜
772 导电膜
774 导电膜
775 液晶元件
776 液晶层
778 结构体
780 各向异性导电膜
790 电容元件
5000 外壳
5001 显示部
5002 显示部
5003 扬声器
5004 LED灯
5005 操作键
5006 连接端子
5007 传感器
5008 麦克风
5009 开关
5010 红外端口
5011 记录介质读取部
5012 支撑部
5013 耳机
5014 天线
5015 快门按钮
5016 图像接收部
5017 充电器
5100 颗粒
5120 衬底
5161 区域
8000 显示模块
8001 上盖
8002 下盖
8003 FPC
8004 触摸面板
8005 FPC
8006 显示面板
8007 背光
8008 光源
8009 框架
8010 印刷电路板
8011 电池

Claims (6)

1.一种显示装置,包括:
信号线;
扫描线;
第一电极;
第二电极;
第三电极;
第一像素电极;
第二像素电极;以及
半导体膜,
其中,所述信号线与所述扫描线交叉,
所述第一电极与所述信号线电连接,
所述第一电极包括与所述扫描线重叠的区域,
所述第二电极与所述第一电极对置,
所述第三电极与所述第一电极对置,
所述第一像素电极与所述第二电极电连接,
所述第二像素电极与所述第三电极电连接,
所述半导体膜与所述第一电极、所述第二电极及所述第三电极接触,
并且,所述半导体膜设置在所述扫描线与所述第一电极至所述第三电极之间。
2.根据权利要求1所述的显示装置,包括:
栅极绝缘膜;
第一晶体管;以及
第二晶体管,
其中所述栅极绝缘膜设置在所述扫描线与所述半导体膜之间,
所述第一晶体管包括所述扫描线、所述栅极绝缘膜、所述半导体膜、所述第一电极及所述第二电极,
并且所述第二晶体管包括所述扫描线、所述栅极绝缘膜、所述半导体膜、所述第一电极及所述第三电极。
3.根据权利要求1所述的显示装置,包括:
第一电容布线;以及
第二电容布线,
其中所述第一电容布线与所述第一像素电极电连接,
所述第二电容布线与所述第二像素电极电连接,
所述信号线包括与所述第一像素电极及所述第二像素电极之间重叠的区域,
并且所述信号线不包括与所述第一电容布线及所述第二电容布线重叠的区域。
4.根据权利要求3所述的显示装置,
其中所述第一电极在顶面形状中设置在所述第二电极与所述第三电极之间。
5.根据权利要求1所述的显示装置,
其中所述半导体膜包括In、M(M为铝、镓、钇或者锡)及Zn。
6.根据权利要求5所述的显示装置,
其中所述半导体膜包括第一半导体膜以及包括与所述第一半导体膜重叠的区域的第二半导体膜,
并且所述第一半导体膜与所述第二半导体膜相比包含更多的相对于M的原子个数比的In的原子个数比多的氧化物。
CN201680009371.3A 2015-02-12 2016-02-03 显示装置 Active CN107209429B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210029672.XA CN114185216A (zh) 2015-02-12 2016-02-03 显示装置
CN202010788172.5A CN111830758B (zh) 2015-02-12 2016-02-03 显示装置
CN202211147382.1A CN115542621A (zh) 2015-02-12 2016-02-03 显示装置
CN202210029583.5A CN114326211A (zh) 2015-02-12 2016-02-03 显示装置
CN202110651156.6A CN113341624A (zh) 2015-02-12 2016-02-03 显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015024963 2015-02-12
JP2015-024963 2015-02-12
PCT/IB2016/050534 WO2016128860A1 (ja) 2015-02-12 2016-02-03 表示装置

Related Child Applications (5)

Application Number Title Priority Date Filing Date
CN202211147382.1A Division CN115542621A (zh) 2015-02-12 2016-02-03 显示装置
CN202110651156.6A Division CN113341624A (zh) 2015-02-12 2016-02-03 显示装置
CN202210029672.XA Division CN114185216A (zh) 2015-02-12 2016-02-03 显示装置
CN202210029583.5A Division CN114326211A (zh) 2015-02-12 2016-02-03 显示装置
CN202010788172.5A Division CN111830758B (zh) 2015-02-12 2016-02-03 显示装置

Publications (2)

Publication Number Publication Date
CN107209429A true CN107209429A (zh) 2017-09-26
CN107209429B CN107209429B (zh) 2022-10-14

Family

ID=56615058

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202110651156.6A Pending CN113341624A (zh) 2015-02-12 2016-02-03 显示装置
CN202210029672.XA Pending CN114185216A (zh) 2015-02-12 2016-02-03 显示装置
CN202010788172.5A Active CN111830758B (zh) 2015-02-12 2016-02-03 显示装置
CN202210029583.5A Pending CN114326211A (zh) 2015-02-12 2016-02-03 显示装置
CN201680009371.3A Active CN107209429B (zh) 2015-02-12 2016-02-03 显示装置
CN202211147382.1A Pending CN115542621A (zh) 2015-02-12 2016-02-03 显示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN202110651156.6A Pending CN113341624A (zh) 2015-02-12 2016-02-03 显示装置
CN202210029672.XA Pending CN114185216A (zh) 2015-02-12 2016-02-03 显示装置
CN202010788172.5A Active CN111830758B (zh) 2015-02-12 2016-02-03 显示装置
CN202210029583.5A Pending CN114326211A (zh) 2015-02-12 2016-02-03 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211147382.1A Pending CN115542621A (zh) 2015-02-12 2016-02-03 显示装置

Country Status (4)

Country Link
US (7) US10539839B2 (zh)
JP (6) JP6749252B2 (zh)
CN (6) CN113341624A (zh)
WO (1) WO2016128860A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110381409A (zh) * 2019-08-13 2019-10-25 京东方科技集团股份有限公司 一种显示器的控制板、其驱动方法及显示器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113341624A (zh) * 2015-02-12 2021-09-03 株式会社半导体能源研究所 显示装置
JP6654997B2 (ja) * 2016-11-10 2020-02-26 株式会社Joled 薄膜トランジスタ基板
WO2018130930A1 (en) 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2018163944A1 (ja) * 2017-03-08 2018-09-13 シャープ株式会社 半導体装置、半導体装置の製造方法、及び、液晶表示装置
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
CN107272293A (zh) * 2017-08-21 2017-10-20 京东方科技集团股份有限公司 一种阵列基板及液晶显示装置
KR102606487B1 (ko) * 2018-02-01 2023-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112435629B (zh) * 2020-11-24 2023-04-18 京东方科技集团股份有限公司 一种显示基板、显示装置
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2606376Y (zh) * 2003-01-08 2004-03-10 广辉电子股份有限公司 像素结构
CN1794067A (zh) * 2004-12-24 2006-06-28 三星电子株式会社 液晶显示器以及用于该液晶显示器的面板
CN101030588A (zh) * 2007-04-24 2007-09-05 友达光电股份有限公司 阵列基板及其制造方法
CN101101913A (zh) * 2006-07-06 2008-01-09 中华映管股份有限公司 薄膜晶体管阵列
CN201069506Y (zh) * 2007-07-30 2008-06-04 上海广电光电子有限公司 液晶显示装置
CN101281311A (zh) * 2007-04-04 2008-10-08 中华映管股份有限公司 像素结构及其驱动方法
CN101384949A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
CN101401030A (zh) * 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN201876642U (zh) * 2010-03-19 2011-06-22 华映视讯(吴江)有限公司 像素结构
CN102156367A (zh) * 2010-08-04 2011-08-17 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
CN102236216A (zh) * 2010-04-21 2011-11-09 三星电子株式会社 液晶显示器
TW201232138A (en) * 2010-12-20 2012-08-01 Semiconductor Energy Lab Display device
CN102867823A (zh) * 2012-09-27 2013-01-09 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
US20140061636A1 (en) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
GB2212659A (en) 1987-11-20 1989-07-26 Philips Electronic Associated Multi-level circuit cross-overs
JPH04326329A (ja) * 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JPH05341322A (ja) 1992-06-12 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR19990001859A (ko) * 1997-06-18 1999-01-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP3796072B2 (ja) 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
WO2001071417A1 (fr) 2000-03-21 2001-09-27 Hitachi, Ltd. Affichage a cristaux liquides
JP3918496B2 (ja) 2001-10-22 2007-05-23 株式会社日立製作所 液晶表示装置及びその製造方法
JP4004835B2 (ja) 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN100483230C (zh) * 2003-01-08 2009-04-29 友达光电股份有限公司 像素结构
KR100916605B1 (ko) * 2003-03-07 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
CN100504553C (zh) 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR101039022B1 (ko) 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
ES1057932Y (es) 2004-07-01 2005-01-16 Mecadetol Sa Poste movil para cartolas de cajas de carga.
US7777825B2 (en) 2004-12-14 2010-08-17 Sharp Kabushiki Kaisha Liquid crystal display and a defect correcting method for the same
TW200642268A (en) 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
KR101216688B1 (ko) 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP4703258B2 (ja) 2005-05-16 2011-06-15 シャープ株式会社 薄膜トランジスタ基板及び液晶表示パネル
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2007097074A (ja) 2005-09-30 2007-04-12 Pentax Corp 撮像素子用清掃器具
EP1777690B1 (en) 2005-10-18 2012-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI283073B (en) 2005-12-14 2007-06-21 Au Optronics Corp LCD device and fabricating method thereof
KR101189279B1 (ko) 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP2008089646A (ja) 2006-09-29 2008-04-17 Sharp Corp 表示装置
TWI333564B (en) * 2006-11-10 2010-11-21 Au Optronics Corp Pixel structures of a color filter substrate, an active device array substrate, and a liquid crystal display panel
KR101309434B1 (ko) * 2006-12-05 2013-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5081444B2 (ja) 2006-12-21 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置
JP5052142B2 (ja) 2007-01-16 2012-10-17 株式会社ジャパンディスプレイイースト 表示装置
JP4851545B2 (ja) 2007-02-09 2012-01-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法
TWI352866B (en) 2007-04-12 2011-11-21 Wintek Corp Liquid crystal display and active matrix substrate
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5064500B2 (ja) 2007-06-28 2012-10-31 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101515081B1 (ko) 2007-07-26 2015-05-06 삼성디스플레이 주식회사 표시장치 및 그 구동방법
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP2009180981A (ja) 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
JP5113609B2 (ja) 2008-04-24 2013-01-09 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
CN101604695B (zh) * 2008-06-10 2011-03-23 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示装置
JP2010003723A (ja) 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
CN102160103B (zh) 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
KR20100067612A (ko) 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
JP4743348B2 (ja) 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP5337603B2 (ja) 2009-07-08 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
WO2011105210A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
TW201224615A (en) 2010-12-06 2012-06-16 Chunghwa Picture Tubes Ltd Pixel array substrate and method of fabricating the same
US8975638B2 (en) 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
KR20120124011A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
JP2014089444A (ja) 2012-10-05 2014-05-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102083433B1 (ko) 2013-07-12 2020-03-03 삼성디스플레이 주식회사 액정 표시 장치
JP5690894B2 (ja) 2013-09-16 2015-03-25 株式会社半導体エネルギー研究所 液晶表示装置
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN113341624A (zh) * 2015-02-12 2021-09-03 株式会社半导体能源研究所 显示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2606376Y (zh) * 2003-01-08 2004-03-10 广辉电子股份有限公司 像素结构
CN1794067A (zh) * 2004-12-24 2006-06-28 三星电子株式会社 液晶显示器以及用于该液晶显示器的面板
CN101384949A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
CN101401030A (zh) * 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN101101913A (zh) * 2006-07-06 2008-01-09 中华映管股份有限公司 薄膜晶体管阵列
CN101281311A (zh) * 2007-04-04 2008-10-08 中华映管股份有限公司 像素结构及其驱动方法
CN101030588A (zh) * 2007-04-24 2007-09-05 友达光电股份有限公司 阵列基板及其制造方法
CN201069506Y (zh) * 2007-07-30 2008-06-04 上海广电光电子有限公司 液晶显示装置
CN201876642U (zh) * 2010-03-19 2011-06-22 华映视讯(吴江)有限公司 像素结构
CN102236216A (zh) * 2010-04-21 2011-11-09 三星电子株式会社 液晶显示器
CN102156367A (zh) * 2010-08-04 2011-08-17 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
TW201232138A (en) * 2010-12-20 2012-08-01 Semiconductor Energy Lab Display device
US20140061636A1 (en) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102867823A (zh) * 2012-09-27 2013-01-09 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘午平: "《长虹液晶彩电修理从入门到精通》", 30 November 2009, 国防工业出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110381409A (zh) * 2019-08-13 2019-10-25 京东方科技集团股份有限公司 一种显示器的控制板、其驱动方法及显示器
CN110381409B (zh) * 2019-08-13 2021-11-26 高创(苏州)电子有限公司 一种显示器的控制板、其驱动方法及显示器

Also Published As

Publication number Publication date
JP2021036319A (ja) 2021-03-04
US11092856B2 (en) 2021-08-17
US11187944B2 (en) 2021-11-30
US11493808B2 (en) 2022-11-08
US10824028B2 (en) 2020-11-03
JP2022165972A (ja) 2022-11-01
JPWO2016128860A1 (ja) 2017-12-14
US20210026173A1 (en) 2021-01-28
US20230012554A1 (en) 2023-01-19
CN114185216A (zh) 2022-03-15
JP7024022B2 (ja) 2022-02-22
CN113341624A (zh) 2021-09-03
US20200124889A1 (en) 2020-04-23
JP6827585B1 (ja) 2021-02-10
CN107209429B (zh) 2022-10-14
US20210026174A1 (en) 2021-01-28
CN111830758B (zh) 2021-07-13
US20180011355A1 (en) 2018-01-11
JP2021073515A (ja) 2021-05-13
WO2016128860A1 (ja) 2016-08-18
JP2023165708A (ja) 2023-11-17
CN114326211A (zh) 2022-04-12
CN115542621A (zh) 2022-12-30
JP7341294B2 (ja) 2023-09-08
CN111830758A (zh) 2020-10-27
US20210278715A1 (en) 2021-09-09
US10539839B2 (en) 2020-01-21
JP6749252B2 (ja) 2020-09-02
JP2021002039A (ja) 2021-01-07
US11796866B2 (en) 2023-10-24
US20240061292A1 (en) 2024-02-22
JP7108060B2 (ja) 2022-07-27

Similar Documents

Publication Publication Date Title
CN107209429A (zh) 显示装置
CN106663391B (zh) 显示装置及其制造方法
CN105531621B (zh) 显示装置
CN105074806B (zh) 半导体装置、驱动电路及显示装置
CN104238205B (zh) 显示装置及电子设备
JP7455242B2 (ja) 表示装置
CN106537604A (zh) 半导体装置及其制造方法以及包括该半导体装置的显示装置
CN107210226A (zh) 半导体装置的制造方法
CN108292684A (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
KR20170098839A (ko) 반도체 장치 및 반도체 장치를 가지는 표시 장치
CN108292683A (zh) 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
JP2020178127A (ja) 半導体装置
CN106471610A (zh) 半导体装置以及包括该半导体装置的显示装置
CN105793994A (zh) 半导体装置
CN107004602A (zh) 半导体装置、其制造方法、显示装置以及显示模块
CN107534057A (zh) 半导体装置及电子设备
CN110024135A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant