CN101401030A - 有源矩阵基板、显示装置、电视接收机 - Google Patents

有源矩阵基板、显示装置、电视接收机 Download PDF

Info

Publication number
CN101401030A
CN101401030A CN200680053843.1A CN200680053843A CN101401030A CN 101401030 A CN101401030 A CN 101401030A CN 200680053843 A CN200680053843 A CN 200680053843A CN 101401030 A CN101401030 A CN 101401030A
Authority
CN
China
Prior art keywords
electrode
active
matrix substrate
film
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200680053843.1A
Other languages
English (en)
Other versions
CN101401030B (zh
Inventor
津幡俊英
武内正典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101401030A publication Critical patent/CN101401030A/zh
Application granted granted Critical
Publication of CN101401030B publication Critical patent/CN101401030B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

本发明涉及有源矩阵基板、显示装置、电视接收机。本发明的有源矩阵基板是在各个像素区域中具备晶体管、和与该晶体管连接且能够作为电容的一个电极起作用的电容电极的有源矩阵基板，其具备位于所述电容电极的下层且能够作为所述电容的另一个电极起作用的导电体，覆盖各个晶体管的栅极电极和所述导电体的栅极绝缘膜在与所述导电体重叠的导电体上区域中具有膜厚变小的薄膜部，该薄膜部的至少一部分与所述电容电极重叠。由此，实现能够降低在基板上设置的电容(例如，保持电容和像素电极的电位控制用电容、或者兼用两者的电容)的电容值的参差不齐的有源矩阵基板。

Description

有源矩阵基板、显示装置、电视接收机
技术领域
本发明涉及在液晶显示装置等显示装置中使用的有源矩阵基板。
背景技术
图30表示现有的有源矩阵基板的平面图(参照专利文献1)。如该图所示，在各个像素区域750中，在其像素电极751的周围，用于供给扫描信号的扫描信号线752和用于供给数据信号的数据信号线753相互交叉设置。此外，在这些扫描信号线752和数据信号线753的交叉部设置有TFT(Thin Film Transistor：薄膜晶体管)754。TFT754的栅极电极755与扫描信号线752连接，通过输入扫描信号来控制TFT754的ON/OFF。此外，TFT754的源极电极766与数据信号线753连接，数据信号被输入。而且，TFT754的漏极电极777与漏极引出配线756连接。
进一步，为了防止TFT断开时的液晶层的自身放电和因TFT的断开电流导致的图像信号的劣化，在像素区域750中环状地形成保持电容配线759。该保持电容配线759如图30所示，按照与像素电极751的边缘重叠的方式设置。TFT754的漏极电极777与像素电极751连接，在像素电极751和保持电容配线759之间形成保持电容。
专利文献1：日本国公开专利公报“特开平6-301059号公报(1994年10月28日公开)”
专利文献2：日本国公开专利公报“特开平7-287252号公报(1995年10月31日公开)”
专利文献3：日本国公开专利公报“特开2004-78157号公报(2004年3月11日公开)”
专利文献4：日本国公开专利公报“特开平6-332009号公报(1994年12月2日公开)”
专利文献5：日本国再公表专利“WO97/00463(1997年1月3日国际公开)”
发明内容
但是，近年来，有源矩阵基板大型化，在用于形成一个层(Layer)的光刻工序中，曝光处理分若干次进行。这是因为难以同时曝光整个大型基板。在此情况下存在以下这样的问题：在各个曝光处理中曝光量发生变化，抗蚀剂图案的线幅参差不齐，或者对准偏差。抗蚀剂图案的线幅的参差不齐(例如，保持电容配线和与之形成电容的电极的线幅的参差不齐)变成保持电容的电容值的参差不齐，影响显示品质。在图30的结构中，如果保持电容配线759和像素电极751的完成质量(线幅和对准)参差不齐，会影响显示品质。
此外，在上述专利文献2中公开有以下内容，如图31(a)和图31(b)所示，仅在源极线910与栅极线909的交叉区域采用薄的层间绝缘膜941和厚的层间绝缘膜942的多层结构，其它部分采用只有薄的层间绝缘膜941的结构。在该结构中，由于也采用在蓄积电荷用电容器的一个电极912(另一个电极是像素电极911)上遍及整体只设置有薄的层间绝缘膜941的结构，因此，如果电极912的宽度参差不齐，则导致蓄积电荷用电容器的电容值发生变化。
而且，近年来，通过从外部控制保持电容配线的电位而在一个像素内形成亮度不同的区域(多个子像素)的结构已经受到关注(例如，参照上述专利文献3)。在此结构中，保持电容也用作像素电极电位的控制用电容。此外，在上述专利文献4、5中也公开有以下结构：在多个像素电极上分别设置隔着绝缘层相对的电容器电极，通过对各个像素电极进行电容耦合，在各个像素电极上按照不同的比率施加电压。在此结构中，电容器也用作像素电极电位的控制用电容。在这些结构中，保持电容或者像素电极的电位控制用电容的电容值的参差不齐导致显示品质的下降。
本发明就是鉴于上述课题而产生的，其目的在于，提供一种能够降低在基板上设置的电容(例如，保持电容和像素电极的电位控制用电容、或者兼用两者的电容)的电容值的参差不齐的有源矩阵基板。
本发明的有源矩阵基板是一种在各个像素区域具备晶体管、与该晶体管连接且能够作为电容的一个电极起作用的电容电极的有源矩阵基板，其特征在于：其具备位于上述电容电极的下层且能够作为上述电容的另一个电极起作用的导电体和覆盖该导电体的绝缘膜，该绝缘膜在与导电体重叠的导电体上区域中具有膜厚变小的薄膜部，该薄膜部的至少一部分与上述电容电极重叠。此外，本有源矩阵基板是一种具备晶体管、导电体、覆盖导电体的绝缘膜、位于该绝缘膜的上层且与上述导电体形成电容的电容电极，并且该电容电极与晶体管连接的有源矩阵基板，其特征在于：上述绝缘膜的与电容电极和导电体重叠的区域的一部分的膜厚变小。
上述电容例如能够用作保持电容和像素电极电位的控制用电容或者兼用两者的电容。
在上述结构中，在配置在上述导电体与电容电极之间的绝缘膜上设置有膜厚比周围变小的薄膜部。这样，与由导电体与电容电极的整个重叠部分决定电容值的现有结构不同，能够在导电体与电容电极和薄膜部的重叠部分支配性地决定上述电容的电容值。
此处，由于上述薄膜部被设置在绝缘膜的导电体上区域中，因此，导电体(例如，保持电容配线)具有相对于薄膜部的偏移余量。因此，即便导电体的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部的范围，则电容值几乎不发生变化。
这样，根据本有源矩阵基板，不仅能够抑制上述电容(保持电容和像素电极的电位控制用电容或者作为它们的兼用电容等而设置的电容)的电容值在基板内参差不齐，而且，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。此外，上述绝缘膜例如可以是覆盖晶体管的栅极电极的栅极绝缘膜，也可以是覆盖晶体管的沟道部分的层间绝缘膜。
在本有源矩阵基板中，优选上述薄膜部局部地形成在导电体上区域的中央部分。这样，能够扩大导电体对薄膜部的偏移余量。
在本有源矩阵基板中，优选上述薄膜部的全部与上述电容电极重叠。这样，电容电极具有相对于薄膜部的偏移余量，即便电容电极的形成幅度发生变动或者对准发生偏移，只要其边缘在不处于薄膜部的范围，则电容几乎不发生变化。这样，在使用本有源矩阵基板的显示装置中，能够进一步提高其显示品质。
在本有源矩阵基板中，上述电容电极可以是与晶体管的漏极电极连接的像素电极。此外，上述电容电极也可以是从晶体管的漏极电极引出的漏极引出电极。此外，上述导电体可以是保持电容配线的一部分。此外，上述导电体也可以是在扫描方向的前段或者后段的扫描信号线的一部分。
在本有源矩阵基板中，也可以在上述薄膜部上，隔着覆盖上述晶体管的沟道部分的第一层间绝缘膜形成有像素电极。
在本有源矩阵基板中，也可以在上述薄膜部上直接形成有漏极引出电极。此外，也可以在薄膜部上，隔着半导体层形成有上述漏极引出电极。在此情况下，也可以在薄膜部上，形成有上述漏极引出电极与像素电极接触的接触孔，而且，也可以在接触孔以外的部分，在像素电极与栅极绝缘膜之间配置有覆盖上述晶体管的沟道部分的第一层间绝缘膜、和膜厚比上述薄膜部大的第二层间绝缘膜。
在本有源矩阵基板中，上述栅极绝缘膜由多个栅极绝缘层构成，在上述薄膜部中，可以至少一个栅极绝缘层形成得薄。
在本有源矩阵基板中，也可以采用上述栅极绝缘膜由多个栅极绝缘层构成，在薄膜部中具有一个以上的栅极绝缘层，在其它部分具有比之多的栅极绝缘层的结构。在此情况下，也可以采用具备包含有机物的栅极绝缘层的结构。此外，至少一个栅极绝缘层是平坦化膜。这样，扫描信号线和数据信号线的交叉部的台阶差变小，数据信号线超过扫描信号线的台阶差得以减轻，因此，难以发生在信号线交叉部的数据信号线的断线。此外，例如，在一个栅极绝缘层中使用SiNx(氮化硅)膜的情况下，栅极电极的楔(taper)部中的致密度与其它区域相比下降(膜质下降)，容易发生静电引起的SiNx的破坏。此处，如果在多个栅极绝缘层中的任意层中使用平坦化膜，则在上述楔部也能确保绝缘膜的厚度，能够防止SiNx膜的破坏。
在本有源矩阵基板中，上述栅极绝缘膜也可以具备包含有机物的栅极绝缘层。在此情况下，该包含有机物的栅极绝缘层的厚度优选为1.0μm以上5.0μm以下。
此外，在上述其它部分，优选最下层的栅极绝缘层为平坦化膜。而且，上述平坦化膜的与基板面相接的部分的厚度优选比在基板面上形成的栅极电极的厚度大。这样，平坦化效果提高，能够进一步抑制各个信号间短路的发生。此外，数据信号线的断线也不易发生。
此外，优选该最下层的栅极绝缘层采用由旋涂玻璃(SOG)材料构成的平坦化膜(SOG膜)。这样能够利用CVD法等在作为第一栅极绝缘层的SOG膜上连续成膜第二绝缘层、高电阻半导体层和低电阻半导体层。这样，能够缩短制造工序。在此情况下，也可以采用在上述薄膜部中除去SOG膜，在其它部分的最下层形成SOG膜的结构。此外，如果栅极绝缘膜的上述薄膜部的边缘附近是正楔形状，则在其上层形成的各个电极难以断线。
此外，在本有源矩阵基板中，可以在栅极绝缘膜上设置有覆盖晶体管的沟道部分的第一层间绝缘膜，薄膜部以外部分的栅极绝缘膜和第一层间绝缘膜的厚度之和为1.65μm以上5.65μm以下。
此外，在本有源矩阵基板中，上述导电体可以是按照与上述像素电极的边缘重叠的方式形成为环状的保持电容配线。此外，在本有源矩阵基板中，也可以具备像素电极作为上述电容电极，并且该像素电极具有沿着与晶体管的源极电极连接的数据信号线的边缘和与其相对的边缘，上述保持电容配线按照与上述两个边缘分别重叠的方式形成。
根据上述结构，对于像素电极或者薄膜部的偏移，像素电极和薄膜部的重叠部分的面积得到补偿，保持电容的电容值不易发生变化。此外，由于保持电容配线按照与像素电极的边缘中沿着数据信号线的边缘和与之相对的边缘重叠的方式形成，因此，也可利用其电场屏蔽效果，降低像素电极和数据信号线间的寄生电容。
此外，在本有源矩阵基板中，也可以具备第一像素电极作为上述电容电极，并且具备与上述导电体构成电容的第二像素电极，由上述第一像素电极和导电体构成的电容和由该导电体和上述第二像素电极构成的电容串联连接。在此情况下，上述晶体管的漏极电极与上述导电体也可以采用同一材料形成。
为了解决上述技术课题，本发明的有源矩阵基板，其在各个像素区域具备第一和第二晶体管、与第一晶体管连接且能够作为第一电容的一个电极起作用的第一电容电极、与第二晶体管连接且能够作为第二电容的一个电极起作用的第二电容电极，其特征在于：其具备位于上述第一电容电极的下层且能够作为上述第一电容的另一个电极起作用的第一导电体、和位于上述第二电容电极的下层且能够作为上述第二电容的另一个电极起作用的第二导电体，覆盖各个晶体管的栅极电极和各个导电体的栅极绝缘膜在与第一导电体重叠的第一导电体上区域中具有膜厚变小的第一薄膜部，并且在与第二导电体重叠的第二导电体上区域中具有膜厚变小的第二薄膜部，上述第一薄膜部的至少一部分与第一电容电极重叠，第二薄膜部的至少一部分与第二电容电极重叠。
根据上述结构，由于上述第一薄膜部被设置在栅极绝缘膜的第一导电体上区域中，因此，第一导电体(例如，保持电容配线)具有相对于第一薄膜部的偏移余量。因此，即便第一导电体的线幅发生变动或者对准发生偏移，只要其边缘在不处于第一薄膜部的范围，则第一电容的电容值几乎不发生变化。同样，上述第二薄膜部被设置在栅极绝缘膜的第二导电体上区域中，因此，第二导电体(例如，保持电容配线)具有相对于第二薄膜部的偏移余量。因此，即便第二导电体的线幅发生变动或者对准发生偏移，只要其边缘在不处于第二薄膜部的范围，则第二电容的电容值几乎不发生变化。
这样，根据本有源矩阵基板，能够降低第一和第二电容(保持电容和像素电极的电位控制用电容或者作为它们的兼用电容等而设置的电容)的电容值在基板内参差不齐，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。
应该关注的是，上述结构适合于使用第一和第二电容主动控制第一和第二像素电极的电位的多像素驱动。如果在进行上述多像素驱动的显示装置中显示规定的中间灰度，(在制造有源矩阵基板时，在各个曝光处理中曝光量发生变化，抗蚀剂图案的线幅参差不齐，或者对准发生偏移，由此导致电容电极和导电体形成的电容的电容值在基板内出现参差不齐)，存在有在与各个曝光区域对应的每个显示区域中产生亮度差的问题，但是如果采用本结构，由于能够有效地抑制第一和第二电容的电容值在基板内参差不齐，因此，能够解决上述问题。
在本有源矩阵基板中，上述第一薄膜部可以局部地形成在上述第一导电体上区域的中央部分，上述第二薄膜部可以局部地形成在上述第二导电体上区域的中央部分。这样，能够扩大第一导电体的相对于第一薄膜部的偏移余量、和第二导电体的相对于第二薄膜部的偏移余量。
在本有源矩阵基板中，优选整个上述第一薄膜部与第一电容电极重叠，整个第二薄膜部与第二电容电极重叠。这样，第一电容电极具有相对于第一薄膜部的偏移余量，即便第一电容电极的线幅发生变动或者对准发生偏移，只要其边缘在不处于第一薄膜部的范围，则第一电容几乎不发生变化。对于第二电容电极和第二薄膜部也同样。这样，在使用本有源矩阵基板的显示装置中，能够进一步提高其显示品质。
在本有源矩阵基板中，上述第一电容电极是与第一晶体管的漏极电极连接的第一像素电极，上述第二电容电极是与第二晶体管的漏极电极连接的第二像素电极，第一和第二像素电极形成在一个像素区域中也可以。此外，也可以上述第一电容电极是从第一晶体管的漏极电极引出的第一漏极引出电极，上述第二电容电极是从第二晶体管的漏极电极引出的第二漏极引出电极。
在本有源矩阵基板中，优选采用上述第一和第二导电体分别是第一和第二保持电容配线的一部分，并且能够对各个保持电容配线个别地进行电位控制，通过该电位控制个别地控制上述第一和第二像素电极的电位的结构。此外，优选采用在各个像素区域中具备与上述第一晶体管的漏极电极连接的第一像素电极、与上述第二晶体管的漏极电极连接的第二像素电极，上述第一和第二导电体分别是第一和第二保持电容配线的一部分，并且能够对各个保持电容配线个别地进行电位控制，通过该电位控制个别地控制上述第一和第二像素电极的电位的结构。
这样，通过对各个保持电容配线个别地进行电位控制，能够个别地控制第一和第二像素电极的电位，并且能够在一个像素区域中形成亮度不同的两个区域(进行所谓的多像素驱动)。在上述结构中，由于能够抑制第一和第二电容(保持电容和像素电极的电位控制用电容的兼用电容)的电容值在基板内参差不齐，因此，在进行多像素驱动的显示装置中，能够提高其显示品质。在此情况下，各个保持电容配线的电位可以被控制成在各个晶体管被断开后电位上升或者下降，并且此状态持续至在下一个帧该晶体管被断开为止。即，上述第一保持电容配线的电位被控制成在上述各个晶体管被断开后电位上升，此状态持续至在下一个帧上述各个晶体管被断开为止，并且上述第二保持电容配线的电位被控制成在上述各个晶体管被断开后电位下降，此状态持续至在下一个帧上述各个晶体管被断开为止，或者，上述第一保持电容配线的电位被控制成在上述各个晶体管被断开后电位下降，此状态持续至在下一个帧上述各个晶体管被断开为止，并且上述第二保持电容配线的电位被控制成在上述各个晶体管被断开后电位上升，此状态持续至在下一个帧上述各个晶体管被断开为止。这样，各个保持电容配线的电位波形的钝化对漏极电极的有效电位的影响变小，对降低亮度不均有效。此外，上述第一保持电容配线的电位上升与第二保持电容配线的电位下降偏差一个水平期间，或者，上述第一保持电容配线的电位下降与第二保持电容配线的电位上升偏差一个水平期间。
在本有源矩阵基板中，可以在上述第一和第二薄膜部上，分别直接或者隔着半导体层或者隔着覆盖各个晶体管的沟道部分的第一层间绝缘膜，形成有第一和第二电容电极。
在本有源矩阵基板中，可以上述栅极绝缘膜由多个栅极绝缘层构成，在上述第一和第二薄膜部中具有一个以上的栅极绝缘层，在其它部分具有比之多的栅极绝缘层。此外，也可以是在上述其它部分，形成有由旋涂玻璃(SOG)材料构成的SOG膜作为最下层的栅极绝缘层，而在上述第一和第二薄膜部没有形成该SOG膜的结构。
在本有源矩阵基板中，上述栅极绝缘层在与第一和第二晶体管具有的半导体层重叠的区域中也具有膜厚变小的薄膜部也可。
本有源矩阵基板可以采用上述绝缘膜在膜厚变小的部分以外包含由SOG(旋涂玻璃)材料构成的绝缘层，而在膜厚变小的部分不包含由该SOG材料构成的绝缘层的结构。
此外，本有源矩阵基板可以采用以下结构：上述绝缘膜是覆盖晶体管的栅极电极的栅极绝缘膜，上述导电体是保持电容配线，上述电容电极是与晶体管的漏极电极连接的像素电极或者从晶体管的漏极电极引出的漏极引出电极。
此外，本发明的显示装置，其特征在于：其包括上述有源矩阵基板。
此外，本发明的电视接收机，其特征在于：其包括上述显示装置、和接收电视播放的调谐部。
如上所述，根据本有源矩阵基板，能够抑制上述电容(保持电容和像素电极的电位控制用电容或者作为它们的兼用电容等而设置的电容)的电容值在基板内参差不齐，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。
附图说明
图1是表示实施方式1的有源矩阵基板的结构的平面图。
图2是表示实施方式1的有源矩阵基板的截面的截面图。
图3是表示实施方式1的有源矩阵基板的结构的平面图。
图4是表示实施方式1的有源矩阵基板的截面的截面图。
图5是表示实施方式2的有源矩阵基板的结构的平面图。
图6是表示实施方式2的有源矩阵基板的截面的截面图。
图7是表示实施方式2的有源矩阵基板的截面的截面图。
图8是表示实施方式2的有源矩阵基板的结构的平面图。
图9是表示实施方式1的有源矩阵基板的结构的平面图。
图10是表示实施方式2的有源矩阵基板的结构的平面图。
图11是表示本实施方式的液晶面板的结构的截面图。
图12是表示本实施方式的液晶面板的控制结构的框图。
图13是表示本实施方式的电视接收机的结构的框图。
图14是表示本实施方式的电视接收机的结构的立体图。
图15是表示本实施方式的液晶显示装置的控制结构的框图。
图16是本有源矩阵基板的等效电路图。
图17是表示本液晶显示装置的驱动方法的时序图。
图18是表示本液晶显示装置的其它驱动方法的时序图。
图19是表示实施方式1的有源矩阵基板的其它结构的平面图。
图20是表示实施方式1的有源矩阵基板的其它结构的平面图。
图21是图20所示的B1-B2的截面图。
图22是表示实施方式3的有源矩阵基板的结构的平面图。
图23是图22所示的A1-A2的截面图。
图24是表示实施方式3的有源矩阵基板的其它结构的平面图。
图25是表示在本结构和比较结构中模拟保持电容配线的线幅偏离引起的保持电容的变动结果的图表。
图26是表示在本结构和比较结构中模拟保持电容配线的线幅偏离引起的有效电位的变动结果的图表。
图27是表示在本结构的上述模拟中，改变第一栅极层(SOG膜)的厚度时有效电位的变动如何变化的图表。
图28是表示在本结构的上述模拟中，改变第一栅极层(SOG膜)的厚度时亮度差变化量如何变化的图表。
图29是表示本液晶显示装置的其它驱动方法的时序图。
图30是表示现有的有源矩阵基板的结构的平面图。
图31(a)是表示现有的有源矩阵基板的结构的平面图。
图31(b)是图31(a)所示的有源矩阵基板的截面图。
符号说明
10、像素区域
11a、11b、接触孔
12a、第一TFT
12b、第二TFT
15、数据信号线
16、扫描信号线
17a、第一像素电极
17b、第二像素电极
31a、第一薄膜部
31b、第二薄膜部
52a、第一保持电容配线
52b、第二保持电容配线
107a、第一漏极引出电极
107b、第二漏极引出电极
具体实施方式
(实施方式1)
根据图1～图4和图9对本发明的实施方式1进行说明如下。
图1是表示本实施方式的有源矩阵基板的概略结构的平面图。如该图所示，本有源矩阵基板用于多像素驱动，在一个像素区域10中包括第一TFT(薄膜晶体管)12a、第二TFT12b、第一像素电极17a、第二像素电极17b、第一接触孔11a和第二接触孔11b。
此外，在本有源矩阵基板上包括相互正交的沿着图中左右方向形成的扫描信号线16和沿着图中上下方向形成的数据信号线15。在像素区域10内，在上半部分设置有第一像素电极17a，并且在下半部分设置有第二像素电极17b，扫描信号线16横贯中央部。该扫描信号线16与第一像素电极17a(在图1中为第一像素电极17a的下部)和第二像素电极17b(在图1中为第二像素电极17b的上部)重叠。此外，数据信号线15按照与第一和第二像素电极(17a、17b)的左侧边缘重叠的方式形成。在数据信号线15和扫描信号线16的交点附近形成有第一和第二TFT12a、12b。
第一TFT12a具备源极电极9与第一漏极电极8a，其栅极电极是扫描信号线16的一部分。此外，第一TFT12b具备源极电极9与第二漏极电极8b，其栅极电极是扫描信号线16的一部分。这样，第一和第二TFT12a、12b共用源极电极和栅极电极。源极电极9与数据信号线15连接，第一漏极电极8a通过接触孔11a与像素电极17a连接。此外，第二漏极电极8b通过接触孔11b与第二像素电极17b连接。第一和第二像素电极17a、17b是ITO等透明电极，使来自本有源矩阵基板下的光(背光源光)透过。
在本有源矩阵基板上具备形成于基板面上并且沿着图中左右方向的第一和第二保持电容配线52a、52b。第一保持电容配线52a与第一像素电极17a(在图1中为第一像素电极17a的上部)重叠，第二保持电容配线52b与第一像素电极17b(在图1中为第二像素电极17b的下部)重叠。
而且，第一像素电极17a作为电容C1的一个电极起作用，第一保持电容配线52a作为该电容C1的另一个电极起作用。同样，第二像素电极17b作为电容C2的一个电极起作用，第二保持电容配线52b作为该电容C2的另一个电极起作用。这些电容C1、C2分别具有作为保持电容和像素电极电位的控制用电容的功能。
即，在本有源矩阵基板中，来自数据信号线15的数据(信号电位)通过各个TFT(12a、12b)的共用源极电极9、第一和第二漏极电极8a、8b被赋予各个第一和第二像素电极17a、17b，在第一和第二保持电容配线52a、52b上施加有相位相互相反的信号电压，第一和第二像素电极17a、17b分别被控制在不同的电位(后面详细阐述)。这样就能在一个像素10内形成亮的区域和暗的区域，通过面积灰度等级来表现中间灰度。结果，能够改善斜视角中的泛白等，能够提高显示品质。此外，保持电容是指在下一个数据信号被输入各个像素电极(17a、17b)之前的期间，保持写入各个像素电极(17a、17b)的电位的辅助电容。
由于在有源矩阵基板上设置有覆盖扫描信号线(各个晶体管的栅极电极)和保持电容配线的栅极绝缘膜，因此，栅极绝缘膜包括与第一保持电容配线52a重叠的第一导电体上区域38a和与第二保持电容配线52b重叠的第二导电体上区域38b。
在本实施方式中，在栅极绝缘膜的第一导电体上区域38a内形成膜厚比周围变小的第一薄膜部31a。栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或者使其变薄，由此形成第一薄膜部31a。更为详细地来讲，第一薄膜部31a是以左右方向为长边方向的长方形形状，第一导电体上区域38a形成在与第一像素电极17a重叠的区域中。即，整个第一薄膜部31a与第一像素电极17a重叠。此外，在栅极绝缘膜的第二导电体上区域38b内形成膜厚变小的第二薄膜部31b。栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或者使其变薄，由此形成第二薄膜部31b。更为详细地来讲，第二薄膜部31b是以扫描信号线方向为长边方向的长方形形状，第二导电体上区域38b形成在与第二像素电极17b重叠的区域中。即，整个第二薄膜部31b与第二像素电极17b重叠。
其中，在本实施方式中，如图1所示，为了提高第一和第二TFT12a、12b的特性，在各个TFT的沟道下区域也设置有薄膜部31t(与第一或者第二薄膜部相同的结构)。
图2是图1所示的A1-A2线向视截面图。如图1、2所示，在玻璃基板20上形成有第一保持电容配线52a，(覆盖扫描信号线16的)栅极绝缘膜40覆盖玻璃基板面和第一保持电容配线52a。在该栅极绝缘膜40上依次形成有覆盖第一和第二TFT12a、12b的沟道部的第一层间绝缘膜25和第一像素电极17a。栅极绝缘膜具备SOG材料构成的第一栅极绝缘层21和SiNx构成的第二栅极绝缘层22，第一导电体上区域38a的一部分，第一栅极绝缘层21被除去，成为第一薄膜部31a。在该第一薄膜部31a上隔着第一层间绝缘膜25形成有第一像素电极17a。
这样，通过使栅极绝缘膜中位于第一保持电容配线52a与第一像素电极17a之间的部分的一部分形成得薄(形成第一薄膜部31a)，能够在第一保持电容配线52a和第一薄膜部31a的重叠部分88a支配性地决定上述电容C1的电容值。同样，通过使栅极绝缘膜中的位于第二保持电容配线52b与第二像素电极17b之间的部分的一部分形成得薄(形成第二薄膜部31b)，能够在第二保持电容配线52b和第二薄膜部31b的重叠部分支配性地决定上述电容C2的电容值。
此处，整个第一薄膜部31a设置在栅极绝缘膜中的第一导电体上区域38a中，因此，第一保持电容配线52a具有相对于第一薄膜部31a的偏移余量。因此，即便第一保持电容配线52a的线幅发生变动、或者对准发生偏移，只要其边缘在不处于第一薄膜部31a的范围，则电容C1的电容值几乎不发生变化。
此外，由于第一薄膜部31a的栅极绝缘膜被设置在与第一像素电极17a重叠的区域中(即，整个第一薄膜部31a与第一像素电极17a重叠)，因此，第一像素电极17a具有相对于第一薄膜部31a的偏移余量。因此，即便第一像素电极17a的形成幅度发生变动或者对准发生偏移，只要其边缘在不处于第一薄膜部31a的范围，则电容C1几乎不发生变化。
这样，根据本有源矩阵基板，不仅能够抑制电容C1的电容值乃至第一像素电极17a的电位控制量在基板内发生参差不齐，而且，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。即，如果在利用Cs控制(保持电容配线的控制)进行多像素驱动的显示装置中显示规定中间灰度，(在制造有源矩阵基板时，在各个曝光处理中曝光量发生变化，抗蚀剂图案的线幅参差不齐，或者对准发生偏移，因此由保持电容配线与像素电极形成的电容的电容值在基板内出现参差不齐)，存在有在与各个曝光处理对应的各个曝光区域(显示区域)中产生亮度差的问题，根据本实施方式，由于能够有效地抑制电容C1的电容值在基板内参差不齐，因此能够解决上述问题。
同样，由于第二薄膜部31b被设置在栅极绝缘膜中的第二导电体上区域38b中，因此，第二保持电容配线52b具有相对于第二薄膜部31b的偏移余量。因此，即便第二保持电容配线52b的线幅发生变动或者对准发生偏移，只要其边缘在不处于第二薄膜部31b的范围，则电容C2的电容值几乎不发生变化。
此外，由于第二薄膜部31b被设置在栅极绝缘膜与第二像素电极17b重叠的区域中，因此，第二像素电极17b具有相对于第二薄膜部31b的偏移余量。因此，即便第二像素电极17b的形成幅度发生变动或者对准发生偏移，只要其边缘在不处于第二薄膜部31b的范围，则电容C2几乎不发生变化。
由以上可知，根据本有源矩阵基板，不仅能够抑制电容C2的电容值乃至第二像素电极17b的电位控制量在基板内发生参差不齐，而且，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。即，根据本实施方式，由于能够有效地抑制电容C2的电容值在基板内参差不齐，因此，能够解决上述这种如果在利用Cs控制进行多像素驱动的显示装置中显示规定中间灰度时在与各个曝光处理对应的各个显示区域中产生亮度差的问题。
此外，各个保持电容配线52a、52b和扫描信号线16(栅极电极)可以是例如由钛、铬、铝、钼、钽、钨、铜等金属或者这些金属的合金构成的单层膜或者叠层膜。该保持电容配线和扫描信号线(栅极电极)的膜厚是例如100nm～300nm
Figure A200680053843D00221
左右即可。
作为第一栅极绝缘层21，可以使用绝缘性的材料(例如，包含有机物的材料)，例如可以使用旋涂玻璃(SOG)材料。SOG材料是指可利用旋涂法等涂布法形成玻璃膜(二氧化硅膜)的材料。在SOG材料中，也能够优选使用例如包含有机成分的旋涂玻璃材料(即所谓有机SOG材料)。作为有机SOG材料，特别能够优选使用以Si-O-C键作为骨架的SOG材料、以Si-C键作为骨架的SOG材料。有机SOG材料是相对介电常数低且能够容易地形成厚膜的材料。因此，通过使用有机SOG材料，能够降低第一栅极绝缘层21的相对介电常数，在能够容易地形成厚的第一栅极绝缘层21的同时也能够平坦化。在本实施方式中，第一栅极绝缘层21的厚度为1.5μm～2.0μm左右。再者，作为包含有机物的材料，除了上述SOG材料之外，还包括丙烯酸类树脂材料、环氧类树脂、聚酰亚胺类树脂、聚氨酯类树脂、聚硅氧烷类树脂、酚醛类树脂等。
其中，作为上述具有Si-O-C键的SOG材料，例如可以列举日本特开2001-98224号公报和日本特开平6-240455号公报中公开的材料、IDW’03预稿集第617页中公开的東レ·ダウコ—ニング·シリコ—ン株式会社(Dow Corning Toray Silicone Co.，Ltd.)制的DD1100。此外，作为以Si-C键作为骨架的SOG材料，例如可以列举日本特开平10-102003号公报中公开的材料。
此外，第一栅极绝缘层21也可以使用包含二氧化硅填充物的有机SOG材料。在此情况下，优选采用使二氧化硅填充物分散在由有机SOG材料形成的基材中的结构。这样，即使基板20大型化，也能不产生裂纹地形成第一栅极绝缘层21。此外，二氧化硅填充物的粒径例如是10nm～30nm，其混入比率是20体积％～80体积％。作为包含二氧化硅填充物的有机SOG材料，例如可以使用催化剂化学公司制的LNT-025。
第二栅极绝缘膜22是在第一栅极绝缘膜21上形成的绝缘性的膜。在本实施方式中，第二栅极绝缘层22是由氮化硅(SiNx)构成的膜，该氮化硅膜的厚度是300nm～500nm
Figure A200680053843D00231
左右。
此外，数据信号线15、源极电极9、漏极电极8(参照图1)例如可以是由钛、铬、铝、钼、钽、钨、铜等金属或者这些金属的合金构成的单层膜或者叠层膜。其膜厚是100nm～300nm
Figure A200680053843D00232
左右即可。
此外，作为第一层间绝缘膜25(沟道保护膜)，使用氮化硅、氧化硅等无机绝缘膜或者它们的叠层膜等。在本实施方式中，使用200nm～500nm
Figure A200680053843D00233
左右的膜厚的氮化硅。
此外，在第一层间绝缘膜25上形成的第一和第二像素电极17a、17b例如采用ITO、IZO、氧化锌、氧化锡等具有透明性的导电膜构成，膜厚是100nm～200nm
Figure A200680053843D00241
左右。
下面，使用图2说明本有源矩阵基板的制造方法的一个例子。
首先，在透明绝缘性基板20上，采用溅射法等方法成膜钛、铬、铝、钼、钽、钨、铜等金属或者这些金属的合金。接着，采用光蚀刻法等对该金属膜或者合金膜进行图案化形成必要的形状，由此形成保持电容配线52a和扫描信号线(各个TFT的栅极电极)。
接着，利用旋涂法，以覆盖保持电容配线52a和扫描信号线(栅极电极)上的方式涂布SOG材料等。这样，形成第一栅极绝缘层21(平坦化膜)。然后，在第一栅极绝缘层21上涂布抗蚀剂后，使用光掩膜进行曝光，其后实施显像。接着，通过进行干蚀刻除去第一栅极绝缘层21。干蚀刻例如可以使用四氟化氢(CF4)与氧(O2)的混合气体进行。此时，通过调整四氟化氢(CF4)与氧(O2)的混合比率，能够将第一栅极绝缘层除去部分的边缘附近形成正楔形状(forwardtapered shape)。
如上所述，通过对第一栅极绝缘层21进行图案化，能够形成图2的薄膜部31a。
在本实施方式中，在(栅极绝缘膜40的)第一导电体上区域38a内设置第一薄膜部31a。此外，为了提高第一和第二TFT12a、12b(参照图1)的特性，在各个TFT的沟道下区域中也设置薄膜部31t。
接着，利用等离子体CVD(化学气相生长法)等连续成膜第二栅极绝缘层22、半导体层(高电阻半导体层和低电阻半导体层)以后，利用光蚀刻法等进行图案形成。
接着，形成数据信号线、源极电极、漏极电极。它们均能够通过同一工序形成。具体来讲，采用溅射法等方法成膜钛、铬、铝、钼、钽、钨、铜等金属或者这些金属的合金，采用光蚀刻法等对该金属膜或者合金膜进行图案化形成必要的形状。
然后，对于非晶硅膜等高电阻半导体层(i层)、n+非晶硅膜等低电阻半导体层(n+层)，以数据信号线、源极电极和漏极电极的图案作为掩膜，采用干蚀刻进行沟道蚀刻。在该工艺中，i层的膜厚被优化，形成第一和第二TFT12a、12b(参照图1)。即，未被数据信号线、源极电极和漏极电极覆盖的半导体层被蚀刻除去，剩下各个TFT的能力所必需的i层膜厚。
接着，形成保护TFT的沟道(覆盖沟道)的第一层间绝缘膜25。在本实施方式中，利用等离子体CVD法等，成膜氮化硅、氧化硅等无机绝缘膜。
此外，接触孔11a、11b(参照图1)例如可以采用光刻法(曝光和显像)对感光性抗蚀剂进行图案化，并蚀刻而形成。
进一步，在第一层间绝缘膜25上，采用溅射法等方法成膜ITO、IZO、氧化锌、氧化锡等具有透明性的导电膜，并采用光蚀刻法等方法将其图案化形成必要的形状，由此能够形成第一像素电极17a。以此制造本有源矩阵基板。
而且，如图3、4所示，本有源矩阵基板也可以采用第一薄膜部41a的一部分与第一像素电极17a重叠，第二薄膜部41b的一部分与第二像素电极17b重叠的结构。其它的结构与图1、2相同。
由于在图3、4所示的有源矩阵基板中，整个第一薄膜部41a也被设置在栅极绝缘膜的第一导电体上区域38a中，因此，第一保持电容配线52a具有相对于第一薄膜部41a的偏移余量。因此，即便第一保持电容配线52a的线幅发生变动或者对准发生偏移，只要其边缘在不处于第一薄膜部41a的范围，则在第一像素电极17a和第一保持电容配线52a之间形成的电容(保持电容)Cx的电容值几乎不发生变化。
此处，图25中表示模拟在图3、4所示的有源矩阵基板中第一保持电容配线52a的线幅偏移2μm(单侧为1μm，两侧为2μm)时的上述电容Cx的变动的结果(图表A)；和模拟在图3、4中未设置第一薄膜部41a的比较结构(即，无第一栅极绝缘层21，仅以均匀的厚度设置有第二栅极绝缘层22的结构)中第一保持电容配线52a的线幅偏移2μm时的电容Cx’的变动的结果(图表B)。此外，在上述模拟中，以在45型(英寸)(分辨率为1920×RGB×1080)液晶显示装置中，第一栅极绝缘层21的相对介电常数为3.5，第一栅极绝缘膜22(氮化硅)和第一层间绝缘膜25(氮化硅)的相对介电常数均为7.0，第一栅极绝缘膜21的膜厚为1.2μm，第二栅极绝缘膜22的膜厚为400nm，第一层间绝缘膜25的膜厚为250nm的结构作为前提。
由图25所示的模拟结果可知，本有源矩阵基板10(设置有第一薄膜部41a的结构)中的电容Cx的变动与比较结构(未设置薄膜部的结构)中的Cx’的变动相比非常小。
此外，将电容(保持电容)Cx的变动改至中间灰度(此处是能够显示的灰度等级256灰度等级中的110灰度等级)显示中的(第一像素电极的)有效电位的变动是图26的图表C(0.9mV)，将上述电容Cx’的变动改至中间灰度(110灰度等级)显示中的(第一像素电极的)有效电位的变动是图26的图表D(3.9mV)。
如果有效电位的变动为1mV以下，则无法辨认与周围的亮度差，鉴于此可知，在本有源矩阵基板10中，即便第一保持电容配线52a的线幅偏移1μm，也不会表现为能够辨认的亮度差，而在比较结构中，其表现为能够辨认的亮度差，对显示品质产生影响。
图27是表示对于图26的图表C，改变第一栅极绝缘层21的膜厚(SOG膜厚)时(图表C中的膜厚为1.2μm)，有效电位的变动如何变化的图表。第一栅极绝缘层21的膜厚为1.0μm时有效电位的变动为1.0mV(能够辨认的亮度差的阈值)，因此，可知只要第一保持电容配线52a的线幅偏移在2μm(单侧为1μm，两侧为2μm)内，则第一栅极绝缘层21的膜厚如果是1.0μm以上足以。
此外，图28是表示第一栅极绝缘层21的膜厚(SOG膜厚)与亮度差变化量的关系的图表。由该图可知，如果第一栅极绝缘层21的膜厚为5.0μm以上，则亮度差变化量基本为0。此外，由于第一栅极绝缘层21(SOG膜)采用旋涂法涂布形成，因此，如果膜厚过大则膜厚有可能变得不均匀。因此，第一栅极绝缘层21的膜厚优选在4.0μm以下。
也可以按照图9所示的方式构成本有源矩阵基板。图9所示的有源矩阵基板在一个像素区域70中具备TFT12、像素电极17和接触孔11。本有源矩阵基板具备相互正交的沿着图中左右方向形成的扫描信号线76和沿着图中上下方向形成的数据信号线15。
TFT12具备源极电极9和漏极电极8，其栅极电极6从扫描信号线76引出。源极电极9与数据信号线15连接，漏极电极8通过接触孔11与像素电极17连接。像素电极17是ITO等的透明电极，使来自本有源矩阵基板下的光(背光源光)透过。
在本有源矩阵基板上形成有沿着扫描信号线76的方向在像素区域中央延伸的保持电容配线52。
而且，像素电极17作为电容C的一个电极起作用，保持电容配线52作为该电容C的另一个电极起作用。该电容C具有作为保持电容的功能。
在本有源矩阵基板中，来自数据信号线15的数据(信号电位)通过TFT12的源极电极9和漏极电极8被赋予像素电极17。
由于在本有源矩阵基板上设置有覆盖扫描信号线(各个晶体管的栅极电极)和保持电容配线的栅极绝缘膜，因此，栅极绝缘膜在像素区域70中具有与保持电容配线52重叠的导电体上区域38。
在本实施方式中，在栅极绝缘膜的导电体上区域38内形成膜厚变小的薄膜部31。栅极绝缘膜具备多个栅极绝缘层，但是，通过将其中的至少一个局部地除去或者使其变薄，由此形成薄膜部31。更为详细地来讲，薄膜部31是以左右方向为长边方向的长方形形状，局部地形成在导电体上区域38的中央部。
在图9的结构中，由于薄膜部31也被设置在栅极绝缘膜的导电体上区域38中，因此，保持电容配线52具有相对于薄膜部31的偏移余量。因此，即便保持电容配线52的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部31的范围，则电容C的电容值几乎不发生变化。
此外，由于薄膜部31被设置在栅极绝缘膜与像素电极17重叠的区域中(即，整个薄膜部31与像素电极17重叠)，因此，像素电极17具有相对于薄膜部31的偏移余量。因此，即便像素电极17的形成幅度发生变动或者对准发生偏移，只要其边缘在不处于薄膜部31的范围，则电容C几乎不发生变化。
也可以按照图19所示的方式构成本有源矩阵基板。如图19所示，有源矩阵基板在一个像素区域中具备TFT412、像素电极417(电容电极)、保持电容配线452(导电体)、相互正交的沿着图中左右方向形成的扫描信号线416和沿着图中上下方向形成的数据信号线415。
保持电容配线452按照与像素电极417的边缘中沿着数据信号线415的边缘E1和与之相对的边缘E2重叠的方式形成H型。这样，在像素电极417和保持电容配线452重叠的部分形成保持电容C。图中并未表示，但是，在保持电容配线452上以覆盖它的方式形成有栅极绝缘膜。
在本实施方式中，如图19所示，在栅极绝缘膜中位于导电体上的区域内形成膜厚变小的薄膜部431。薄膜部431形成H型，其整体与保持电容配线452重叠，其一部分与像素电极417重叠。这样能够在像素电极417和保持电容配线452与薄膜部431的重叠部分支配性地决定上述保持电容C。
在图19的结构中，由于整个薄膜部431也被设置在栅极绝缘膜的导电体上的区域内，因此，保持电容配线452具有相对于薄膜部431的偏移余量。因此，即便保持电容配线452的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部431的范围，则上述保持电容C的电容值几乎不发生变化。
而且，由于薄膜部431按照其整体与保持电容配线452重叠，并且也与像素电极417的边缘E1、E2重叠的方式形成，因此，对于像素电极417或者薄膜部431的左右方向的偏移，像素电极417和薄膜部431的重叠部分的面积得到补偿，保持电容C的电容值难以发生变化。此外，如上所述，由于保持电容配线452按照与像素电极417的边缘E1、E2重叠的方式形成，因此，也可利用其电场屏蔽效果，降低像素电极和数据信号线间的寄生电容。
也可以按照图20所示的方式构成本有源矩阵基板。其中，图21是图20的B1-B2截面图。如图20所示，本有源矩阵基板在一个像素区域中具备TFT312、像素电极317(电容电极)、保持电容配线352(导电体)、相互正交的沿着图中左右方向形成的扫描信号线316和沿着图中上下方向形成的数据信号线315。
保持电容配线352按照与像素电极317的周端(边缘)重叠的方式形成环状。这样，在像素电极317和保持电容配线352重叠的部分形成保持电容C。
如图21所示，在本有源矩阵基板中，在基板20上形成保持电容配线352，并且以覆盖保持电容配线352的方式形成栅极绝缘膜340，并进一步在该栅极绝缘膜340上形成像素电极317。因此，该栅极绝缘膜340在各个像素区域中具有与保持电容配线352重叠的导电体上区域338。
如图20、21所示，在本实施方式中，在栅极绝缘膜的导电体上区域338内形成膜厚变小的薄膜部331。薄膜部331形成环状，其整体与保持电容配线352重叠，其一部分与像素电极317重叠。由此能够在像素电极317和保持电容配线352与薄膜部331的重叠部分388上支配性地决定上述保持电容C。
在图20的结构中，由于整个薄膜部331也被设置在栅极绝缘膜的导电体上区域内，因此，保持电容配线352具有相对于薄膜部331的偏移余量。因此，即便保持电容配线352的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部331的范围，则上述保持电容C的电容值几乎不发生变化。
而且，由于薄膜部331按照其整体与保持电容配线352重叠，并且也与像素电极317的边缘重叠的方式形成，因此，对于像素电极317或者薄膜部331的左右方向的偏移，像素电极317和薄膜部331的重叠部分的面积得到补偿，上述保持电容C的电容值难以发生变化。此外，由于保持电容配线352按照与像素电极317的边缘中沿着数据信号线315的边缘和与之相对的边缘重叠的方式形成，因此，也可利用其电场屏蔽效果，降低像素电极和数据信号线间的寄生电容。
(实施方式2)
根据图5～图8和图10对本发明的实施方式2进行说明如下。
图5是表示本实施方式的有源矩阵基板的概略结构的平面图。如该图所示，本有源矩阵基板用于多像素驱动，在一个像素区域110中包括第一TFT(薄膜晶体管)112a、第二TFT112b、第一像素电极117a、第二像素电极117b、第一漏极引出电极107a、第一漏极引出电极107b、第一漏极引出配线147a、第一漏极引出配线147b、第一接触孔111a和第二接触孔111b。
此外，在本有源矩阵基板上包括相互正交的沿着图中左右方向形成的扫描信号线116和沿着图中上下方向形成的数据信号线115。在像素区域110内，在上半部分设置有第一像素电极117a，在下半部分设置有第二像素电极117b，扫描信号线116横贯中央部。该扫描信号线116与第一像素电极117a(在图5中为第一像素电极117a的下部)和第二像素电极117b(在图5中为第二像素电极117b的上部)重叠。此外，数据信号线115按照与第一和第二像素电极(117a、117b)的左侧边缘重叠的方式形成。在数据信号线115和扫描信号线116的交点附近形成有第一和第二TFT112a、112b。
第一TFT112a具备源极电极109与第一漏极电极108a，其栅极电极是扫描信号线116的一部分。此外，第一TFT112b具备源极电极109与第二漏极电极108b，其栅极电极是扫描信号线116的一部分。这样，第一和第二TFT112a、112b共用源极电极和栅极电极。
源极电极109与数据信号线115连接，第一漏极电极108a通过漏极引出配线147a、第一漏极引出电极107a和接触孔111a与像素电极117a连接。此外，第二漏极电极108b通过第二漏极引出配线147b、第二漏极引出电极107b和接触孔111b与第二像素电极117b连接。第一和第二像素电极117a、117b是ITO等的透明电极，使来自本有源矩阵基板下的光(背光源光)透过。
在本有源矩阵基板上具备形成在基板面上并且沿着图中左右方向的第一和第二保持电容配线152a、152b。第一保持电容配线152a与第一漏极引出电极107a重叠，第二保持电容配线152b与第二漏极引出电极107b重叠。
而且，第一漏极引出电极107a作为电容C3的一个电极起作用，第一保持电容配线152a作为该电容C3的另一个电极起作用。同样，第二漏极引出电极107b作为电容C4的一个电极起作用，第二保持电容配线152b作为该电容C4的另一个电极起作用。这些电容C3、C4分别兼具用作保持电容和像素电极电位的控制用电容的功能。
在本有源矩阵基板中，来自数据信号线115的数据(信号电位)通过各个TFT(112a、112b)的共用源极电极109、第一和第二漏极电极108a、108b被分别赋予第一和第二像素电极117a、117b，在第一和第二保持电容配线152a、152b上施加有相互相反相位的信号电压，第一和第二像素电极117a、117b被分别控制在不同的电位(在后面详述)。由此能够在一个像素区域110内形成亮的区域与暗的区域，并且能够通过面积灰度等级来表现中间灰度。结果，能够改善斜视角中的泛白等，能够提高显示品质。其中，保持电容是指在下一个数据信号被输入各个像素电极(117a、117b)之前的期间，保持写入各个像素电极(117a、117b)的电位的辅助电容。
由于在有源矩阵基板上设置有覆盖扫描信号线(各个晶体管的栅极电极)和保持电容配线的栅极绝缘膜，因此，栅极绝缘膜在像素区域110中具有与第一保持电容配线152a重叠的第一导电体上区域、和与第二保持电容配线152b重叠的第二导电体上区域。
在本实施方式中，在栅极绝缘膜的第一导电体上区域内形成膜厚变小的第一薄膜部131a。栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或者使其变薄，由此形成第一薄膜部131a。更为详细地来讲，第一薄膜部131a是以左右方向为长边方向的长方形形状，第一导电体上区域形成在与第一像素电极117a重叠的区域中。此外，在栅极绝缘膜的第二导电体上区域内形成膜厚变小的第二薄膜部131b。栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或者使其变薄，由此形成第二薄膜部131b。更为详细地来讲，第二薄膜部131b是以扫描信号线方向为长边方向的长方形形状，第二导电体上区域形成在与第二像素电极117b重叠的区域中。
其中，在本实施方式中，如图5所示，为了提高第一和第二TFT112a、112b的特性，在各个TFT的沟道下区域中也设置有薄膜部131t(与第一或者第二薄膜部相同的结构)。
图6是图5所示的A1-A2线的向视截面图。如图5、6所示，在玻璃基板120上形成有第一保持电容配线152a，(覆盖扫描信号线116的)栅极绝缘膜140覆盖玻璃基板面和第一保持电容配线152a。在该栅极绝缘膜140上形成有第一漏极引出电极107a。而且，按照覆盖该第一漏极引出电极107a的一部分、第一和第二TFT112a、112b的沟道部的方式形成有第一层间绝缘膜125。进一步，在该第一层间绝缘膜125上隔着第二层间绝缘膜126形成有第一像素电极117a。而且，在接触孔111a内，第一和第二层间绝缘膜125、126被除去，第一漏极引出电极107a与像素电极117a在孔内接触。
其中，作为第一层间绝缘膜125，使用氮化硅、氧化硅等无机绝缘膜或者它们的叠层膜等。在本实施方式中，使用200nm～500nm左右的膜厚的氮化硅。作为第二层间绝缘膜126可以使用感光性丙烯酸类树脂等的树脂膜、SOG膜。在本实施方式中，使用2000nm～4000nm
Figure A200680053843D00322
左右的膜厚的感光性丙烯酸类树脂膜。
栅极绝缘膜140具备SOG材料构成的第一栅极绝缘层121和SiNx构成的第二栅极绝缘层122，第一导电体上区域138a的一部分，第一栅极绝缘层121被除去，成为第一薄膜部131a。在该第一薄膜部131a上形成有第一漏极引出电极107a，在该第一漏极引出电极107a上形成有第一像素电极117a。
这样，通过使栅极绝缘膜中的位于第一保持电容配线152a与第一漏极引出电极107a之间的部分的一部分形成得薄(形成第一薄膜部131a)，由此能够在第一保持电容配线152a和第一薄膜部131a的重叠部分188a支配性地决定上述电容C3的电容值。同样，通过使栅极绝缘膜中的位于第二保持电容配线152b与第二漏极引出电极107b之间的部分的一部分形成得薄(形成第二薄膜部131b)，由此能够在第二保持电容配线152b和第二薄膜部131b的重叠部分支配性地决定上述电容C4的电容值。
此处，由于整个第一薄膜部131a被设置在栅极绝缘膜140中的第一导电体上区域138a中，因此，第一保持电容配线152a具有相对于第一薄膜部131a的偏移余量。因此，即便第一保持电容配线152a的线幅发生变动或者对准发生偏移，只要其边缘在不处于第一薄膜部131a的范围，则电容C3的电容值几乎不发生变化。
此外，由于第一薄膜部131a被设置在栅极绝缘膜140与第一漏极引出电极107a重叠的区域中(即，整个第一薄膜部131a与第一漏极引出电极107a重叠)，因此，第一漏极引出电极107a具有相对于第一薄膜部131a的偏移余量。因此，即便第一漏极引出电极107a的形成幅度发生变动或者对准发生偏移，只要其边缘在不处于第一薄膜部131a的范围，则电容C3几乎不发生变化。
由以上可知，根据本有源矩阵基板，不仅能够抑制电容C3的电容值乃至第一像素电极117a的电位控制量在基板内发生参差不齐，而且，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。即，如果在利用Cs控制(保持电容配线的控制)进行多像素驱动的显示装置中显示规定的中间灰度，(在制造有源矩阵基板时，在各个曝光处理中曝光量发生变化，抗蚀剂图案的线幅参差不齐，或者对准发生偏移，因此由保持电容配线与漏极引出电极形成的电容的电容值在基板内出现参差不齐)，存在有在与各个曝光处理对应的各个曝光区域(显示区域)中产生亮度差的问题，根据本实施方式，由于能够有效地抑制电容C3的电容值在基板内参差不齐，因此，能够解决上述问题。
同样，根据本有源矩阵基板，不仅能够抑制电容C4的电容值乃至第二像素电极117b的电位控制量在基板内发生参差不齐，而且，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。即，根据本实施方式，由于能够有效地抑制电容C4的电容值在基板内参差不齐，因此，能够解决上述这种如果在以Cs控制进行多像素驱动的显示装置中显示规定中间灰度时在与各个曝光处理对应的各个显示区域中产生亮度差的问题。
如图7所示，本实施方式的有源矩阵基板也可以在第一漏极引出电极107a与栅极绝缘膜140(第二栅极绝缘层122)之间设置半导体层124。这样，即便在构成薄膜部131a的第二栅极绝缘层122上存在小孔(pin hole)，也能防止第一漏极引出电极107a与保持电容配线152a发生短路。
此外，如图8所示，本实施方式的有源矩阵基板也可以采用以下结构：通过设置连接第一漏极电极108a和第一像素电极117a的接触孔111a、连接第一像素电极117a和第一漏极引出电极107a的接触孔181a，而不形成图5的第一漏极引出配线147a。这样，因未形成第一漏极引出配线，相应地能够提高开口率。
此外，也可以按照图10所示的方式构成本实施方式的有源矩阵基板。图10所示的有源矩阵基板在一个像素区域170中具备TFT112、像素电极117、漏极引出电极107和接触孔111。本有源矩阵基板具备相互正交的沿着图中左右方向形成的扫描信号线176和沿着图中上下方向形成的数据信号线115、和沿着图中左右方向横贯像素区域170中央的保持电容配线152。
TFT112具备源极电极109和漏极电极108，其栅极电极106从扫描信号线176引出。源极电极109与数据信号线115连接，漏极电极108通过接触孔111与像素电极117连接。像素电极117是ITO等的透明电极，使来自本有源矩阵基板下的光(背光源光)透过。
保持电容配线152与漏极引出电极107重叠。而且，漏极引出电极107作为电容c的一个电极起作用，保持电容配线152作为该电容c的另一个电极起作用。该电容c具备作为保持电容的功能。
在本有源矩阵基板中，来自数据信号线115的数据(信号电位)通过TFT112的源极电极109和漏极电极108被赋予像素电极117。
由于在本有源矩阵基板上设置有覆盖扫描信号线(各个晶体管的栅极电极)和保持电容配线的栅极绝缘膜，因此，栅极绝缘膜在像素电极170中具有与保持电容配线152重叠的导电体上区域138。
在本实施方式中，在栅极绝缘膜的导电体上区域138内形成膜厚变小的薄膜部131。栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或者使其变薄，由此形成薄膜部131。更为详细地来讲，薄膜部131是以左右方向为长边方向的长方形形状，其局部地形成在导电体上区域138的中央部。
在图10的结构中，由于整个薄膜部131也被设置在栅极绝缘膜的导电体上区域138中，因此，保持电容配线152具有相对于薄膜部131的偏移余量。因此，即便保持电容配线152的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部131的范围，则电容c的电容值几乎不发生变化。
此外，由于薄膜部131被设置在栅极绝缘膜与漏极引出电极107重叠的区域中(即，整个薄膜部131与漏极引出电极107重叠)，因此，漏极引出电极107具有相对于薄膜部131的偏移余量。因此，即便漏极引出电极107的形成幅度发生变动或者对准发生偏移，只要其边缘在不处于薄膜部131的范围，则电容c几乎不发生变化。
(实施方式3)
也可以按照图22所示的方式构成本有源矩阵基板。图23是图22的A1-A2截面图。如图22所示，本有源矩阵基板在一个像素区域中具备TFT212、第一像素电极217a和第二像素电极217b电容电极)、接触孔211、控制电容电极252(导电体)、相互正交的沿着图中左右方向形成的扫描信号线216和沿着图中上下方向形成的数据信号线215。
控制电容电极252按照与第一和第二像素电极两者重叠的方式，形成以扫描信号线216方向为长边方向的长方形形状。这样，第一像素电极217a和控制电容电极252所形成的电容C1与控制电容电极252和第二像素电极217b所形成的电容C2串联连接，第一和第二像素电极217a、217b成为电容耦合的结构。
如图23所示，在本有源矩阵基板中，在基板20上形成有栅极绝缘膜240，并且在栅极绝缘膜240上形成有控制电容电极252，在该控制电容电极252上形成有覆盖晶体管212(参照图22)的沟道部分的层间绝缘膜225。因此，该层间绝缘膜225在各个像素区域中具有与控制电容电极252重叠的导电体上区域238(参照图22)。
如图22、23所示，在本实施方式中，在层间绝缘膜的导电体上区域238内形成膜厚变小的薄膜部231a、231b。层间绝缘膜225具备多个绝缘层，通过将其中的至少一个局部地除去或者使其变薄，由此形成薄膜部231a、231b。具体来讲，薄膜部231a是以左右方向为长边方向的长方形形状，并且按照其整体与控制电容电极252和第一像素电极217a重叠的方式形成。
同样，薄膜部231b是以左右方向为长边方向的长方形形状，并且按照其整体与控制电容电极252和第二像素电极217b重叠的方式形成。这样，在第一像素电极217a和控制电容电极252与薄膜部231a的重叠部分(图23的288)，上述电容C1被支配性地决定，在第二像素电极217b和控制电容电极252与薄膜部231b的重叠部分，上述电容C2被支配性地决定。
在图22的结构中，由于整个薄膜部231a也被设置在层间绝缘膜的导电体上区域238中，因此，控制电容电极252具有相对于薄膜部231a的偏移余量。因此，即便控制电容电极252的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部231a的范围，则电容C1的电容值几乎不发生变化。此外，即便第一像素电极217a的对准等出现偏移，只要其边缘在不处于薄膜部231a的范围，则电容C1的电容值几乎不发生变化。
同样，即便控制电容电极252的线幅发生变动或者对准发生偏移，只要其边缘在不处于薄膜部231b的范围，则电容C2的电容值几乎不发生变化。此外，即便第二像素电极217b的对准等出现偏移，只要其边缘在不处于薄膜部231b的范围，则电容C2的电容值几乎不发生变化。
此外，也可以按照图24的方式对图22所示的有源矩阵基板进行变形。即，也可以在各个像素区域中，按照与第一和第二像素电极217a、217b重叠的方式，在层间绝缘膜的导电体上区域238的中央部设置一个薄膜部231。
图11表示将本有源矩阵基板制成液晶面板时的结构。如该图所示，本液晶面板80从背光源光源一侧依次具备偏光板81、本有源矩阵基板100(参照图1、图5等)、取向膜82、液晶层83、彩色滤光片基板84和偏光板85。彩色滤光片基板84从液晶层83一侧依次具备取向膜85、共用(相对)电极86、着色层87(包括黑色矩阵99)、玻璃基板88。而且，在该共用(相对)电极86上设置有液晶分子取向控制用突起(肋)86x。液晶分子取向控制用突起86x例如采用感光性树脂形成。作为肋86x的(从基板面垂直方向观看时的)平面形状，可以列举按照一定的周期弯曲成锯齿形的带状(横V字形状)等。
此处，说明在制成液晶面板时的在有源矩阵基板与彩色滤光片基板之间封入液晶的方法。对于液晶的封入方法，可以采用在基板周边设置用于液晶注入的注入口，在真空下将注入口浸在液晶中，通过开放大气而注入液晶后用UV固化树脂等密封注入口的真空注入法等方法进行。但是，垂直取向的液晶面板中，与水平取向面板相比，注入时间非常长，因此，优选使用以下所示的液晶滴下贴合法。首先，在有源矩阵基板的周围涂布UV固化型密封树脂，利用滴下法在彩色滤光片基板上滴下液晶。利用液晶滴下法，在密封的内侧部分规则地滴下最佳量的液晶，使得通过液晶成为所希望的单元间隙。接着，如上所述，为了贴合已进行密封描绘和液晶滴下的彩色滤光片基板与有源矩阵基板，将贴合装置内的气氛减压至1Pa，在该减压下进行基板的贴合。然后，将气氛变成大气压后压坏密封部分，得到所希望的单元间隙。接着在利用UV照射暂时固化密封树脂后，为了最终固化密封树脂进行烘烤。此刻，液晶遍及密封树脂的内侧，液晶变成填充在单元内的状态。烘烤结束后，将其分割成面板单位，粘贴偏光板。由此，图11所示的液晶面板制作完成。
下面，对本实施方式的液晶显示装置进行说明。
图12是表示本液晶显示装置509的概略结构的框图。如图12所示，液晶显示装置509具备Y/C分离电路500、视频色度电路501、A/D转换器502、液晶控制器503、具有本有源矩阵基板的液晶面板504、背光源驱动电路505、背光源506、微机507和灰度等级电路508。
在液晶显示装置509中显示的图像信号和影像信号被输入Y/C分离电路500，分离成亮度信号和色信号。这些亮度信号和色信号在视频色度电路501中被转换成与光的三原色的R、G、B对应的模拟RGB信号。而且，该模拟RGB信号在A/D转换器502中被转换成数字RGB信号，并被输入液晶控制器503中。
被输入该液晶控制器503中的数字RGB信号从液晶控制器503输入液晶面板504。在液晶面板504中，在规定的时间从液晶控制器503输入数字RGB信号，并且从灰度等级电路508供给RGB各自的灰度等级电压。此外，利用背光源驱动电路505驱动背光源506，在液晶面板504上照射光线。这样，液晶面板504显示图像或视频。此外，包括上述各个处理，整个液晶显示装置509的控制均由微机507进行。
作为上述影像信号，可以列举基于电视播放的影像信号、利用照相机拍摄的影像信号、通过互联网线路供给的影像信号等各种影像信号。
此外，如图13所示，本发明的液晶显示装置509与接收电视播放并且输出影像信号的调谐部600连接，由此能够根据从调谐部600输出的影像信号进行影像(图像)显示。在此情况下，液晶显示装置509与调谐部600构成电视接收机601。
当将上述液晶显示装置作为电视接收机601时，例如，如图14所示，采用以第一框体801与第二框体806将其包入的方式夹持液晶显示装置509的结构。第一框体801形成有用于使在液晶显示装置509中显示的影像透过的开口部801a。此外，第二框体806覆盖液晶显示装置509的背面一侧，设置有用于操作该液晶显示装置509的操作用电路805，并且在下方安装有支承用部件808。
下面，对进行多像素驱动(具备多像素驱动用的有源矩阵基板)的本液晶显示装置的一个例子进行说明。图15是表示该液晶显示装置的结构的模式图。
液晶显示装置509具备液晶面板504、对源极线S1……进行驱动的源极驱动器540(数据信号线驱动电路)、对栅极线G1……进行驱动的栅极驱动器541(扫描信号线驱动电路)、对保持电容配线(信号线)Cs1……进行驱动的Cs控制电路543、和对源极驱动器540和栅极驱动器541以及Cs用控制电路543进行控制的显示控制电路542。
液晶面板504的结构如图11(对于有源矩阵基板，也参照图1、图5等)所示，如图16、17所示，由第一像素电极17a、相对电极(Vcom)和两者间的液晶层构成第一子像素电容Csp1，由第二像素电极17b、相对电极(Vcom)和两者间的液晶层构成第二子像素电容Csp2。其中，在本液晶显示装置509中以成为常黑的方式配置有偏光板。
显示控制电路542从外部的信号源接收表示应显示的图像的数字视频信号Dv、与该视频信号Dv对应的水平同步信号HSY和垂直同步信号VSY、用于控制显示动作的控制信号Dc，根据这些信号Dv、HSY、VSY、Dc，生成并输出数据启动脉冲信号SSP、数据时钟信号SCK、表示应显示的图像的数字图像信号DA、栅极启动脉冲信号GSP、栅极时钟信号GCK、栅极驱动器输出控制信号GOE，作为用于在液晶面板504中显示该数字视频信号Dv所表示的图像的信号。
更为详细地来讲，根据需要在内部存储器中对视频信号Dv进行过时间调整等以后，作为数字图像信号DA从显示控制电路542输出，生成数据时钟信号SCK，作为与该数字图像信号DA表示的图像的各个像素对应的脉冲所构成的信号，根据水平同步信号HSY，生成数据启动脉冲信号SSP，作为在每一个水平扫描期间只在规定期间成为高电平(H电平)的信号，根据垂直同步信号VSY，生成栅极启动脉冲信号GSP，作为在每一个帧期间(一个垂直扫描期间)只在规定期间成为H电平的信号，根据水平同步信号HSY生成栅极时钟信号GCK，根据水平同步信号HSY和控制信号Dc生成栅极驱动器输出控制信号GOE。
如上所述，在显示控制电路542中生成的信号中，数字图像信号DA与数据启动脉冲信号SSP和数据时钟信号SCK被输入源极驱动器540，栅极启动脉冲信号GSP和栅极时钟信号GCK与栅极驱动器输出控制信号GOE被输入栅极驱动器541。
源极驱动器540根据数字图像信号DA与数据启动脉冲信号SSP和数据时钟信号SCK，在每一个水平扫描期间依次生成数据信号，作为数字图像信号DA所表示的图像的各个水平扫描线的相当于像素值的模拟电压，并将这些数据信号分别施加在源极线S上。
此外，GCK和GSP被输入Cs控制电路543。Cs用控制电路542控制Cs信号波形的相位和宽度。
下面，利用图16～图17和图1、图5等说明本液晶显示装置509的驱动(多像素驱动)方法的一个例子。
在本实施方式中，从共用的数据信号线向第一像素电极17a和第二像素电极17b供给显示信号电压，其后使各个TFT12a、12b为断开状态后，使第一保持电容配线52a和第二保持电容配线52b的电压以相互各异的方式变化。这样，在一个像素内形成基于第一子像素电容Csp1的高亮度区域、和基于第二子像素电容Csp2的低亮度区域。在此结构中，由于从一根数据信号线向两个像素电极供给显示信号电压，因此，具有无需增加数据信号线的数量和驱动它们的源极驱动器的数量的优点。
图17是图16所示的电路的各部的电压的时序图。其中，Vg是扫描信号线(第一和第二TFT的栅极电极)的电压，Vs是数据信号线的电压(源极电压)，Vcs1是第一保持电容配线的电压，Vcs2是第二保持电容配线的电压，Vlc1是第一像素电极的电压，Vlc2是第一像素电极的电压。其中，在液晶显示装置中，为了使液晶不极化，一般进行帧反转、线反转、点反转等交流驱动。即，在第n帧向源极电压的中央值Vsc施加正极性的源极电压(Vsp)，在接下来的(n+1)帧中向Vsc施加负极性的源极电压(Vsn)，并且，在每个帧中进行点反转。此外，以振幅电压Vad使第一保持电容配线的电压和第二保持电容配线的电压偏振，并且使两者的相位偏差180度。
对n帧中的各个电压波形的经时变化进行说明。
首先，在时刻T0，Vcs1＝Vcom—Vad，Vcs2＝Vcom+Vad。其中，Vcom是相对电极的电压。
在时刻T1，Vg从VgL变为VgH，各个TFT均变为导通状态。结果，Vlc1和Vlc2上升至Vsp，保持电容Cs1、Cs2和子像素电容Csp1、Csp2被充电。
在时刻T2，Vg从VgH变为VgL，各个TFT变成断开状态，保持电容Cs1、Cs2和子像素电容Csp1、Csp2与数据信号线电绝缘。此外，紧接其后由于寄生电容等的影响发生馈通现象，Vlc1＝Vsp—Vd1，Vlc2＝Vsp—Vd2。
在时刻T3，Vcs1从Vcom—Vad变为Vcom+Vad，Vcs2从Vcom+Vad变为Vcom—Vad。结果，Vlc1＝Vsp—Vd1+2×K×Vad，Vlc2＝Vsp—Vd2—2×K×Vad。此处，K＝Ccs/(Clc+Ccs)，Ccs是各个保持电容(Cs1、Cs2)的电容值，Clc是各个子像素电容(Csp1、Csp2)的电容值。
在时刻T4，Vcs1从Vcom+Vad变为Vcom—Vad，Vcs2从Vcom—Vad变为Vcom+Vad。结果，Vlc1＝Vsp—Vd1，Vlc2＝Vsp—Vd2。
在时刻T5，Vcs1从Vcom—Vad变为Vcom+Vad，Vcs2从Vcom+Vad变为Vcom—Vad。结果，Vlc1＝Vsp—Vd1+2×K×Vad，Vlc2＝Vsp—Vd2—2×K×Vad。
然后，每当在水平扫描期间1H的整数倍时，重复时刻T4、T5，直至接下来Vg＝Vgh并进行写入。因此，Vlc1的有效值变为Vsp—Vd1+K×Vad，Vlc2的有效值变为Vsp—Vd2—K×Vad。
由以上可知，在第n帧中，各个子像素电容(第一子像素电容Csp1、第二子像素电容Csp2)的有效电压(V1、V2)变为V1＝Vsp—Vd1+K×Vad—Vcom，V2＝Vsp—Vd2—K×Vad—Vcom，因此，在一个像素内形成基于第一子像素电容Csp1的高亮度区域和基于第二子像素电容Csp2的低亮度区域。
下面，说明n+1帧的各个电压波形的经时变化。
首先，在时刻T0，Vcs1＝Vcom+Vad，Vcs2＝Vcom—Vad。其中，Vcom是相对电极的电压。
在时刻T1，Vg从VgL变为VgH，各个TFT均变成导通状态。结果，Vlc1和Vlc2降至Vsn，保持电容Cs1、Cs2和子像素电容Csp1、Csp2被充电。
在时刻T2，Vg从VgH变为VgL，各个TFT变成断开状态，保持电容Cs1、Cs2和子像素电容Csp1、Csp2与数据信号线电绝缘。此外，紧接其后由于寄生电容等的影响发生馈通现象，Vlc1＝Vsn—Vd1，Vlc2＝Vsn—Vd2。
在时刻T3，Vcs1从Vcom+Vad变为Vcom—Vad，Vcs2从Vcom—Vad变为Vcom+Vad。结果，Vlc1＝Vsn—Vd1—2×K×Vad，Vlc2＝Vsn—Vd2+2×K×Vad。此处，K＝Ccs/(Clc+Ccs)，Ccs是各个保持电容(Cs1、Cs2)的电容值，Clc是各个子像素电容(Csp1、Csp2)的电容值。
在时刻T4，Vcs1从Vcom—Vad变为Vcom+Vad，Vcs2从Vcom+Vad变为Vcom—Vad。结果，Vlc1＝Vsn+Vd1，Vlc2＝Vsn+Vd2。
在时刻T5，Vcs1从Vcom+Vad变为Vcom—Vad，Vcs2从Vcom—Vad变为Vcom+Vad。结果，Vlc1＝Vsn—Vd1—2×K×Vad，Vlc2＝Vsn—Vd2+2×K×Vad。
然后，每当在水平扫描期间1H的整数倍时，重复时刻T4、T5，直至接下来Vg＝Vgh并进行写入。因此，Vlc1的有效值变为Vsn—Vd1—K×Vad，Vlc2的有效值变为Vsn—Vd2+K×Vad。
由以上可知，在第n帧时，各个子像素电容(Csp1、Csp2)的有效电压(V1、V2)变为V1＝Vsn—Vd1—K×Vad—Vcom，V2＝Vsn—Vd2+K×Vad—Vcom，因此，在一个像素内形成基于第一子像素电容Csp1的高亮度区域和基于第二子像素电容Csp2的低亮度区域。
此处，在大型的有源矩阵基板中，存在有在各个曝光处理中曝光量发生变化，(因为由于抗蚀剂图案的线幅参差不齐或者对准发生偏移而使上述K的值在基板内参差不齐)在与各个曝光处理对应的每个曝光区域(显示区域)中产生亮度差的问题，但是，根据本有源矩阵基板，由于能够有效地抑制K的值在基板内的参差不齐，因此，能够解决上述问题。
再者，在上述方法中，简单地使Vcs1与Vcs2的相位偏差180度，但是只要能够在一个像素区域内形成亮区域与暗区域即可，相位的偏差不一定是180度也可以。此外，Vcs1与Vcs2的脉冲宽度与Vs相等，但是并非局限于此，例如，考虑在驱动大型高精细的液晶显示装置的情况下的因Cs信号延迟引起的保持电容的充电不足而优选变更脉冲宽度。这些可以通过输入GSP、GCK的Cs用控制电路来控制。
此外，如图18所示，也可以使Vcs1为在T2时Vg变成“L”(各个TFT12a、12b断开)后的T3变成“High”(或者变成“Low”)的波形，使Vcs2为从T3开始一个水平期间(1H)后的T4变成“Low”(或者变成“High”)的波形。即，进行电位控制，使得在各个晶体管被断开后，Vcs1上升并在该帧中维持该上升后的状态，并且从Vcs1上升后偏差1H期间Vcs2下降，并在该帧中维持该下降后的状态，或者，进行电位控制，使得在各个晶体管被断开后，Vcs1下降并在该帧中维持该下降后的状态，并且从Vcs1的下降后偏差1H期间Vcs2上升，并在该帧中维持该上升后的状态。
下面，说明图18的n帧中的各个电压波形的经时变化。
首先，在时刻T0，Vcs1＝Vcom—Vad，Vcs2＝Vcom+Vad。其中，Vcom是相对电极的电压。
在时刻T1，Vg从VgL变为VgH，各个TFT均变成导通状态。结果，Vlc1和Vlc2上升至Vsp，保持电容Cs1、Cs2和子像素电容Csp1、Csp2被充电。
在时刻T2，Vg从VgH变为VgL，各个TFT变成断开状态，保持电容Cs1、Cs2和子像素电容Csp1、Csp2与数据信号线电绝缘。此外，紧接其后由于寄生电容等的影响发生馈通现象，Vlc1＝Vsp—Vd1，Vlc2＝Vsp—Vd2。
在时刻T3，Vcs1从Vcom—Vad变为Vcom+Vad。在时刻T4(T3的1H后)，Vcs2从Vcom+Vad变为Vcom—Vad。结果，Vlc1＝Vsp—Vd1+2×K×Vad，Vlc2＝Vsp—Vd2—2×K×Vad。此处，K＝Ccs/(Clc+Ccs)，Ccs是各个保持电容(Cs1、Cs2)的电容值，Clc是各个子像素电容(Csp1、Csp2)的电容值。
由以上可知，在第n帧中，各个子像素电容(第一子像素电容Csp1、第二子像素电容Csp2)的有效电压(V1、V2)变为V1＝Vsp—Vd1+2×K×Vad—Vcom，V2＝Vsp—Vd2—2×K×Vad—Vcom，因此，在一个像素内形成基于第一子像素电容Csp1的亮子像素和基于第二子像素电容Csp2的暗子像素。
这样，Vcs1和Vcs2波形的钝化(なまり)对漏极有效电位的影响变小，对降低亮度不均有效。
再者，图1、图3、图5、图8所示的有源矩阵基板是上下(沿着数据信号线的方向)邻接的像素彼此共用各个保持电容配线的结构，在上下邻接的像素彼此不共用各个保持电容配线的结构中，如图29所示，也可以使Vcs1为在T2时Vg变成“L”(各个TFT12a、12b断开)后的T3变成“High”(或者变成“Low”)的波形，同样，使Vcs2为在T2时Vg变成“L”后的T3变成“Low”(或者变成“High”)的波形。即，进行电位控制，使得在各个晶体管被断开后，Vcs1上升并在该帧中维持该上升后的状态，并且与Vcs1的上升同步使Vcs2下降，并在该帧中维持该下降后的状态，或者，进行电位控制，使得在各个晶体管被断开后，Vcs1下降并在该帧中维持该下降后的状态，并且与Vcs1的下降同步使Vcs2上升，并在该帧中维持该上升后的状态。
本发明并不局限于上述各个实施方式，对于适当组合在不同的实施方式中公开的技术方法而获得的实施方式，也包括在本发明的技术范畴之内。
产业上的可利用性
本发明的有源矩阵基板例如适用于液晶电视。

Claims (46)

1.一种有源矩阵基板，其在各个像素区域具备晶体管和与该晶体管连接且能够作为电容的一个电极起作用的电容电极，其特征在于：
其具备位于所述电容电极的下层且能够作为所述电容的另一个电极起作用的导电体和覆盖该导电体的绝缘膜，
该绝缘膜在与导电体重叠的导电体上区域中具有膜厚变小的薄膜部，该薄膜部的至少一部分与所述电容电极重叠。
2.根据权利要求1所述的有源矩阵基板，其特征在于：
所述薄膜部局部地形成在导电体上区域的中央部分。
3.根据权利要求1所述的有源矩阵基板，其特征在于：
所述薄膜部的全部与所述电容电极重叠。
4.根据权利要求1所述的有源矩阵基板，其特征在于：
所述绝缘膜是覆盖各个晶体管的栅极电极的栅极绝缘膜。
5.根据权利要求4所述的有源矩阵基板，其特征在于：
所述电容电极是与晶体管的漏极电极连接的像素电极。
6.根据权利要求4所述的有源矩阵基板，其特征在于：
所述电容电极是从晶体管的漏极电极引出的漏极引出电极。
7.根据权利要求4所述的有源矩阵基板，其特征在于：
所述导电体是保持电容配线的一部分。
8.根据权利要求4所述的有源矩阵基板，其特征在于：
所述导电体是在扫描方向的前段或者后段的扫描信号线的一部分。
9.根据权利要求5所述的有源矩阵基板，其特征在于：
在所述薄膜部上，隔着覆盖所述晶体管的沟道部分的第一层间绝缘膜形成有像素电极。
10.根据权利要求6所述的有源矩阵基板，其特征在于：
在所述薄膜部上直接形成有漏极引出电极。
11.根据权利要求6所述的有源矩阵基板，其特征在于：
在所述薄膜部上，隔着半导体层形成有所述漏极引出电极。
12.根据权利要求10或者11所述的有源矩阵基板，其特征在于：
在所述薄膜部上，形成有所述漏极引出电极与像素电极接触的接触孔。
13.根据权利要求12所述的有源矩阵基板，其特征在于：
在所述接触孔以外的部分，在像素电极与栅极绝缘膜之间配置有覆盖所述晶体管的沟道部分的第一层间绝缘膜、和膜厚比所述薄膜部大的第二层间绝缘膜。
14.根据权利要求4所述的有源矩阵基板，其特征在于：
所述栅极绝缘膜由多个栅极绝缘层构成，
在所述薄膜部中，至少一个栅极绝缘层形成得薄。
15.根据权利要求4所述的有源矩阵基板，其特征在于：
所述栅极绝缘膜由多个栅极绝缘层构成，在薄膜部中具有一个以上的栅极绝缘层，在其它部分具有比之多的栅极绝缘层。
16.根据权利要求15所述的有源矩阵基板，其特征在于：
其具备包含有机物的栅极绝缘层。
17.根据权利要求15所述的有源矩阵基板，其特征在于：
至少一个栅极绝缘层是平坦化膜。
18.根据权利要求15所述的有源矩阵基板，其特征在于：
在所述其它部分，最下层的栅极绝缘层是平坦化膜。
19.根据权利要求15所述的有源矩阵基板，其特征在于：
在所述其它部分，形成有由旋涂玻璃(SOG)材料构成的SOG膜作为最下层的栅极绝缘层，而在所述薄膜部没有形成该SOG膜。
20.根据权利要求18所述的有源矩阵基板，其特征在于：
所述平坦化膜的与基板面相接的部分的厚度比在基板面上形成的导电体的厚度大。
21.根据权利要求16所述的有源矩阵基板，其特征在于：
包含所述有机物的栅极绝缘层的厚度为1.0μm以上5.0μm以下。
22.根据权利要求15所述的有源矩阵基板，其特征在于：
在栅极绝缘膜上设置有覆盖所述晶体管的沟道部分的第一层间绝缘膜，薄膜部以外部分的栅极绝缘膜和第一层间绝缘膜的厚度之和为1.65μm以上5.65μm以下。
23.根据权利要求5所述的有源矩阵基板，其特征在于：
所述导电体是按照与所述像素电极的边缘重叠的方式环状地形成的保持电容配线。
24.根据权利要求7所述的有源矩阵基板，其特征在于：
其具备像素电极作为所述电容电极，并且该像素电极具有沿着与晶体管的源极电极连接的数据信号线的边缘和与其相对的边缘，
所述保持电容配线按照与所述两个边缘分别重叠的方式形成。
25.根据权利要求1所述的有源矩阵基板，其特征在于：
具备第一像素电极作为所述电容电极，并且具备与所述导电体构成电容的第二像素电极，
由所述第一像素电极和导电体构成的电容与由该导电体和所述第二像素电极构成的电容串联连接。
26.根据权利要求25所述的有源矩阵基板，其特征在于：
所述晶体管的漏极电极与所述导电体用同一材料形成。
27.一种有源矩阵基板，其在各个像素区域具备第一和第二晶体管、与第一晶体管连接且能够作为第一电容的一个电极起作用的第一电容电极、和与第二晶体管连接且能够作为第二电容的一个电极起作用的第二电容电极，其特征在于：
其具备位于所述第一电容电极的下层且能够作为所述第一电容的另一个电极起作用的第一导电体、和位于所述第二电容电极的下层且能够作为所述第二电容的另一个电极起作用的第二导电体，
覆盖各个晶体管的栅极电极和各个导电体的栅极绝缘膜在与第一导电体重叠的第一导电体上区域中具有膜厚变小的第一薄膜部，并且在与第二导电体重叠的第二导电体上区域中具有膜厚变小的第二薄膜部，
所述第一薄膜部的至少一部分与第一电容电极重叠，第二薄膜部的至少一部分与第二电容电极重叠。
28.根据权利要求27所述的有源矩阵基板，其特征在于：
所述第一薄膜部局部地形成在所述第一导电体上区域的中央部分，所述第二薄膜部局部地形成在所述第二导电体上区域的中央部分。
29.根据权利要求27所述的有源矩阵基板，其特征在于：
整个所述第一薄膜部与第一电容电极重叠，整个第二薄膜部与第二电容电极重叠。
30.根据权利要求27所述的有源矩阵基板，其特征在于：
所述第一电容电极是与第一晶体管的漏极电极连接的第一像素电极，所述第二电容电极是与第二晶体管的漏极电极连接的第二像素电极，第一和第二像素电极形成在一个像素区域中。
31.根据权利要求27所述的有源矩阵基板，其特征在于：
所述第一电容电极是从第一晶体管的漏极电极引出的第一漏极引出电极，所述第二电容电极是从第二晶体管的漏极电极引出的第二漏极引出电极。
32.根据权利要求30所述的有源矩阵基板，其特征在于：
所述第一和第二导电体分别是第一和第二保持电容配线的一部分，并且能够对各个保持电容配线个别地进行电位控制，通过该电位控制个别地控制所述第一和第二像素电极的电位。
33.根据权利要求31所述的有源矩阵基板，其特征在于：
其在各个像素区域中具备与所述第一晶体管的漏极电极连接的第一像素电极、与所述第二晶体管的漏极电极连接的第二像素电极，
所述第一和第二导电体分别是第一和第二保持电容配线的一部分，并且能够对各个保持电容配线个别地进行电位控制，通过该电位控制个别地控制所述第一和第二像素电极的电位。
34.根据权利要求32或者33所述的有源矩阵基板，其特征在于：
所述第一保持电容配线的电位被控制成在所述各个晶体管被断开后电位上升，此状态持续至在下一个帧所述各个晶体管被断开为止，并且所述第二保持电容配线的电位被控制成在所述各个晶体管被断开后电位下降，此状态持续至在下一个帧所述各个晶体管被断开为止，或者，
所述第一保持电容配线的电位被控制成在所述各个晶体管被断开后电位下降，此状态持续至在下一个帧所述各个晶体管被断开为止，并且所述第二保持电容配线的电位被控制成在所述各个晶体管被断开后电位上升，此状态持续至在下一个帧所述各个晶体管被断开为止。
35.根据权利要求34所述的有源矩阵基板，其特征在于：
所述第一保持电容配线的电位上升与第二保持电容配线的电位下降偏差一个水平期间，或者，所述第一保持电容配线的电位下降与第二保持电容配线的电位上升偏差一个水平期间。
36.根据权利要求27所述的有源矩阵基板，其特征在于：
在所述第一和第二薄膜部上，分别直接或者隔着半导体层或者隔着覆盖各个晶体管的沟道部分的第一层间绝缘膜，形成有第一和第二电容电极。
37.根据权利要求27所述的有源矩阵基板，其特征在于：
所述栅极绝缘膜由多个栅极绝缘层构成，在所述第一和第二薄膜部中具有一个以上的栅极绝缘层，在其它部分具有比之多的栅极绝缘层。
38.根据权利要求37所述的有源矩阵基板，其特征在于：
其具备包含有机物的栅极绝缘层。
39.根据权利要求37所述的有源矩阵基板，其特征在于：
在所述其它部分，形成有由旋涂玻璃(SOG)材料构成的SOG膜作为最下层的栅极绝缘层，而在所述第一和第二薄膜部没有形成该SOG膜。
40.根据权利要求27所述的有源矩阵基板，其特征在于：
所述栅极绝缘层在与第一和第二晶体管具有的半导体层重叠的区域中也具有膜厚变小的薄膜部。
41.根据权利要求1或者27所述的有源矩阵基板，其特征在于：
所述栅极绝缘膜的所述薄膜部的边缘附近是正楔形状。
42.一种有源矩阵基板，其具备晶体管、导电体、覆盖导电体的绝缘膜、和位于该绝缘膜的上层且与所述导电体形成电容的电容电极，并且该电容电极与晶体管连接，所述有源矩阵基板的特征在于：
所述绝缘膜在与电容电极和导电体重叠的区域的一部分中其膜厚变小。
43.根据权利要求42所述的有源矩阵基板，其特征在于：
所述绝缘膜在膜厚变小的部分以外包含由SOG(旋涂玻璃)材料构成的绝缘层，而在膜厚变小的部分不包含由该SOG材料构成的绝缘层。
44.根据权利要求42所述的有源矩阵基板，其特征在于：
所述绝缘膜是覆盖晶体管的栅极电极的栅极绝缘膜，
所述导电体是保持电容配线，
所述电容电极是与晶体管的漏极电极连接的像素电极，或者从晶体管的漏极电极引出的漏极引出电极。
45.一种显示装置，其特征在于：
其包括权利要求1～44中任一项所述的有源矩阵基板。
46.一种电视接收机，其特征在于：
其包括权利要求45所述的显示装置、和接收电视播放的调谐部。
CN200680053843.1A 2006-03-15 2006-12-05 有源矩阵基板、显示装置、电视接收机 Expired - Fee Related CN101401030B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP071869/2006 2006-03-15
JP2006071869 2006-03-15
JP2006199835 2006-07-21
JP199835/2006 2006-07-21
PCT/JP2006/324267 WO2007108181A1 (ja) 2006-03-15 2006-12-05 アクティブマトリクス基板、表示装置、テレビジョン受像機

Publications (2)

Publication Number Publication Date
CN101401030A true CN101401030A (zh) 2009-04-01
CN101401030B CN101401030B (zh) 2011-01-12

Family

ID=38522218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680053843.1A Expired - Fee Related CN101401030B (zh) 2006-03-15 2006-12-05 有源矩阵基板、显示装置、电视接收机

Country Status (9)

Country Link
US (1) US8304769B2 (zh)
EP (2) EP2037319A3 (zh)
JP (2) JP4541421B2 (zh)
KR (2) KR101035737B1 (zh)
CN (1) CN101401030B (zh)
DE (1) DE112006003807T5 (zh)
GB (1) GB2449403B (zh)
HK (1) HK1126286A1 (zh)
WO (1) WO2007108181A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105452944A (zh) * 2013-07-26 2016-03-30 夏普株式会社 有源矩阵显示设备及其驱动方法
CN107077821A (zh) * 2014-11-21 2017-08-18 夏普株式会社 有源矩阵基板及包含其之显示装置
CN107209429A (zh) * 2015-02-12 2017-09-26 株式会社半导体能源研究所 显示装置
CN107615156A (zh) * 2015-06-05 2018-01-19 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN109313517A (zh) * 2016-06-09 2019-02-05 夏普株式会社 具有触摸面板的显示装置及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117762B2 (ja) 2007-05-18 2013-01-16 株式会社半導体エネルギー研究所 液晶表示装置
KR101542220B1 (ko) * 2007-10-12 2015-08-06 삼성디스플레이 주식회사 액정표시패널
TWI356940B (en) * 2007-10-24 2012-01-21 Chunghwa Picture Tubes Ltd Liquid crystal display panel
CN101896863B (zh) 2007-12-19 2012-04-04 夏普株式会社 液晶装置和电视接收装置
JP5107421B2 (ja) * 2008-03-31 2012-12-26 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
CN102132202A (zh) * 2008-08-27 2011-07-20 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
RU2478225C2 (ru) * 2008-08-27 2013-03-27 Шарп Кабусики Кайся Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, устройство жидкокристаллического дисплея, телевизионный приемник и способ производства подложки активной матрицы
EP2360518A4 (en) * 2008-12-09 2012-07-04 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE AND TV RECEIVER
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
WO2010100789A1 (ja) * 2009-03-05 2010-09-10 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010100788A1 (ja) * 2009-03-05 2010-09-10 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
CN104914637B (zh) * 2009-05-21 2018-04-27 夏普株式会社 液晶面板
EP2541310B1 (en) 2010-02-26 2017-11-29 Sharp Kabushiki Kaisha Liquid crystal display device
RU2512596C1 (ru) 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
US8952878B2 (en) 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device
JP2013242575A (ja) * 2013-06-24 2013-12-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR102083433B1 (ko) 2013-07-12 2020-03-03 삼성디스플레이 주식회사 액정 표시 장치
KR20150011472A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US10833197B2 (en) * 2016-10-19 2020-11-10 Sharp Kabushiki Kaisha TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0659818B2 (ja) 1987-07-14 1994-08-10 株式会社ナブコ ブレ−キ圧力制御装置
JPH079388Y2 (ja) * 1987-07-25 1995-03-06 カシオ計算機株式会社 薄膜トランジスタ
JPH02248927A (ja) 1989-03-23 1990-10-04 Matsushita Electron Corp 液晶表示装置
US6693681B1 (en) * 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH06148681A (ja) 1992-11-10 1994-05-27 Sanyo Electric Co Ltd 液晶表示装置
JP3084981B2 (ja) 1992-11-20 2000-09-04 セイコーエプソン株式会社 液晶表示装置及びその製造方法
US5380555A (en) * 1993-02-09 1995-01-10 Dow Corning Toray Silicone Co., Ltd. Methods for the formation of a silicon oxide film
JP3229419B2 (ja) 1993-02-10 2001-11-19 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3529153B2 (ja) * 1993-03-04 2004-05-24 三星電子株式会社 液晶表示装置及びその製造方法
JP3401049B2 (ja) 1993-05-26 2003-04-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 階調液晶表示パネル
JPH06337436A (ja) 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US5777700A (en) * 1993-07-14 1998-07-07 Nec Corporation Liquid crystal display with improved viewing angle dependence
JPH07191348A (ja) 1993-12-27 1995-07-28 Rohm Co Ltd 液晶表示装置の製法
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP3083965B2 (ja) 1994-12-06 2000-09-04 シャープ株式会社 アクティブマトリクス基板
JP2565148B2 (ja) 1995-03-31 1996-12-18 セイコーエプソン株式会社 マトリックスアレーの製造方法
JP3477715B2 (ja) * 1995-06-16 2003-12-10 セイコーエプソン株式会社 液晶表示素子、その製造方法及び電子機器
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
CA2190796C (en) * 1995-11-22 2002-07-02 Wendell B. Colson Ceiling cladding system
JPH1048664A (ja) 1996-07-19 1998-02-20 Lg Electron Inc 液晶表示装置及びその製造方法
JP3410296B2 (ja) 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JPH1096955A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置
JPH10102003A (ja) 1996-10-03 1998-04-21 Nippon Steel Corp 絶縁膜および絶縁膜形成用塗布液
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
KR100502093B1 (ko) * 1997-09-25 2005-11-30 삼성전자주식회사 유기절연막을이용한액정표시장치및그제조방법
JP3231261B2 (ja) 1997-03-26 2001-11-19 株式会社アドバンスト・ディスプレイ 液晶表示素子及びこれを用いた液晶表示装置
JP3663825B2 (ja) 1997-04-21 2005-06-22 セイコーエプソン株式会社 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置
JPH10339884A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3226836B2 (ja) 1997-06-26 2001-11-05 日本電気株式会社 液晶表示装置及びその製造方法
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JPH11340462A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP2001098224A (ja) 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4966444B2 (ja) * 2000-11-10 2012-07-04 ゲットナー・ファンデーション・エルエルシー Ｔｆｔ液晶表示装置
KR100392850B1 (ko) * 2000-12-29 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7112844B2 (en) * 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4691647B2 (ja) * 2001-09-04 2011-06-01 旭精工株式会社 コイン受入支払装置
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3745343B2 (ja) 2002-04-23 2006-02-15 株式会社半導体エネルギー研究所 半導体素子
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
JP4248306B2 (ja) * 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100917766B1 (ko) * 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
JP4197322B2 (ja) * 2004-01-21 2008-12-17 シャープ株式会社 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
KR100942265B1 (ko) * 2004-05-31 2010-02-16 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 제조방법
TWI338796B (en) * 2004-10-29 2011-03-11 Chimei Innolux Corp Multi-domain vertically alignmentliquid crystal display panel
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105452944A (zh) * 2013-07-26 2016-03-30 夏普株式会社 有源矩阵显示设备及其驱动方法
CN107077821A (zh) * 2014-11-21 2017-08-18 夏普株式会社 有源矩阵基板及包含其之显示装置
CN107077821B (zh) * 2014-11-21 2020-04-14 夏普株式会社 有源矩阵基板及包含其之显示装置
CN107209429A (zh) * 2015-02-12 2017-09-26 株式会社半导体能源研究所 显示装置
US11092856B2 (en) 2015-02-12 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US11187944B2 (en) 2015-02-12 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US11493808B2 (en) 2015-02-12 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US11796866B2 (en) 2015-02-12 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107615156A (zh) * 2015-06-05 2018-01-19 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN109313517A (zh) * 2016-06-09 2019-02-05 夏普株式会社 具有触摸面板的显示装置及其制造方法
CN109313517B (zh) * 2016-06-09 2021-11-23 夏普株式会社 具有触摸面板的显示装置及其制造方法

Also Published As

Publication number Publication date
GB2449403A (en) 2008-11-19
KR101035737B1 (ko) 2011-05-20
WO2007108181A1 (ja) 2007-09-27
EP2037319A2 (en) 2009-03-18
JPWO2007108181A1 (ja) 2009-08-06
EP1998220A1 (en) 2008-12-03
EP1998220A4 (en) 2009-05-13
KR20110017015A (ko) 2011-02-18
DE112006003807T5 (de) 2009-03-12
US20090065778A1 (en) 2009-03-12
EP2037319A3 (en) 2009-05-13
CN101401030B (zh) 2011-01-12
HK1126286A1 (en) 2009-08-28
GB0816673D0 (en) 2008-10-22
JP4541421B2 (ja) 2010-09-08
US8304769B2 (en) 2012-11-06
GB2449403B (en) 2011-08-10
KR101153528B1 (ko) 2012-06-11
JP2008287266A (ja) 2008-11-27
KR20080103589A (ko) 2008-11-27

Similar Documents

Publication Publication Date Title
CN101401030B (zh) 有源矩阵基板、显示装置、电视接收机
CN101379538B (zh) 有源矩阵基板、显示装置和电视接收机
CN101563646B (zh) 液晶面板、液晶显示装置和电视装置
CN102096259B (zh) 有源矩阵基板、液晶面板、显示装置、电视接收机
CN101523279B (zh) 液晶显示面板、液晶显示元件和液晶显示装置
CN101646975B (zh) 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、液晶面板的制造方法
US8854563B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
CN102132204A (zh) 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机以及有源矩阵基板的制造方法
JP5179670B2 (ja) 液晶表示装置
CN102132203A (zh) 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法
CN106773402B (zh) 阵列基板和液晶显示面板
CN102209930B (zh) 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶面板的制造方法、液晶显示装置、液晶显示单元、电视接收机
CN102132202A (zh) 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
CN102016705B (zh) 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶面板的制造方法、液晶显示装置、液晶显示单元以及电视接收机
CN106647079A (zh) 阵列基板、阵列基板的驱动方法、制备方法和显示装置
KR100430086B1 (ko) 액정패널 및 그 제조방법
GB2476416A (en) Active matrix substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1126286

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1126286

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20211205

CF01 Termination of patent right due to non-payment of annual fee