CN101281311A - 像素结构及其驱动方法 - Google Patents

像素结构及其驱动方法 Download PDF

Info

Publication number
CN101281311A
CN101281311A CNA2007100968188A CN200710096818A CN101281311A CN 101281311 A CN101281311 A CN 101281311A CN A2007100968188 A CNA2007100968188 A CN A2007100968188A CN 200710096818 A CN200710096818 A CN 200710096818A CN 101281311 A CN101281311 A CN 101281311A
Authority
CN
China
Prior art keywords
pixel electrode
dot structure
film transistor
shared distribution
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100968188A
Other languages
English (en)
Inventor
许庭彰
王贤军
黄子建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Picture Tubes Ltd
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to CNA2007100968188A priority Critical patent/CN101281311A/zh
Publication of CN101281311A publication Critical patent/CN101281311A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

本发明公开了一种像素结构，包括一扫描线、一数据线、一第一薄膜晶体管、一第二薄膜晶体管、一第一像素电极、一第二像素电极与一第三像素电极。第一薄膜晶体管与第二薄膜晶体管电性连接至扫描线与数据线，且分别具有一第一漏极与一第二漏极。第一像素电极电性连接至第一漏极。第二像素电极设置于第一漏极上方并与其耦接，而第三像素电极设置于第二漏极上方并与其耦接。因此，此像素结构能够降低显示品质随着视角改变的程度。

Description

像素结构及其驱动方法
技术领域
本发明是有关于一种液晶显示面板(liquid crystal display panel)的像素(pixel)结构，且特别是有关于一种多域垂直配向式(multi-domain verticalalignment，MVA)液晶显示面板的像素结构。
背景技术
现有的液晶显示器多朝向高亮度、高对比、大面积显示与广视角的趋势发展，其中为了改善液晶显示器的视角，已有多种广视角技术被提出。目前较常见的广视角液晶显示器例如有多域垂直配向式液晶显示器、共平面转换式(in-plane switching，IPS)液晶显示器以及边缘电场转换式(fringe fieldswitching，FFS)液晶显示器等等。
图1为现有的一种应用于多域垂直配向式液晶显示器的像素结构的俯视示意图。请参照图1，像素结构100配置于一薄膜晶体管阵列基板上，此像素结构100包括一扫描线110、一数据线120、一薄膜晶体管130、一像素电极140与一配向构件150。其中薄膜晶体管130包括栅极132、半导体层134、源极136a、漏极136b以及接触窗138。栅极132与扫描线110电性连接，而半导体层134配置于栅极132上方。源极136a与漏极136b配置于半导体层134上，其中源极136a与数据线120电性连接。
像素电极140透过接触窗138而与漏极136b电性连接。此外，为了达到液晶分子能够产生多域垂直配向，配向构件150配置于像素电极140上，而在相对的彩色滤光基板(未绘示)上配置多个配向构件(未绘示)。因此，借由配向构件150与配向构件的搭配，可以使得配置于薄膜晶体管阵列基板与彩色滤光基板之间的液晶分子呈现多方向的倾倒，进而达到广视角显示的效果。
虽然上述的多域垂直配向式液晶显示器可以增加视角范围，但是，当视角由0度往90度变化时，此多域垂直配向式液晶显示器的光穿透率(transmission)相对于灰阶(gray level)的迦玛曲线(gamma curve)将有所不同。简单而言，随着视角的改变，此多域垂直配向式液晶显示器所提供的画面的色调及亮度分布失真的程度将越明显。
发明内容
有鉴于此，本发明的目的就是提供一种像素结构，以降低显示品质随着视角改变的程度。
为达上述目的，本发明提出一种像素结构，包括一基板、一扫描线、一数据线、一第一薄膜晶体管、一第一像素电极、一第二像素电极、一第二薄膜晶体管以及一第三像素电极。其中，扫描线、数据线、第一薄膜晶体管、第一像素电极、第二像素电极、第二薄膜晶体管以及第三像素电极皆配置于基板上。第一薄膜晶体管电性连接至扫描线与数据线，且具有一第一漏极，而第一像素电极电性连接至第一漏极。第二像素电极设置于第一漏极上方，并与第一漏极耦接。第二薄膜晶体管电性连接至扫描线与数据线，且具有一第二漏极，而第三像素电极设置于第二漏极上方，并与第二漏极耦接。
在本发明的像素结构中，像素结构更进一步包括一第四像素电极，配置于基板上，并电性连接至第二漏极，而第四像素电极与部分第二共用配线重叠，且配向构件还配置于第四像素电极上。
在本发明的像素结构中，第一像素电极位于第二像素电极与扫描线之间。
在本发明的像素结构中，第四像素电极位于第三像素电极与扫描线之间。
在本发明的像素结构中，第一薄膜晶体管与第二薄膜晶体管具有一共用源极。
在本发明的像素结构中，第一像素电极与第二像素电极位于扫描线的一侧，而第三像素电极位于扫描线的另一侧。
本发明的像素结构中，第一像素电极与第二像素电极位于扫描线的一侧，而第三像素电极与第四像素电极位于扫描线的另一侧。
本发明的像素结构中，像素结构还包括一第一共用配线，配置于基板上，且第一像素电极与第二像素电极分别与部分第一共用配线重叠。
本发明的像素结构中，像素结构还包括一第二共用配线，配置于基板上，且第三像素电极与部分第二共用配线重叠。
本发明的像素结构中，像素结构还包括多个配向构件，配置于第一像素电极、第二像素电极与第三像素电极上，而上述配向构件包括凸起物或狭缝。
为达上述目的，本发明提出一种像素结构的驱动方法，其适于驱动上述的像素结构。此驱动方法包括下列步骤。首先，先经由扫描线开启第一薄膜晶体管与第二薄膜晶体管。接着，经由数据线将一数据电压输入至第一像素电极，此时，第二像素电极经由第一漏极产生感应电压，第三像素电极则经由第二漏极产生感应电压。
在本发明的像素结构的驱动方法中，第一共用配线与第二共用配线的电压不相同。
在本发明的像素结构的驱动方法中，第一共用配线与第二共用配线的电压为反相。
本发明提出另一种像素结构的驱动方法，其适于驱动上述的像素结构。此驱动方法包括下列步骤。首先，经由扫描线开启第一薄膜晶体管与第二薄膜晶体管。再经由数据线将一数据电压输入至第一像素电极与第四像素电极。此时，第二像素电极经由第一漏极产生感应电压，第三像素电极则经由第二漏极产生感应电压，第一共用配线与第二共用配线的电压不相同。
在本发明的像素结构的驱动方法中，第一共用配线与第二共用配线的电压为反相。
基于上述，由于本发明的像素结构在采用上述的驱动方法后能使各像素电极达到不同的电位，以使位于各像素电极上方的液晶分子的倾倒角度不同，而降低多域垂直配向式液晶显示面板的光穿透率相对于灰阶的迦玛曲线随着视角改变的程度。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是现有的一种应用于多域垂直配向式液晶显示器的像素结构的俯视示意图。
图2是第一实施例的一种像素结构的俯视示意图。
图3是图2所示的像素结构的等效电路图。
图4是图2所示的像素结构经由第一实施例所述的驱动方法后，各像素电极的驱动波形。
图5是第二实施例的一种像素结构的俯视示意图。
图6是图5所示的像素结构的等效电路图。
图7是图5所示的像素结构经由第二实施例所述的驱动方法后，各像素电极的驱动波形。
具体实施方式
第一实施例
图2为本发明第一实施例的一种像素结构200的俯视示意图。请参照图2，此像素结构200包括一基板210、一扫描线220、一数据线230、一第一薄膜晶体管240、一第一像素电极260、一第二像素电极262、一第二薄膜晶体管250以及一第三像素电极264。其中，扫描线220、数据线230、第一薄膜晶体管240、第一像素电极260、第二像素电极262、第二薄膜晶体管250以及第三像素电极264皆配置于基板上。
具体而言，第一薄膜晶体管240电性连接至扫描线220与数据线230，且第一薄膜晶体管240具有连接至第一像素电极260的第一漏极240a。更详细地说，第一漏极240a透过一第一接触窗290与第一像素电极260连接。第二像素电极262浮置于部分第一漏极240a上方并与第一漏极240a的延伸部作耦接。更详细地说，第一漏极240a沿着平行数据线230的方向往第二像素电极262作延伸，而延伸至第二像素电极262下方之后，此延伸部会与浮置在上方的第二像素电极262产生耦合(Coupling)。第二薄膜晶体管250电性连接至扫描线220与数据线230，且第二薄膜晶体管250具有一第二漏极250a。第三像素电极264浮置于部分第二漏极250a上方，并与第二漏极250a耦接。另外，在本实施例中，像素结构200还包括第一共用配线270与第二共用配线272。其中，第一像素电极260与第二像素电极262分别与部分第一共用配线270重叠，而第三像素电极264与部分第二共用配线272重叠，但本发明并不对第一共用配线270与第二共用配线272作限定。此外，当像素结构200为多域垂直配向式(multi-domain vertical alignment，MVA)时，像素结构200还包括多个配向构件280，如图2所示，多个配向构件280配置于第一像素电极260、第二像素电极262与第三像素电极264上。然而当像素结构200属于传统型扭转向列模式(Twisted Nematic，TN)时，可以不包括多个配向构件280，本发明并不对多个配向构件280作限定。在本实施例中，配向构件280为凸起物，然而在另一实施例中，配向构件280也可以是狭缝。
在像素结构200中，第一薄膜晶体管240与第二薄膜晶体管250具有一共用源极246。在其他实施例中，第一薄膜晶体管240与第二薄膜晶体管250也可以分别具有独立的源极。换言之，本发明并不限定薄膜晶体管的型态与种类为图2所揭示的内容。举例而言，在本实施例中，薄膜晶体管的通道呈直线状，且薄膜晶体管直接配置在扫描线上。然而薄膜晶体管的通道也可以是呈U状，并且薄膜晶体管也可以是配置在扫描线所延伸出来的凸起物上。
此外，第一像素电极260位于第二像素电极262与扫描线220之间，且第一像素电极260与第二像素电极262皆位于扫描线220之一侧，而第三像素电极264位于扫描线220的另一侧。然而，本发明仅以上述三像素电极的配置位置作说明，但不限定三像素电极仅此一种配置方式。
图3绘示为此像素结构200的等效电路图。像素结构包括扫描线220，第一共用配线270、第二共用配线272，一数据线230与邻近像素结构的另一数据线232，第一薄膜晶体管240、第二薄膜晶体管250。请同时参照图2和图3，Clc1代表由第一像素电极260与对向基板上的共用电极(未绘示)所形成的第一液晶电容(liquid crystal capacitance)、Csta代表由第一像素电极260与共用配线270、第二像素电极262与共用配线270所形成的储存电容(storage capacitance)的总合、Clc2代表由第二像素电极262与对向基板上的共用电极(未绘示)所形成的第二液晶电容。另外，由于像素结构200中的第二像素电极262浮置于部分第一漏极240a上方，故第二像素电极262会与下方第一漏极240a的延伸部耦接于第一漏极240a。故在第二像素电极262与第一漏极240a之间会产生一第二耦合电容(couple capacitance)Ccp2。
请继续参照图3，Clc3代表由第三像素电极264与对向基板上的共用电极(未绘示)所形成的第三液晶电容，Cs3代表由第三像素电极264与共用配线272所形成的储存电容。另外，由于像素结构200中的第三像素电极264耦接于第二漏极250a，故在第三像素电极264与第二漏极250a之间会产生一第三耦合电容Ccp3。
以下将针对此像素结构200的驱动方法作说明。请同时参照图2及图3，此像素结构200的驱动方法包括下列步骤。首先，先经由扫描线220开启第一薄膜晶体管240与第二薄膜晶体管250。接着，经由数据线230将一数据电压Va输入至第一像素电极260，此时，第二像素电极262经由第一漏极240a产生感应电压Vb2，第三像素电极264则经由第二漏极250a产生感应电压Vb3。
更具体地说，本发明利用第一共用配线270、第二共用配线272信号调配及耦合电容Ccp2、Ccp3的影响，使得三像素电极达到不同的电位。图4绘示为像素结构200经由上述的驱动方法后的各像素电极的驱动波形，第一像素电极260的驱动波形为Va1、第二像素电极262的驱动波形为Vb2以及第三像素电极264的驱动波形为Vb3。在本实施例中，第一共用配线270与第二共用配线272的所输入的电压为反相，但不限定二者的输入电压仅此反相的关系，在其他实施例中，第一共用配线270与第二共用配线272的所输入的电压也可以是二者有一电压差即可。由图4中可以明显地看出的信号波形Va1、Vb2及Vb3的差异。换言之，此像素结构200在采用上述的驱动方法后，能使像素结构200中的三像素电极达到不同的电位，以使位于三像素电极上方的液晶分子的倾倒角度不同，而降低多域垂直配向式液晶显示面板的光穿透率相对于灰阶的迦玛曲线随着视角改变的程度。
第二实施例
图5为本发明另一实施例的一种像素结构300的俯视示意图。请参照图5，本实施例的像素结构300与第一实施例的像素结构200类似，二者主要的差异在于：本实施例的像素结构300在第三像素电极264与扫描线220之间还配置一第四像素电极266。在本实施例中，第四像素电极266电性连接至第二漏极250a并与部分第二共用配线272重叠。更详细地说，第一漏极透过一第一接触窗290与第一像素电极260作连接，而第二漏极透过一第二接触窗292与第四像素电极266作连接。更具体地说，在本实施例的像素结构300中，第一像素电极260与第二像素电极262位于扫描线220的一侧，而第三像素电极264与第四像素电极266位于扫描线220的另一侧。
图6绘示为像素结构300的等效电路图。请同时参照图6和图7，本实施例的像素结构300的等效电路图与第一实施例的等效电路图类似，二者主要的差异在于：本实施例较第一实施例多出第四像素电极266与对向基板上的共用电极(未绘示)所产生的第四液晶电容Clc4，还有第四像素电极266与共用配线272所形成的储存电容Cs4。在图6中，以Csta2代表第三储存电容Cs3与第四储存电容Cs4的总合。
以下将针对像素结构300的驱动方法作说明。请同时参照图5及图6，像素结构300的驱动方法包括下列步骤。首先，经由扫描线220开启第一薄膜晶体管240与第二薄膜晶体管250。再经由数据线230将一数据电压Va输入至第一像素电极260与第四像素电极266。此时，第二像素电极262经由第一漏极240a产生感应电压Vb2，第三像素电极264则经由第二漏极250a产生感应电压Vb3。
更具体地说，本发明利用第一共用配线270、第二共用272的信号与耦合电容Ccp2、Ccp3，使得四像素电极达到不同的电位。图7绘示为像素结构300经由上述的驱动方法后的各像素电极的驱动波形，第一像素电极260的驱动波形为Va1、第二像素电极262的驱动波形为Vb2、第三像素电极264的驱动波形为Vb3以及第四像素电极266的驱动波形为Va4。在本实施例中，第一共用配线270与第二共用配线272的电压选择使用反相电压作说明，但不限定二者的输入电压仅此反相的关系。在其他实施例中，第一共用配线270与第二共用配线272的所输入的电压也可以是二者有一电压差即可。由图7中可以明显地看出四像素电极的信号波形Va1、Vb2、Vb3及Va4的差异。
综上所述，本发明的二实施例的像素结构200与像素结构300在分别使用上述驱动方法之后，能使像素结构200或像素结构300中的各像素电极达到不同的电位，以使位于各像素电极上方的液晶分子的倾倒角度不同，而降低多域垂直配向式液晶显示面板的光穿透率相对于灰阶的迦玛曲线随着视角改变的程度。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (16)

1. 一种像素结构，其特征在于，包括：
一基板；
一扫描线，配置于所述基板上；
一数据线，配置于所述基板上；
一第一薄膜晶体管，配置于所述基板上，并电性连接至所述扫描线与所述数据线，且所述第一薄膜晶体管具有一第一漏极；
一第一像素电极，配置于所述基板上，并电性连接至所述第一漏极；
一第二像素电极，配置于所述基板上，且所述第二像素电极设置于所述第一漏极上方，并与所述第一漏极耦接；
一第二薄膜晶体管，配置于所述基板上，并电性连接至所述扫描线与所述数据线，且所述第二薄膜晶体管具有一第二漏极；
一第三像素电极，配置于所述基板上，且所述第三像素电极设置于所述第二漏极上方，并与所述第二漏极耦接；
2. 如权利要求1所述的像素结构，其特征在于，还包括一第四像素电极，配置于所述基板上，并电性连接至所述第二漏极，而所述第四像素电极与部分所述第二共用配线重叠，且所述配向构件还配置于第四像素电极上。
3. 如权利要求2所述的像素结构，其特征在于，所述第一像素电极与所述第二像素电极位于所述扫描线的一侧，而所述第三像素电极与所述第四像素电极位于所述扫描线的另一侧。
4. 如权利要求2所述的像素结构，其特征在于，所述第四像素电极位于所述第三像素电极与所述扫描线之间。
5. 如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管与所述第二薄膜晶体管具有一共用源极。
6. 如权利要求1所述的像素结构，其特征在于，所述第一像素电极与所述第二像素电极位于所述扫描线的一侧，而所述第三像素电极位于所述扫描线的另一侧。
7. 如权利要求1所述的像素结构，其特征在于，所述第一像素电极位于所述第二像素电极与所述扫描线之间。
8. 如权利要求1所述的像素结构，其特征在于，还包括一第一共用配线，配置于所述基板上，且所述第一像素电极与所述第二像素电极分别与部分第一共用配线重叠。
9. 如权利要求1所述的像素结构，其特征在于，还包括一第二共用配线，配置于所述基板上，且所述第三像素电极与部分第二共用配线重叠。
10. 如权利要求1所述的像素结构，其特征在于，还包括多个配向构件，配置于所述第一像素电极、所述第二像素电极与所述第三像素电极上。
11. 如权利要求10所述的像素结构，其特征在于，所述配向构件包括凸起物或狭缝。
12. 一种像素结构的驱动方法，适于驱动如权利要求1所述的像素结构，所述像素结构的驱动方法包括：
经由所述扫描线开启所述第一薄膜晶体管与所述第二薄膜晶体管；以及
经由所述数据线将一数据电压输入至所述第一像素电极，所述第二像素电极经由所述第一漏极产生感应电压，所述第三像素电极经由所述第二漏极产生感应电压。
13. 如权利要求12所述的像素结构的驱动方法，其特征在于，所述第一共用配线与所述第二共用配线的电压不相同。
14. 如权利要求13所述的像素结构的驱动方法，其特征在于，所述第一共用配线与所述第二共用配线的电压为反相。
15. 一种像素结构的驱动方法，适于驱动如权利要求2所述的像素结构，所述像素结构的驱动方法包括：
经由所述扫描线开启所述第一薄膜晶体管与所述第二薄膜晶体管；以及
经由所述数据线将一数据电压输入至所述第一像素电极与所述第四像素电极，所述第二像素电极经由所述第一漏极产生感应电压，所述第三像素电极经由所述第二漏极产生感应电压，且所述第一共用配线与所述第二共用配线的电压不相同。
16. 如权利要求15所述的像素结构的驱动方法，其特征在于，所述第一共用配线与所述第二共用配线的电压为反相。
CNA2007100968188A 2007-04-04 2007-04-04 像素结构及其驱动方法 Pending CN101281311A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100968188A CN101281311A (zh) 2007-04-04 2007-04-04 像素结构及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100968188A CN101281311A (zh) 2007-04-04 2007-04-04 像素结构及其驱动方法

Publications (1)

Publication Number Publication Date
CN101281311A true CN101281311A (zh) 2008-10-08

Family

ID=40013845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100968188A Pending CN101281311A (zh) 2007-04-04 2007-04-04 像素结构及其驱动方法

Country Status (1)

Country Link
CN (1) CN101281311A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866604A (zh) * 2010-03-19 2010-10-20 华映视讯（吴江）有限公司 多分区像素驱动电路及其方法
CN102998857A (zh) * 2012-11-20 2013-03-27 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
WO2016033827A1 (zh) * 2014-09-04 2016-03-10 深圳市华星光电技术有限公司 像素结构、液晶显示面板及其驱动方法
CN107209429A (zh) * 2015-02-12 2017-09-26 株式会社半导体能源研究所 显示装置
CN111145681A (zh) * 2018-10-16 2020-05-12 群创光电股份有限公司 电子装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866604A (zh) * 2010-03-19 2010-10-20 华映视讯（吴江）有限公司 多分区像素驱动电路及其方法
CN101866604B (zh) * 2010-03-19 2012-08-22 华映视讯（吴江）有限公司 多分区像素驱动电路及其方法
CN102998857A (zh) * 2012-11-20 2013-03-27 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
CN102998857B (zh) * 2012-11-20 2015-07-15 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
US9285639B2 (en) 2012-11-20 2016-03-15 Boe Technology Group Co., Ltd. Slit electrode, array substrate and display device
WO2016033827A1 (zh) * 2014-09-04 2016-03-10 深圳市华星光电技术有限公司 像素结构、液晶显示面板及其驱动方法
CN107209429A (zh) * 2015-02-12 2017-09-26 株式会社半导体能源研究所 显示装置
US11092856B2 (en) 2015-02-12 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US11187944B2 (en) 2015-02-12 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US11493808B2 (en) 2015-02-12 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US11796866B2 (en) 2015-02-12 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US12105384B2 (en) 2015-02-12 2024-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device
CN111145681A (zh) * 2018-10-16 2020-05-12 群创光电股份有限公司 电子装置

Similar Documents

Publication Publication Date Title
JP4571855B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
CN1971349B (zh) 显示装置
US8207923B2 (en) Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same
CN100414418C (zh) 液晶显示器的基板及具有该基板的液晶显示器
CN101290438B (zh) 液晶显示装置
CN101281310B (zh) 液晶显示装置及其驱动方法
WO1996000408A1 (fr) Afficheur a cristaux liquides de type matrice active et son procede d'activation
KR20090062112A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20020042920A (ko) 화면 특성 개선을 위한 에프에프에스 모드의 박막 액정디스플레이
WO2018192048A1 (zh) 八畴像素结构
US20200041851A1 (en) Array substrate, display panel and display device
KR20100023530A (ko) 액정 표시 장치
CN100592184C (zh) 一种液晶显示装置及其像素阵列基板
US7671930B2 (en) Liquid crystal display pixel structure having sub-pixels with particular capacitance
CN104272176A (zh) 液晶驱动方法和液晶显示装置
CN101183196B (zh) 像素
CN102473387B (zh) 液晶显示装置及其电位设定方法
KR20210073807A (ko) 이형 액정 표시 패널
CN101169531B (zh) 像素结构
CN101281311A (zh) 像素结构及其驱动方法
CN100465739C (zh) 液晶显示器及其驱动方法和电极配置方法
CN100498490C (zh) 液晶显示面板与像素
CN100485501C (zh) 像素结构及液晶显示面板
CN102141708A (zh) 主动组件阵列基板及其液晶显示面板与液晶显示器
CN101796456B (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081008