JP4627148B2 - 表示装置 - Google Patents

Description

本発明は表示装置に関する。

表示装置には、輝度向上、視野角改善、画質向上、歩留り向上、信頼性向上、生産性向上、コスト低減等、種々の永続して向上すべき課題がある。そして、例えば視野角の改善に関しては、１画素内で電極の向きを複数方向としたもの（特許文献１参照）や、横方向に隣接する３つの画素で電極の向きを変えたもの（特許文献２参照）が知られている。

米国特許６,２５６,０８１ 米国特許６,４５６,３５１

背景技術として述べたように、表示装置には永続して向上すべき種々の課題がある。その中で例えば視野角に関しては、特許文献１の構造では画素中央部に無効領域が生じ輝度が低下するという課題があることを見出した。また特許文献２の配置では、赤や緑や青といったカラーフィルタに対応した単色を表示した際の視野角が不十分であるという問題があることを見出した。
本発明は、一例としてこのような事情に基づいてなされたもので、その利点の１つは、白色表示及び単色表示双方での視野角を向上し、かつ輝度の向上を実現した表示装置を提供することにある。
本願において解決の対称となる課題および利点は他にも多数あるが、それらは本願明細書および図面の開示により明らかとなる。

本願において開示される発明のうち、いくつかの概要を簡単に説明すれば、以下のとおりである。
（１）金属フレームに固定された高電圧側インバータ基板と低電圧側インバータ基板を有し、インバータトランスは高電圧側に配置され、該高電圧側インバータ基板と低電圧側インバータ基板は前記金属フレームの対向する端部に配置され、かつインバータ基板接続ケーブルで接続され、
前記金属フレームには前記高電圧側インバータ基板と前記低電圧側インバータ基板の固定部を有し、該固定部は前記高電圧側インバータ基板と前記低電圧側インバータ基板を入れ替えても固定可能に配置され、
前記固定部が、前記高電圧側インバータ基板に対しては基板の両側、前記低電圧側インバータ基板に対しては基板の片側となるように配置されていることを特徴とする表示装置である。
（２）（１）を前提に、前記高電圧側インバータ基板は、前記低電圧側インバータ基板よりサイズが大きいことを特徴とする。
（３）（１）を前提に、前記高電圧側インバータ基板より前記低電圧側インバータ基板の数が多いことを特徴とする。

（４）（１）を前提に、前記低電圧側インバータ基板の幅は、前記高電圧側インバータ基板の幅の１／２以下であることを特徴とする。
（５）（１）を前提に、前記低電圧側インバータ基板の幅は、前記高電圧側インバータ基板の幅の１／３以下であることを特徴とする。

このように構成される表示装置は、白色表示及び単色表示双方での視野角を向上し、かつ輝度の向上を実現することができる。
本願に開示する表示装置の、他の構成により実現される他の効果は、本願明細書および図面の開示により明らかとなる。

以下、本発明による表示装置の実施例を図面を用いて説明する。
＜全体概略構成＞
本発明による表示装置は、表示素子を構成要素として有する。図２７に、表示装置のモジュール構造の一例としての分解斜視図を示す。上フレームＵＦＭと下フレームＬＦＭの間に表示素子ＣＥＬが位置する。上フレームＵＦＬは開口部を有し、該開口部から表示素子ＣＥＬの表示領域ＤＲが露出して該表示領域ＤＲを目視可能とする。一例として表示素子ＣＥＬが液晶表示素子の場合、その背面には表示素子ＣＥＬを透過する光の光源となるバックライトユニットＢＬが配置される。該バックライトユニットＢＬの周辺部には中フレームＭＦＭが配置され、その上に表示素子ＣＥＬの周辺部が位置することで表示装置中での表示素子ＣＥＬの位置が決定する。表示装置には、表示素子ＣＥＬに画像表示を実現するための各種信号を生成するコントローラＴＣＯＮがある。

図２６はコントローラＴＣＯＮからの信号による表示素子ＣＥＬへの表示信号の生成経路を示すシステム概略図である。表示装置の外部からの信号、例えばＴＶの信号、ＰＣの信号、他各種制御信号が外部入力ＯＩとしてコントローラＴＣＯＮに入力する。コントローラＴＣＯＮは該信号を表示素子ＣＥＬに画像表示を行うための信号に加工する。この信号は表示素子ＣＥＬにより異なり、例えば表示素子ＣＥＬが液晶表示装置の場合、ＥＬ表示装置の場合、ＦＥＤ表示装置の場合など、それぞれに表示装置に応じて必要な信号に加工される。表示装置ＣＥＬが一例として液晶表示装置の場合、コントローラＴＣＯＮからは映像信号線駆動回路ＤＤへ映像信号線駆動回路用信号ＤＳを供給し、ゲート信号線駆動回路ＧＤへゲート信号線駆動回路用信号ＧＳを供給する。電源回路ＰＳから映像信号線駆動回路ＤＤへは回路自体の駆動電圧や複数の階調基準電圧を含む映像信号線駆動回路用各種電圧Ｖｄを供給し、ゲート信号線駆動回路ＧＤへはゲート信号線駆動回路自体の駆動電圧やゲート電圧の基準となる等のゲート信号線駆動回路用各種電圧Ｖｇを供給する。また、表示素子ＣＥＬの共通電位として共通信号線電圧Ｖｃを供給する。映像信号線駆動回路ＤＤからは映像信号線ＤＬに映像信号を、ゲート信号線駆動回路ＧＤからはゲート信号線ＧＬにゲート信号を供給し、画素に設けられたスイッチング素子ＴＦＴによりゲート信号線ＧＬの制御信号に応じて映像信号線ＤＬの電位が画素電極ＰＸ（後述）に供給される。この画素電極ＰＸと共通電位Ｖｃの間の電界あるいは電圧差で液晶分子を駆動することにより、液晶層の状態を変化させ画像表示を実現する。

＜表示素子＞
＜＜画素群の配列例＞＞
表示素子ＣＥＬの画素群の一例を図１に示す。映像信号線ＤＬの映像信号はゲート信号線ＧＬにより制御されたスイッチング素子ＴＦＴを介して画素電極ＰＸに供給される。共通電位は共通信号線ＣＬを介して共通電極ＣＴに供給される。この画素電極ＰＸと共通電極ＣＴの間に電界を形成し液晶層を駆動することで表示を行う。
図１の特徴は、隣接する上下左右の画素間で電極の延在方向が異なっている点にある。したがって、上下左右の画素間で電極の延在方向が異なっているという配置自体に特徴がある。これを実現する画素パターン区分の一例を図２に示す。ＵＥは上層の上側電極で、多数のライン状の部分あるいはスリットを有する。ＬＥは下層の下側電極で、平面状に形成されている。上層電極ＵＥの例えばスリットの向きにより、電極の延在方向を変更し電界の向きを制御することができる。

図２（ａ）はスリットが右上方向に向かい延在する画素パターンであり、図２（ｂ）はスリットが右下方向に向かい延在する画素パターンとなっている。これら２つの画素パターンを隣接する画素として上下左右方向で交互に配置することにより、上下左右の画素間で電極の延在方向が異なっている構成が実現できる。上下左右の画素間で電極の延在方向が異なっている限り、画素構造はどのようなものでも良く、例えば垂直配向方式（ＶＡ方式）の表示装置でのスリットや突起の方向の配置に適用しても良い。

図３は、図１の画素群の配置でのカラーフィルタ配置の一例を示したものである。カラーフィルタとしては赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色を例えば配置し、該３原色は縦方向の画素群で共通の色とした。本配置により、図２から明らかなように、各単色単位で見た場合でも、上下左右の画素間で電極の延在方向が異なっている構成となっている。より望ましくは、電極の延在方向が映像信号線ＤＬの延在方向あるいはゲート信号線ＧＬの延在方向に対し、隣接する画素で対称となる構成としている。これにより、Ｒ、Ｇ、Ｂの全てを用いて表示する白色表示の場合だけでなく、Ｒ、Ｇ、Ｂのいずれかのみを用いて表示する原色表示の場合でも視野角の改善が実現する。これはすなわち、複数の色を組合せて実現する白色以外の色の表示の際にも視野角の改善効果が実現することを意味している。

本構成による視野角改善の効果を図４により説明する。図３の配置を拡張したものである。（Ａ）、（Ｂ）は例えばそれぞれ図２の画素（ａ）、画素（ｂ）に対応し、すなわち電極の延在方向が異なる画素であることを示している。図中のＲＧＢはＲ、Ｇ、Ｂいずれの色の表示に対応するかを示している。
例えば白表示の際は全ての画素を用いて表示される。したがって、（Ａ）のＧ外（Ｂ）の画素が均等に配置される。これにより、（Ａ）の画素の視野角依存性（あるいは色付きの方向依存性）と（Ｂ）の画素の視野角依存性が相殺することができるようになり、視野角依存性を低減することができる。特に（Ａ）の画素の電極配列方向と（Ｂ）の画素の電極配列方向がゲート信号線ＧＬあるいは映像信号線ＤＬに対し対称である場合は、相殺の効果を最大化でき、視野角依存性をほぼ解消した広い視野角を実現できる。

次に、例えば赤（Ｒ）表示の場合を考える。図中のＲ（Ｂ）の画素は、その上下左右でそれぞれ最隣接するＲの画素は必ずＲ（Ａ）となっている。またＲ（Ａ）の画素は、その上下左右でそれぞれ最隣接するＲの画素は必ずＲ（Ｂ）となっている。すなわち、赤の単色表示ではＲの画素のみが用いられるため、赤の単色表示の場合も白色表示のときと同様に視野角を改善することができることが明らかになる。同様に青色であるＢ，緑色であるＧそれぞれの単色表示の場合も視野角の改善が実現する。
さらに、単色以外のほかの色の場合も、Ｒ，Ｇ，Ｂの組合せで表示されるため、視野角の改善が実現する。すなわち、色の種類を問わず、広視野角の表示装置を実現できるという大きな効果が達成される。

このような広い視野角は大型ＴＶ向け用途に特に好適となる。またデジタル放送に向けた大型ＴＶは画面のアスペクト比が従来のＮＴＳＣ方式の４：３より大きい（例えば１６：９）ため、画面の中心と角部で視聴者からの見込み角が大きいものとなり、本発明の概念に示す画素群配列による広視野角化が非常に効果的である。
また単一画素内に複数の電極方向を設ける場合と比べ、一画素内の電極配列方向が統一できるため、無効領域やドメイン発生領域を減らすことができ、開口率の向上が実現し、輝度の向上や表示装置全体としての消費電力の低減が実現する。また画素内のパターンが簡略化されるため、例えば画素内の細線状あるいはスリット状の電極のウエットエッチングに際してのエッチング溶液の流れが統一され、エッチングに関する残渣や断線といった不良を低減でき、歩留りの向上が実現する。

＜＜偏光透過軸と初期配向方向の配置例＞＞
表示素子ＣＥＬとして上述の液晶表示素子を用いた場合、液晶層による光の変調を目視可能な状態に最終的に変換するためには、例えば透過型の液晶表示素子では、２枚の偏光板の間に液晶層を配置する。液晶層は、例えば上述の電極により形成される電界により液晶の配列が変更される。この液晶層の液晶分子は電圧を印加しない状態で、一例として一方向に配列する処理がされる。これを初期配向処理といい、配向膜にラビングや偏光紫外光の照射による配向処理で初期配向方向ＯＲＩが設定される。

図２に示すようなライン状あるいはスリット状パターンを有する画素での偏光板の偏光透過軸と初期配向方向の関係の一例を図８に示す。ＧＬはゲート線の延在方向、ＰＬ１，ＰＬ２は一方及び他方の偏光板の偏光透過軸を示し、直交するように配置している。初期配向方向ＯＲＩは液晶分子が正の誘電率異方性を有する場合は図８（ａ）のように、負の誘電率異方性を有する場合は図８（ｂ）のように配置する。これにより、画素電極ＰＸと共通電極ＣＴの間で電界を発生させた場合に液晶分子の回転の向きを図２（ａ）の画素と図２（ｂ）の画素で逆方向とすることが出来るため、図１、図３〜図７のいずれかの配置と組合せた場合に表示する色によらず広い視野角を有する表示素子ＣＥＬが構成できる。
また、初期配向方向が基板に略垂直な表示モード、いわゆる垂直配向方式の場合には初期配向方向ＯＲＩは垂直方向となる。この場合は電圧印加時に液晶分子の傾く向きが異なる複数の方向を有するように構成することになる。しかしその場合も、高コントラストと広い視野角を実現するには２枚の偏光板は直交する配置とすることが望ましい。

＜＜画素群の共通電圧の供給例＞＞
画素群への共通電圧の供給には、図１に一例を示したように共通信号線ＣＬにより例えば横方向に延在する画素群に共通に供給することができる。しかし、図１から明らかなように共通信号線ＣＬ同士は離間している。共通電位をより安定化することにより表示画質が安定する。また共通信号線ＣＬの線幅の低減も可能となり、開口率の一層の向上も可能となる。

図５は、上下方向に隣接する画素の共通電極ＣＴ同士をブリッジ配線ＢＲで電機的に接続した例である。各画素の共通電極ＣＴは共通信号線ＣＬに接続しているので、共通電位は各画素に上下左右からマトリクス状に給電されることになり、共通電位の大幅な安定化が実現する。
図６（ａ）はブリッジ配線ＢＲを複数画素単位とした例であり、図では３画素に１個の対応とした例である。ブリッジ配線ＢＲによる共通電位安定化の効果は、ブリッジ無しの場合と比べて隣接行間での輝度ムラを解消できるという特徴があり、該特徴は隣接して平行に延在する共通信号線ＣＬ間を電気的に接続することで達成される。接続距離は短く、また頻度も多いため共通信号線ＣＬほどの低抵抗は必要としない。そこで、ブリッジ配線ＢＲは複数画素単位での配置でも効果を達成できる。
このように複数画素単位とすることで、ブリッジ配線ＢＲのない画素が生じ、その画素ではブリッジ配線ＢＲがある画素よりゲート信号線ＧＬ上の空間が広いものとなる。したがって、表示素子ＣＥＬの２つの基板間の距離を支える支柱ＳＯＣ等を配置する画素として図６（ｂ）に示すように好適となる。

図７はブリッジ配線ＢＲの配置する画素が縦方向に直線状とならないようにした例である。ブリッジ配線ＢＲは映像信号線ＤＬに隣接して配置されることになるので、ブリッジ配線ＢＲと映像信号線ＤＬの間には寄生容量が発生する。全画素に均等にブリッジ配線ＢＲがある場合はこの寄生容量の発生も均等であるため画質への影響はない。しかし、特定の縦方向に延在する画素群にのみブリッジ配線ＢＲがあると、その画素群のみ寄生容量が発生することとなり、映像信号線ＤＬの寄生容量に差が生じてしまう。画質上問題となるレベルで影響が生じないように設計することは可能であるが、原理的に懸念を解消した方が望ましいことは言うまでもない。そこで、図７のように配置することで寄生容量の発生を拡散し、画質への影響の懸念を解消した。

＜＜画素の詳細例＞＞
図９に表示素子ＣＥＬに好適な画素の詳細構造の一例を示す。以下、本画素の含む多数の特徴を順に説明する。
＜＜＜ＴＦＴ部＞＞＞
図９に示されるＴＦＴ部の特徴を説明する。映像信号線ＤＬはスイッチング素子ＴＦＴのドレイン電極Ｄと接続している。このドレイン電極Ｄはソース電極Ｓの周りを半円状に囲む形状として形成されている。そして端部をドレイン電極Ｄのさらに外側に位置し、半円状として形成された半導体層ａ−Ｓｉがある。ゲート信号線ＧＬによりこの半導体層ａ−ＳｉのＯＮ／ＯＦＦが制御されることでドレイン電極Ｄとソース電極Ｓ間の導通／遮断が制御される。ドレイン電極Ｄをソース電極Ｓを囲む半円状とすることでチャネル幅を増大させ、ＴＦＴの書き込み特性の改善を図っている。またソース電極Ｓの先端部も半円状とすることで、チャネル長の不均一化を回避するとともに、電界集中による信頼性の悪化を回避している。

映像信号線ＤＬはドレイン電極Ｄと一体形成された接続部材により接続している。その際、接続部材は映像信号線ＤＬとの接続部で太く、ドレイン電極Ｄとの接続部で細くなるように構成している。そして接続部近傍のゲート信号線ＧＬに穴を開け、接続部近傍ではゲート信号線ＧＬと重畳しないように構成している。これにより接続部の断線防止と交差容量の低減を図り、もって映像信号線ＤＬの寄生容量の低減を図っている。また接続部材がゲート信号線ＧＬに角度を持って乗り上げる、すなわち非直角にて乗り上げるようになるので、断線の可能性を低減することができる。

＜＜＜画素電極接続部＞＞＞
図９に示す画素でのスイッチング素子ＴＦＴのソース電極Ｓは一度ゲート信号線ＧＬを越えて延在した後、ゲート信号線ＧＬと平行な方向に曲がり延在し、次にゲート信号線ＧＬ方向に曲がり接続領域を形成する。ゲート信号線ＧＬはこの接続領域部で凹むように、換言すれば線幅が細くなるように形成され、接続領域を確保するようになっている。この接続領域に形成されたスルーホールＴＨ１で、ソース電極Ｓと画素電極ＰＸが電気的に接続する。接続領域をゲート信号線ＧＬ側に食い込ませて配置した理由は、開口率を確保する為である。また、配線の抵抗はその配線の最も細い部分が支配的になる。図９の構成では、ゲート信号線ＧＬは映像信号線ＤＬとの交差部で穴を有し、線幅が細い２つの部分に分かれて形成され、それが再度合流し太い配線となっている。この２つの部分への分岐はゲート信号線ＧＬと映像信号線ＤＬに短絡が発生した場合に該当する分岐部を切り離し短絡修正を可能とするものである。ゲート信号線ＧＬはこの部分で既に合計での線幅の狭いものとなっているため、ゲート信号線ＧＬの抵抗としては既にこの幅が支配的となっている。そこで画素電極ＰＸとの接続部をゲート信号線ＧＬ側に食い込んで形成することで、開口率の向上が実現するとともに、それによるゲート信号線ＧＬの実質の抵抗値の増大も僅かなものとすることができる。また、ゲート信号線ＧＬはＴＦＴの形成部で映像信号線ＤＬとの交差部及び画素電極ＰＸとの接続部近傍よりも太いものとなっている。これにより、ＴＦＴのチャネル幅を大きく確保することが可能となり、高歩留りで高画質の表示装置が実現できる。

＜＜＜共通信号線と共通電極＞＞＞
図９に示す画素では、共通信号線ＣＬがゲート信号線ＧＬと平行に延在している。この共通信号線ＣＬは一例としてゲート信号線ＧＬと同層の金属材料で形成されている。共通信号線ＣＬは共通電極ＣＴと接続する。このとき、例えば反射型の表示装置としての用途の際には共通電極ＣＴは共通信号線ＣＬと同材料で一体に形成することができる。しかし、図９に示すように共通電極ＣＴが平板状の構成では、透過表示として表示素子ＣＥＬを用いるには共通電極ＣＴが透明電極である必要がある。このため、共通電極ＣＴと共通信号線ＣＬの電気的接続は別の層同士が接続することになる。別の層であるため、接続に際しては一方の層による他方の層の乗り越えが起き、その乗り越え部での断線が生じうる。 そこで、この断線を回避することが歩留りを確保する上で重要となる。
共通信号線ＣＬが共通電極ＣＴより上層で、共通信号線ＣＬが共通電極ＣＴを直接乗り越える場合の例を図１２に示す。図１２（ｂ）の構成では共通信号線ＣＬが共通電極ＣＴを乗り越える際に、共通電極ＣＴの両側に乗り越え部ＯＨが生じる。この乗り越え部ＯＨは図からも明らかなように共通信号線ＣＬと同じ幅の非常に細いものとなる。そしていずれか一方の乗り越え部ＯＨにでも断線が生じると共通電極ＣＴは線欠陥となる。このため、歩留りに対し影響の大きい構造となる。

図１２（ａ）は改善した構造を示す。共通電極ＣＴの端部あるいは端辺が共通信号線ＣＬの幅に収まるように配置されている。換言すれば、共通電極ＣＴは端部が共通信号線ＣＬの幅方向の途中に位置するように配置されている。これにより、共通信号線ＣＬは共通電極ＣＴと重畳しないまま延在する領域が確保されるため、完全な断線の恐れを非常に低いものとすることができる。さらに、共通電極ＣＴの端辺の共通信号線ＣＬ上での延在長を長いものとすることができるため、仮に一部で断線が生じても他の部分で共通電極ＣＴへ共通信号線ＣＬから共通電位を給電することができるようになる。このため、冗長性のある高信頼性の接続とすることができ、高歩留りで高品質の表示装置が実現できる。

＜＜＜上下の画素の共通電位の接続＞＞＞
隣接する上下画素間の共通電位を電気的に接続することで共通電位が安定化する。図９では、ブリッジ配線ＢＲにより電気的接続を行っている。
図９で、共通信号線ＣＬはその一部に突出部あるいは幅広部を有する。これが上下画素での共通電位接続部ＣＣとなり、共通信号線ＣＬから共通電位ＣＬが供給されている。この共通電位接続部ＣＣにブリッジ配線ＢＲがスルーホールＴＨ２により接続している。ブリッジ配線ＢＲはゲート信号線ＧＬ上に少なくともゲート絶縁膜ＧＩを介して離間され、ゲート信号線ＧＬを横切り隣接する他の画素に延在する。上下方向に隣接する他の画素には、別の島状の共通電位接続部ＣＣが形成されている。この共通電位接続部ＣＣは例えば共通信号線ＣＬと同じ金属で形成され、共通電極ＣＴと少なくとも一部が重畳して形成されている。ブリッジ配線ＢＲはこの別の島状の共通電位接続部ＣＣとスルーホールＴＨ２により接続する。これにより、上下方向に隣接する画素の共通電位同士が電気的に接続される。

この別の島状の共通電位接続部ＣＣは、該部分に共通信号線ＣＬを形成する構造では一体となっていても良い。しかし、ブリッジ配線ＢＲによりマトリクス状の共通電位を給電することで共通信号線ＣＬの配線抵抗に対する要求が低減するため、共通信号線ＣＬを画素の一端側のみとすることでその分開口率の増大が実現する。
またブリッジ配線ＢＲは共通電位接続部ＣＣを介さずに直接共通電極ＣＴと接続しても電気的接続に関してはマトリクス給電化を達成できる。しかし、歩留りや画質を考慮すると、共通電位接続部ＣＣを介して接続することがより望ましい。

すなわち、接続はスルーホールを介して行われるため、スルーホール近傍では液晶層の層厚が異なり、配向処理が十分に出来ない等の理由で光漏れが生じる領域となり画質が低下しやすい。したがって共通電位接続部ＣＣを遮光性が一般にある金属材料で形成することで、スルーホール部の遮光が達成される。むろん、共通電極ＣＴが金属材料である反射型構造等の場合は共通電極ＣＴで共通電位接続部ＣＣを兼ねることができる。

また共通電位接続部ＣＣでの接続はスルーホールにブリッジ配線ＢＲを接続することで形成される。すなわち、ブリッジ配線ＢＲはエッチングによりパターニングされるということである。正常に製造された場合にはブリッジ配線ＢＲと共通電極ＣＴの材料や接続構造は歩留りに影響しない。しかし、ブリッジ配線ＢＲを露光してパターニングする際には、ブリッジ配線ＢＲと同じ形状にホトレジストを形成し、それをマスクとしてエッチングしブリッジ配線ＢＲ周囲の余分な部分を除去するという工程が存在する。ブリッジ配線ＢＲは孤立した細いパターンとして形成されるため、エッチング時のマスクとなるホトレジストが非常に剥がれやすいパターンとなる。そして、このホトレジストが剥がれた場合、スルーホール部のブリッジ配線ＢＲがエッチング除去され、さらにスルーホール部の下層の配線あるいは電極がそのままエッチングにさらされる事になる。このとき、仮にスルーホール部の下層の配線あるいはパターンがブリッジ配線ＢＲと同じ材料である場合、スルーホール部下層のパターンがエッチングされてしまう。一例としてブリッジ配線ＢＲがＩＴＯやＳｎＯ等の透明電極、共通電位接続部ＣＣも同じ材料である場合、共通電位接続部ＣＣの透明電極が著しくは水平方向にエッチングされて行き画素内の画像表示領域に欠損を生じさせてしまう。仮に共通信号線ＣＬも同じ材料である場合には共通信号線ＣＬの断線に至る恐れもある。これは歩留りの低下要因となる。そこで、ブリッジ配線ＢＲとは別の材料で形成された共通電位接続部ＣＣを設けることで、万一ブリッジ配線ＢＲの形成工程で不良が生じても画素の表示不良が生じることを回避できるようになる。ブリッジ配線ＢＲの欠損だけであれば、複数画素に１つ程度の接続があればブリッジ接続の効果は依然維持できるため、ブリッジ配線ＢＲによる画質向上の効果のみを奏することが出来るからである。

そして共通電極ＣＴを共通電位接続部ＣＣの下層で接触するように配置することで、共通電極ＣＴとブリッジ配線ＢＲが同種の材料でも、別の材料である共通電位接続部ＣＣによるエッチング時の保護領域が広い範囲にわたり提供されるため歩留りへの懸念を根本的に解消することができる。
またブリッジ配線ＢＲはゲート信号線ＧＬを横切ることになるため、ゲート信号線ＧＬと寄生容量を形成する。この寄生容量低減のためにはブリッジ配線ＢＲはゲート信号線ＧＬから最も遠い導電層を用いることが望ましい。
総合すると、ブリッジ配線ＢＲは保護膜ＰＡＳ上のＩＴＯやＳｎＯやＩＴＺＯやＩＺＯやＺｎＯなどの透明電極で形成し、共通電位接続部ＣＣは共通信号線ＣＬと同じ金属材料で形成することが望ましいことになる。

また図９の例では共通電極ＣＴは平面状の電極であり、ＩＴＯやＳｎＯやＩＴＺＯやＩＺＯやＺｎＯなどの透明電極で形成している。このため、前述のように共通電位接続部ＣＣの下層から共通電位接続部ＣＣと接続することが望ましい。なお、共通電極ＣＴとブリッジ配線ＢＲがいずれも透明電極である場合は、製造工程での成膜装置やエッチング装置共通化の観点から同じ透明電極材料、例えばＩＴＯとすることが望ましい。
また図９の構成では画素電極ＰＸが共通電極ＣＴ上に位置し、多数の細線状部あるいはスリット状の部分を有している。透過表示用の素子として用いる場合には、この画素電極ＰＸも同じ透明電極材料であることが望ましい。ブリッジ配線ＢＲと同層に形成すれば、層構造の増加を回避できるため工程数の増加を回避できる。

図９で、画素電極ＰＸの一端は共通電位接続部ＣＣと重なるように配置されている。共通電位接続部ＣＣでは共通電位が加わるブリッジ配線ＢＲが画素電極ＰＸと同層となっており、画素電極ＰＸの電位と共通電位の間の電界で表示する表示装置にとって特異点となる。電界の向きが本来の意図する向きと異なるため、画質低下の要因となる。そこでこの領域を遮光性の共通電位接続部ＣＣと重ねることで、その影響を排除している。またそのため、共通電位接続部ＣＣの端辺の形状と画素電極ＰＸの端辺の形状は共通電極接続部ＣＣと重なる領域で類似した形状となっている。

このとき、共通電位接続部ＣＣは画素電極ＰＸ側の角部がカットされたような形状となっている。これは不必要な遮光領域を排除し開口率の向上を図るためである。この場合、図９に示すように、画素電極ＰＸと共通電位接続部ＣＣは互いに非平行な３つの辺で重畳し、各辺で画素電極ＰＸと共通電位接続部ＣＣ、換言すれば遮光層が平行に延在する形状を有するようになっている。
なお、ブリッジ配線ＢＲの接続部近傍も同様の形状で形成することで、必要な遮光領域の最小化が図れる。
この領域では画素電極ＰＸとブリッジ配線ＢＲとの平行に見た距離は、ブリッジ配線ＢＲと共通電極ＣＴとの平行に見た距離より長いものとなっている。画素電極ＰＸとブリッジ配線ＢＲが同層であることによる短絡を回避するとともに、共通電極ＣＴと共通電位接続部ＣＣとの接触面積を十分確保するためである。

＜＜＜画素群の配列＞＞＞
図９の画素電極ＰＸは多数のスリットが一方向に延在した形状となっていて、その方向は隣接する上下左右の画素で異なったものとなっている。これにより色の種類を問わず視野角の拡大を達成している。なお、この画素群の配列は視野角拡大の効果に関するものであり、１画素内に複数の方向を有する場合や全ての画素で同じ方向の場合でも本願の他の開示の構成による別の効果は奏することができるものである。
また、カラーフィルタＣＦは一例として図３に示すように隣接する上下方向で共通で隣接する左右方向に準じＲ、Ｇ、ＢのカラーフィルタＣＦが配列するものとなる。その際、カラーフィルタＣＦ間の仕切りと不要領域の遮光によるコントラスト比の向上を目的とした遮光層としてのブラックマトリクスＢＭを形成することが望ましい。図１０に、図９のパターンに対しブラックマトリクスＢＭを形成する場合の一例を示す。画素電極ＰＸの形成領域内にブラックマトリクスＢＭの端部が来るように原則として形成している。ただし共通電位接続部ＣＣの部分では該共通電位接続部ＣＣが遮光層として機能するため、画素電極ＰＸを越えた領域に境界を設けることもできる。

＜＜＜断面構造＞＞＞
図９あるいは図１０の画素の要部の断面構造を順次説明する。
図１１は図９あるいは図１０のＡ−Ａ’部の断面構造である。第１の基板ＳＵＢ１上には共通電極ＣＴが最下層に形成されている。一例として、透明電極、例えばＩＴＯで形成されている。ゲート信号線ＧＬと共通信号線ＣＬは金属で形成されている。ゲート信号線ＧＬは共通電極ＣＴの形成領域間に延在している。共通信号線ＣＬはその一部は共通電極ＣＴに乗り上げるように形成され、共通電極ＣＴに共通電位を供給するとともに、完全に乗り上げないように配置したことにより共通信号線ＣＬの断線を回避した構造となっている。これら共通電極ＣＴ、共通信号線ＣＬ、ゲート信号線ＧＬを覆ってゲート絶縁膜ＧＩが形成されている。ゲート絶縁膜上にはスイッチング素子ＴＦＴのソース電極Ｓから延在した金属層Ｓが配置され、画素電極ＰＸとの接続部を形成している。この目的で、Ａ−Ａ’断面でのゲート信号線ＧＬは線幅の細いものとなっている。ソース電極Ｓ上には保護膜ＰＡＳが形成されている。画素電極ＰＸは例えば共通電極ＣＴと同じ透明電極、例えばＩＴＯで形成され、保護膜ＰＡＳ上に配置されている。この保護膜に形成されたスルーホールＴＨ１で画素電極ＰＸとソース電極Ｓが接続し、スイッチング素子ＴＦＴを介して映像信号線ＤＬから供給される映像信号を画素電極ＰＸに供給する。画素電極ＰＸ上には配向膜ＡＬが形成され、必要により初期配向処理がされている。基板ＳＵＢ１の裏面には第１の偏光板ＰＬ１が形成されている。

第１の基板ＳＵＢ１に対向して第２の基板ＳＵＢ２が配置されている。第２の基板ＳＵＢ２には不要な光漏れを遮光するブラックマトリックスＢＭが形成されている。ブラックマトリックスＢＭと端部を重畳してカラーフィルタＣＦが形成している。２つのカラーフィルタＣＦが離間して図示されているがＡ−Ａ’断面方向ではカラーフィルタＣＦの色は同じであるため、一体となっていても良い。カラーフィルタＣＦとブラックマトリクスＢＭを覆ってオーバーコートＯＣが形成されている。オーバーコートＯＣ上には配向膜ＡＬが形成されている。第２の基板ＳＵＢ２の背面側には第２の偏光板ＰＬ２が形成されている。また基板ＳＵＢ２と偏光板ＰＬ２の間には必要に応じてＩＴＯのような導電層を形成しても良い。漏洩電界をシールドしＥＭＩを低減する効果があるからである。また、不要な静電気が液晶層の表示に影響を与えることを回避することも可能となる。

基板ＳＵＢ１と基板ＳＵＢ２の間には液晶層ＬＣが形成されている。画素電極ＰＸと共通電極ＣＴの間に電圧差を与えることで電界を形成し、その電界によりこの液晶層ＬＣの液晶分子の向きを初期配向方向から変えることにより目視される表示画像を制御する。
基板ＳＵＢ１と基板ＳＵＢ２の配向膜ＡＬによる初期配向方向ＯＲＩは基板ＳＵＢ１と基板ＳＵＢ２で平行で、偏光板ＰＬ１、ＰＬ２の偏光透過軸との成す関係は一例として図８に対して説明した関係となっている。これにより電圧無印加時に黒、電圧印加とともに輝度が増大するいわゆるノーマリーブラック特性が実現する。

図１３は図９あるいは図１０のＢ−Ｂ’部の断面構造である。保護膜ＰＡＳ上に画素電極ＰＸと同層で透明電極、例えばＩＴＯによるブリッジ配線ＢＲが形成されている。ブリッジ配線ＢＲは上下に隣接する画素の共通電極ＣＴ同士を電気的に接続する。図９あるいは図１０の下側の画素に相当する画素が図１３の左側の画素領域に相当する。該領域での共通電位接続部ＣＣは共通電極ＣＴの上側から共通電極ＣＴに重畳し、電気的に接続する。この共通電位接続部ＣＣはゲート信号線ＧＬと同じ金属層で形成されている。共通電位接続部ＣＣはスルーホールＴＨ２でブリッジ配線ＢＲを接続する。このとき、ブリッジ配線ＢＲと共通電極ＣＴと直接接続せず、金属材料による共通電位接続部ＣＣを介在させることで前述の歩留りの向上が実現している。ブリッジ配線ＢＲはゲート信号線ＧＬをゲート絶縁膜ＧＩ及び保護膜ＰＡＳを介して横切る。このように横切る配線同士を極力離間することで寄生容量を抑制している。ゲート信号線ＧＬを横切ったブリッジ配線ＢＲは、別の共通電位接続部ＣＣとスルーホールＴＨ３により接続する。この共通電位接続部ＣＣは共通信号線ＣＬと一体に形成されている。そして、共通電極ＣＴを下層にして接続することで電気的に画素間の接続を達成している。

図１４は図９あるいは図１０のＣ−Ｃ’部の断面構造である。本図は特にスイッチング素子ＴＦＴ部の構造の説明に関する。該領域ではスイッチング素子ＴＦＴの遮光が必要のため、遮光層としてのブラックマトリックスＢＭが基板ＳＵＢ２の全域に形成されている。基板ＳＵＢ１上のゲート信号線ＧＬは、前述の修正対応のため穴部があるため、図１４では離間して配置される。この穴部に映像信号線ＤＬが延在するが、穴部の前後でのゲート信号線ＧＬの乗り越え時の映像信号線ＤＬの断線の懸念を低減するため、映像信号線ＤＬの下には半導体層ａ−Ｓｉが形成されている。映像信号線ＤＬからゲート信号線ＧＬに向かって接続部が延在し、やがてスイッチング素子ＴＦＴのドレイン電極Ｄに接続する。ソース電極Ｓは両側からドレイン電極Ｄに挟まれ、この２つのドレイン電極Ｄの間に半導体層ａ−Ｓｉが形成されスイッチング素子ＴＦＴのチャネル領域を形成する。なお、通常半導体層の上面には高濃度ドープ層ｎ^＋が形成され、該高濃度層はドレイン電極Ｄ、ソース電極Ｓとａ−Ｓｉ層の間に残存し、ドレイン電極Ｄとソース電極Ｓの間のチャネル領域では除去されることでＴＦＴの特性を向上しているが、図では省略して記載している。

図１５は図９あるいは図１０のＤ−Ｄ’部の断面構造である。横方向に隣接する画素間にはブラックマトリクスＢＭが配置され不要な光漏れを遮断している。カラーフィルタＣＦは横方向に隣接する画素同士では色の異なるものとなるため、それぞれ別の色となっている。各画素では共通電極ＣＴは平板状に形成されていて、透過表示用の素子では例えばＩＴＯのような透明電極で形成されている。反射用途の場合には金属層を用いることとなる。画素電極ＰＸは保護膜ＰＡＳ上に形成され、透過表示用の素子では例えばＩＴＯのような透明電極で形成されている。この画素電極ＰＸは配向膜下に直接形成されるため、反射用途の表示素子ＣＥＬの場合でも信頼性を向上する観点から透明電極とすることが望ましい。

画素電極ＰＸは多数の線状部分を有し、その間は画素電極ＰＸ間に共通電極ＣＴが露出する領域となる。これにより、画素電極ＰＸからの電界が共通電極ＣＴに終端するルートが形成され、該電界により液晶層ＬＣの液晶分子を駆動することにより画像表示が達成される。透過表示用に画素電極ＰＸと共通電極ＣＴの双方を透明電極で形成した場合、表示領域の略全域が透明となるため光透過率の高輝度の表示装置が実現する。
また電極の向きを画素電極ＰＸのような上層の電極の線状部あるいはスリット部の向きで制御できるため、ゲート信号線ＧＬと映像信号線ＤＬを直交するように配置した場合でも、開口率へほとんど影響を及ぼさずに電極の向きを自由に設定することができる。

＜＜画素の詳細例の他の例＞＞
図９では表示素子ＣＥＬに好適な画素の詳細構造の一例を示した。その際の、＜＜＜ＴＦＴ部＞＞＞で説明した構成や効果、＜＜＜画素電極接続部＞＞＞で説明した構成や効果、＜＜＜共通信号線と共通電極＞＞＞で接続した構成や効果、＜＜＜上下の画素の共通電位の接続＞＞＞で説明した構成や効果は他の種々の平面構成の画素で享受することができる。その一例を説明する。

図６２は図９に相当する図であり、画素の平面構成を示す。図９との最大の相違点は、画素電極ＰＸのスリットの配置が各画素で共通となっている点である。図６２では、画素電極ＰＸのスリットの向きが画素の上側の領域と下側の領域で異なっており、上側の領域ではスリットは画素の一側面に向かうにつれ下側へ、下側の領域ではスリットは画素の同じ一側面に向かうにつれ上側に向かうようになっており、いわば中央に向かい収束するような方向に配置されている。これにより、１画素内で視野角の補正が行われる構成となっている。

図９と異なり、図６２では１画素内でスリットの向きが異なる領域、すなわち上側の領域と下側の領域があるため、その境界となる中央の領域で画素の使用効率が低下する。このため、開口率に若干の低下が生じる。しかし、ＰＣ用モニタやインターネットの画面を表示することがあるような表示装置では、どのような画像に対しても常に視野角の補正が実現する図６２の構成が適する場合もある。図９の輝度を最大化し、特にＴＶのような自然画の表示に好適な構成といずれを選ぶかはその用途に応じて選択可能であり、場合によっては図６２の構成が適する場合もある。その際、ＰＣ用モニタやインターネットの画像では画素間の情報に自然画のような連続性が無いため、画素間での共通電位の安定化の重要性が図９の構成の場合よりさらに増大する。そのような場合にも、画素電極ＰＸのスリットの向きが画素の上側の領域と下側の領域で異なっている構成で、ブリッジ配線ＢＲを設けて隣接する上下画素間の共通電極ＣＴ同士を接続することにより共通電位の安定化が達成でき、安定した画像表示が実現できる。

また画素電極ＰＸのスリットの向きが画素の上側の領域と下側の領域で異なっている構成でブリッジ配線を設ける際には、ブリッジ配線をどのように設けるかにより開口率に対する影響が異なる。図６２では、開口率を向上するため、ブリッジ配線をスリットの収束する側の辺に設けた。そして、共通電位接続部ＣＣをスリットの収束する側の辺の上下端部にそれぞれ対応して設けた。これにより、スリットの拡散する側の辺に設ける場合より、開口率の向上が実現した。

また図６２の構成では、一例として、画素電極ＰＸの中央の領域では画素電極ＰＸが少なくとも３回幅の拡大と縮小を繰り返すパターンを設けた。これにより、画素電極ＰＸの上側の領域と下側の領域の境を目視し難い構成として、画素の一体感を向上することができる。また、この画素電極ＰＸの中央の領域では画素電極ＰＸが少なくとも３回幅の拡大と縮小を繰り返すパターンは、画素電極ＰＸの電位が急激に変動することを回避することにも適する。この構成は、表示の過渡特性を要求する表示画像や表示方式、例えば定期的に黒画像を画面に書き込むような場合に特に有効である。

図６３は図１０に対応する図で、図６２に遮光層ＢＭを設けた状態での画素の平面構造の一例を示す図である。
図６４は図６２と画素の中央部の構成が若干異なる例である。
図６４では、画素電極ＰＸのスリットが、画素の中央の領域で上向きのスリットと下向きのスリットが交互に噛み合うように配置した。この構成は、図６４では同時に前述の画素電極ＰＸが少なくとも３回幅の拡大と縮小を繰り返すパターンともなっている。画素電極ＰＸのスリットが、画素の中央の領域で上向きのスリットと下向きのスリットが交互に噛み合う構成とすることで、中央の領域での画素の利用効率を向上でき、輝度を向上することができる。

＜＜ダミー画素領域＞＞
＜＜＜角部の画素配置＞＞＞
図１６（ａ）に示すように、表示素子ＣＥＬの表示領域ＤＲの周辺にはダミー画素領域ＤＭＹを配置した。これは、表示領域の最外周の画素とそれ以外の画素で寄生容量などの条件を極力近づけるためである。
このとき、ダミー画素領域ＤＭＹは図１６（ｂ）に示すように複数の領域に分けることができる。表示領域ＤＲの上側のダミー画素領域Ｄ（Ｄ）、下側のＬ（Ｄ）、左側のＤ（Ｇ），右側のＤ（ＬＧ）である。これらのダミー画素を例えば画素内と同じパターンの繰り返しにすることで条件と揃えることができる。また、どのような表示に対しても影響を中立にするという意味で、共通電位のみを露出するような構造とすることでもできる。表示に用いる画素でも、黒表示の際には画素電極ＰＸと共通電極ＣＴの双方に共通電位が加わるためである。

このとき、横方向に並列する表示領域ＤＲの最外周の画素群、例えば図１６（ｂ）のＤ（ＬＤ）に並列する最外周の画素群では、隣接する画素同士でＤ（ＬＤ）からの影響の度合いがほぼ等しい。また縦方向に並列する表示領域ＤＲの最外周の画素群、例えば図１６（ｂ）のＤ（Ｇ）に並列する最外周の画素群では、隣接する画素同士でＤ（Ｇ）からの影響の度合いがほぼ等しい。しかし、Ｄ（ＬＤ）とＤ（Ｇ）の交差する位置となる角部のダミー画素Ｃ１は、Ｃ１に最隣接する有効表示領域ＤＲの角部の画素に特異的に影響を与えることになる。そしてこの角部の画素のように特徴的な場所で特異的に生じる輝度変動は、製品共通の全数不良となる危険があるため、その懸念を排除する必要がある。
そこで、本願では角部の画素の電極の向きを最隣接する角部のダミー画素から影響を受けにくい配置とした。

図１７に模式説明図を示す。ダミー画素領域ＤＭＹの４つの角部のダミー画素Ｃ１、Ｃ２、Ｃ３、Ｃ４それぞれに最隣接する有効表示領域ＤＲ内の角部の画素の電極配置を模式的に示している。本配置は、表示領域内の角部の各画素が、角部のダミー画素からの電界の影響を受けにくい電極配置となっていることを特徴とする。

図１８にてより分かりやすく説明する。表示領域ＤＲの中心を考え、表示領域ＤＲの角部にダミー画素Ｃ１、Ｃ２、Ｃ３、Ｃ４がそれぞれあることを図１８（ａ）は示す。その際、有効表示領域の画素群に図２（ａ）、図２（ｂ）にそれぞれ対応する図１８（ｂ）と図１８（ｃ）に示す２つの電極方向の画素群がある場合を考える。このとき、図１８（ｄ）で、点線で示される図１８（ａ）でのＣ１とＣ２を結んだ線分、すなわちＣ１やＣ２のダミー画素から有効表示領域に向かう電界の仮想的な方向と、図１８（ｂ）と図１８（ｃ）の電極形状での電界による影響の受け方を考える。（ｂ）のスリット方向の場合には点線とスリットの成す鋭角の角度θ１は、（ｃ）のスリット方向の場合のθ２より小さいものとなっている。（ｂ）のスリット方向の場合はスリットの開口部がダミー画素に近付くように配置されるため、ダミー画素からの電界の影響を受けやすい配置となる。逆に、（ｃ）のスリット方向では影響を受けにくい配置となる。したがって、Ｃ１，Ｃ３に対応する角部の画素は、電極パターンとして（ｃ）が望ましいこととなる。逆に、Ｃ２とＣ４の近傍の画素では（ｂ）の画素が望ましいこととなる。
今は図１８（ｂ）、（ｃ）に示すように、下層の下側電極ＬＥが平面状、上層の上側電極ＵＥがスリット状の場合で説明したが、一方の基板に上側電極ＵＥしかない場合でも、スリットがある場合には垂直配向方式などでも同様のことがいえる。

角部のダミー画素の電圧や形状によっては関係が逆転する場合もあるかもしれないが、その場合でも図１７に立ち戻り望ましい構成としては、
（１）線状電極あるいはスリットを有し、該線状電極あるいはスリットの向きが対向する角部の画素同士で、少なくとも角部近傍で同じ、であることが必要である。より望ましくは、（１）に合わせて、さらに
（２）線状電極あるいはスリットを有し、該線状電極あるいはスリットの向きが同一辺の画素の最離間する画素同士で、少なくとも角部近傍で異なる、ことが望ましい。
これらは、その目的から定義すると、有効表示領域の各角部の画素の電極配列が、角部のダミー画素からの影響を抑制する配置となっていると言うことができる。
図１８での説明に対応した場合で定義すると、これは
（３）線状電極あるいはスリットの向きが異なる２種類の画素を持つ場合、角部の画素での線状電極あるいはスリットの向きは、表示領域の角部と中央を結んだ線に対し、線状電極あるいはスリットの向きが成す鋭角の交差角を比較し、該鋭角の交差角がより大きい角度で交差するスリットあるいは電極の向きを有する画素を配置する、と言うこともできる。

＜＜＜ダミー画素領域を利用した共通電位の給電＞＞＞
図１９は角部近傍のダミー画素領域を利用した共通電位の給電を説明する図で、図１６あるいは図１７のＣ１近傍の領域となっている。
最下辺の表示領域の画素の下にはダミーゲート線ＤＭＹＧが配置され、他の画素と条件を近づけるように配置されている。その下側にはダミー画素領域図１６あるいは図１７のＤ（ＬＤ）に相当するダミー画素領域が延在する。図１９のＡ−Ａ’線部の断面構造である図２０（ａ）を参照しながらダミー画素領域Ｄ（ＬＤ）の構造を説明する。

共通信号線ＣＬと同層で共通電位が供給されるダミー共通信号線ＤＭＹＣが幅広に延在する。これにより、低抵抗の共通電位給電用のバスラインとなっている。このダミー共通信号線ＤＭＹＣ上にはゲート絶縁膜ＧＩが形成され、該ゲート絶縁膜ＧＩ上を映像信号線ＤＬが延在する。該映像信号線ＤＬを覆って保護膜ＰＡＳが形成されている。この保護膜ＰＡＳとゲート絶縁膜ＧＩに、映像信号線ＤＬ間の領域でＰＡＳ穴ＨＬが形成されている。このＰＡＳ穴ＨＬを覆って、ブリッジ配線ＢＲと一体に上層シールド電極ＵＳが透明電極で形成されている。これにより、ダミー領域の各画素では基準電位が最上層に現れることで電位を安定化している。また、低抵抗のバスラインとして働くダミー共通電位線ＤＭＹＣから縦方向の各画素にブリッジ配線ＢＲを介して共通電位が供給されることで、共通電位の給電抵抗の低減を図っている。
ダミー共通電位線ＤＭＹＣとダミーゲート信号線ＤＭＹＧは図１９の左側で接続され、ダミーゲート信号線ＤＭＹＧの電位変動を回避している。

左端の縦方向の最外周画素群の外側には、図１６あるいは図１７のＤ（Ｇ）に沿うとするダミー画素領域が延在する。各ダミー画素では共通信号線ＣＬの端部が幅広部を形成する。また隣接して共通電位接続金属線ＣＭＣがあり、その端部は同様に幅広となっている。これらの幅広部は相互に隣接し、上層シールド電極ＵＳにより電気的に接続している。図１９のＢ−Ｂ’線部の断面図である図２０（ｂ）にて説明する。基板ＳＵＢ１上に共通信号線ＣＬ端部の幅広部がゲート絶縁膜ＧＩの下層に形成されている。隣接して共通電位接続金属線ＣＭＣの幅広部がゲート絶縁膜ＧＩの上に形成されている。これらの幅広部には絶縁膜ＧＩのＰＡＳ穴ＨＬが形成され、該穴部を覆って上層シールド電極ＵＳが形成されることにより共通電位接続金属線ＣＭＣと共通信号線ＣＬが電気的に導通している。また上層共通接続線ＵＣはさらに別の穴部でＤＭＹＣと電気的に接続し、ＤＭＹＣへの共通電位の給電を実現している。

共通電位接続金属線ＣＭＣとゲート信号線ＧＬは別層になっている。これは、図１９の左側で外部から表示領域に向けてゲート信号ＧＬで、共通電位を共通接続金属線ＣＭＣで供給しているため、これらの配線は近接して画素数に応じて多数配置され、短絡や電蝕を回避する目的でゲート絶縁膜ＧＩを介して異層としている。
他のＣ２，Ｃ３，Ｃ４の近傍の領域でも、ダミー画素部ではＰＡＳ穴ＨＬにより下層の金属のダミー電極層と上層のシールド電極ＵＳを接続し、共通電位を露出させることでダミー画素領域の電位の安定化を図っている。

＜＜＜ダミーパターン＞＞＞
ダミー画素領域ＤＭＹはまた種々の目的のダミーパターンを配置することに好適である。特に品質の管理を行うためのパターンを配置するのに好適である。図２１はダミー画素領域ＤＭＹに複数の測定用ダミーパターンであるＴＥＧ−Ａ、ＴＥＧ−Ｂ、ＴＥＧ−Ｃを配置したことを特徴とする。これらのダミーパターンは異なる辺に分散しても、１つの辺に集中しても、あるいは複数の辺にそれぞれ形成しても良い。大切な点は画素に最隣接するダミー画素領域に配置することである。
ダミーパターンがゲート絶縁膜ＧＩ，半導体層ａ−Ｓｉ、保護膜ＰＡＳなどの膜厚を測定を測定するパターンとした場合で説明する。
絶縁膜や半導体層はＣＶＤにより形成される。したがって、周辺のパターンにより形成される膜厚が影響を受ける。ダミーパターンで膜厚を測定する目的は、表示領域内の膜厚を知り、例えばそれを製造工程の成膜条件にフィードバックするためである。したがって、表示領域と離れた場所に配置して異なった膜厚の情報を得ても何の意味もないということになる。したがって、画素に最隣接するダミー画素領域に配置することが重要である。

図２２は図１９のダミー領域中に例えば１つの測定用ダミーパターンＴＥＧを配した例である。複数の測定用ダミーパターンＴＥＧを配する場合は最隣接するダミー画素領域の別のダミー画素に以下の説明と同様の思想で配置すればよい。
測定用ダミーパターンＴＥＧを配置するダミー画素では、保護膜ＰＡＳのＰＡＳ穴ＨＬの大きさを減じて構成する。そして得られた保護膜ＰＡＳで覆われた領域に、測定用ダミーパターンＴＥＧを配置する。
種々の膜厚の測定に関する測定用ダミーパターンＴＥＧの構造とその使用方法を、図２２のＡ−Ａ’線部の断面構造を用いて、種々の測定用ダミーパターンＴＥＧの例に対して説明する。

図２３は図２２のＡ−Ａ’線部の断面構造であり、（ａ）は完成時、（ｂ）は測定時を示す。この測定用ダミーパターンＴＥＧ−Ａはゲート絶縁膜ＧＩの膜厚の測定を目的とする。ゲート絶縁膜ＧＩを成膜し、保護膜ＰＡＳを成膜する前の段階で、図２３（ｂ）に示すように光Ｌｉｇｈｔを用いた光学的手法でゲート絶縁膜ＧＩの膜厚を検出する。共通信号線ＣＬは金属層であるので光を反射するため、エリプソメータを使用することで光学的に透明膜であるゲート絶縁膜ＧＩの膜厚を知ることができる。完成状態の図２３（ａ）では測定用ダミーパターンＴＥＧ−Ａの領域は保護膜ＰＡＳの穴が小さいダミー画素として認識されることになる。

図２４は図２２のＡ−Ａ’線部の断面構造であり、（ａ）は完成時、（ｂ）は測定時を示す。この測定用ダミーパターンＴＥＧ−Ｂはゲート絶縁膜ＧＩと半導体層ａ−Ｓｉの合計の膜厚の測定を目的とする。ゲート絶縁膜ＧＩを成膜し、半導体層ａ−Ｓｉを形成し、保護膜ＰＡＳを成膜する前の段階で、図２４（ｂ）に示すように光Ｌｉｇｈｔを用いた光学的手法でゲート絶縁膜ＧＩと半導体層ａ−Ｓｉ合計の膜厚を検出する。図２３の手法でゲート絶縁膜ＧＩ単独の膜厚を測定すれば、引き算により半導体層ａ−Ｓｉ単独の膜厚も知ることができる。完成状態の図２４（ａ）では測定用ダミーパターンＴＥＧ−Ｂの領域は孤立したａ−Ｓｉパターンが残存するダミー画素として認識されることになる。

図２５は図２２のＡ−Ａ’線部の断面構造であり、（ａ）は完成時、（ｂ）は測定時を示す。この測定用ダミーパターンＴＥＧ−Ｃは保護膜ＰＡＳの膜厚の測定を目的とする。ゲート絶縁膜ＧＩ上に映像信号線ＤＬによるダミー映像パターンＤＤＬを形成する。その上に保護膜ＰＡＳを成膜する。ダミー映像パターンＤＤＬを映像信号線ＤＬと同層の金属で形成すれば、図２５（ｂ）のようにエリプソメータで光学的に保護膜ＰＡＳの膜厚が測定できる。
さらに、図２５（ａ）のように透明電極による上層シールド電極ＵＳを形成した後測定することで、図２５（ｂ）により判明した保護膜ＰＡＳの膜厚を減算することで、透明電極の膜厚を知ることができる。
完成状態の図２５（ａ）では測定用ダミーパターンＴＥＧ−Ｃの領域は孤立した映像信号線ＤＬと同層のパターンが残存するダミー画素として認識されることになる。

＜モジュール構造＞
図２７に一例として示したモジュール構造の例を、より詳しく説明する。
＜＜概略＞＞
図２８（ａ）は上フレームＵＦＭのある状態で表示装置を正面側から見た図である。上フレームＵＦＭは金属材料で形成されている。上フレームＵＦＭと下フレームＬＦＭの接続部ＵＬＣが一例として各辺に形成されている。また位置決め部ＰＤＰの穴が見えている。
図２８（ａ）の下側面、上側面、左側面、右側面に対応した図をそれぞれ図２８（ｂ）、図２８（ｃ）、図２８（ｄ）、図２８（ｅ）に示す。上フレームＵＦＭは折れ曲がり、各辺の側面に及んで形成されている。
上下フレーム接続部ＵＬＣは図２８（ｂ）と（ｃ）では見えないが、（ｄ）と（ｅ）では一部が見えるようになっている。これは、表示装置の表示領域外の外形寸法を縮小する目的である。これにより上下フレーム接続部ＵＬＣの外側の上フレーム強度は上フレームの長い辺より短い辺で弱くなるが、短い辺ではフレームの距離自体が短いため、全体での剛性に対する影響は抑制できる、これにより、外形寸法の縮小と強度維持の両立が実現する。
また接続の強度を維持するため、上下フレーム接続部ＵＬＣは長い辺で短い辺より数が多く形成されている。

図２９は表示装置を背面から見た図である。上フレームから見た場合の上下フレーム接続部ＵＬＣに対応して下フレームＬＦＭにも上下フレーム接続部ＵＬＣがある。図中左側にはインバータカバー（高電圧側）ＩＮＣＨがあり、その下にはインバータ基板（高電圧側）が配置される。このインバータカバー（高電圧側）ＩＮＣＨによりインバータからの漏洩電界をシールドしている。図の上側にはコントローラ（基板）、ＴＣＯＮのカバー（ＴＣＯＮカバー）ＴＣＶがある。図中右側にはインバータカバー（低電圧側）ＩＮＣＬがあり、その下にはインバータ基板（低電圧側）が配置される。このインバータカバー（低電圧側）ＩＮＣＬにより低電圧側のインバータ基板からの漏洩電界をシールドしている。
インバータカバー（高電圧側）ＩＮＣＨとＴＣＯＮカバーＴＣＶはいずれもシールドのため金属で形成されていて、放熱のための多数の穴が形成されている。この穴は、ＴＣＯＮカバーＴＣＶでインバータカバー（高圧側）ＩＮＣＨより小さくなるように構成されている。漏洩する電界の周波数がインバータ基板から漏洩する電界よりコントローラ基板から漏洩する電界の方が周波数が高いため、ＴＣＯＮカバーＴＣＶでは穴を小さくすることで穴からの漏洩電界の漏出を防止するとともに放熱を図っている。一方インバータ基板からの周波数は相対的に低いが一方光源ＣＦＬに電流供給するため発熱の大きいものとなる。したがって、ＴＣＯＮカバーＴＣＶより大きい穴を形成することで放熱と漏洩電界のシールドの両立を図っている。そして、これらの穴のサイズを変えることで金属であるシールド板の共振周波数を分散し、種々の使用条件に際しても共振音の発生を防止している。

図３０はインバータカバー（高電圧側）ＩＮＣＨ、インバータカバー（低電圧側）ＩＮＣＬ、ＴＣＯＮカバーＴＣＶの各カバーを外した状態を示す図であり、図３０（ａ）は背面側から見た図である。
図中左側にはインバータ基板（高電圧側）ＩＮＰＨがある。インバータ基板（高圧側）ＩＮＰＨ上には多数のインバータトランスが配置される。そして高電圧側の出力がコネクタを介して光源に供給される。
図中右側にはインバータ基板（低電圧側）ＩＮＰＬがある。このインバータ基板（低電圧側）ＩＮＰＬのコネクタに光源の低電圧側の端部が配置されている。インバータ基板（低電圧側）ＩＮＰＬは２つに分割され、インバータ基板（低電圧側）ＩＮＰＬ１，インバータ基板（低電圧側）ＩＮＰＬ２として配置されている。

インバータ基板（低電圧側）ＩＮＰＬとインバータ基板（高電圧側）ＩＮＰＨはインバータ基板接続ケーブルＩＮＣＣにより接続されている。これにより、光源の低電圧側はコネクタによりインバータ基板（高電圧側）ＩＮＰＨ上の配線を介してインバータ基板接続ケーブルＩＮＣＣとのコネクタに接続され、インバータ基板接続ケーブルＩＮＣＣがコネクタでインバータ基板（高圧側）ＩＮＰＨと接続することで低電圧側の給電が可能となっている。

下フレームＬＦＭにはインバータ基板を接続するためのインバータ基板共通接続部ＣＣＦＩが形成されている。このインバータ基板共通接続部ＣＣＦＩは下フレームＬＦＭの左右で対称に形成されている。すなわち、インバータ基板（高電圧側）ＩＮＰＨとインバータ基板（低電圧側）ＩＮＰＬを左右で逆に配置した場合も同一の表示装置で対応できるように構成されている。これは、インバータ基板からの発熱は比較的多いため、液晶ＴＶ等のセット内で他の発熱部品との配置関係を調整することで発熱の均一化を図り局所的な高熱化を回避することを可能とする意図である。

インバータ基板（低電圧側）ＩＮＰＬはインバータ基板（高電圧側）ＩＮＰＨより小さくできるため、インバータ基板共通接続部ＣＣＦＩはいずれか一方の側で余った部分ができるようになっている。インバータ基板（高電圧側）ＩＮＰＨではインバータ共通接続部ＣＣＦＩは基板の両側にある部分を用いて下フレームＬＦＭに固定する。インバータ基板（低電圧側）ＩＮＰＬではインバータ共通接続部ＣＣＦＩは基板の片側にある部分を用いて下フレームＬＦＭに固定する。この目的で、インバータ基板（低電圧側）ＩＮＰＬはインバータ基板（高圧側）ＩＮＰＨの幅の１／２以下、望ましくは１／３以下とすることが望ましい。基板の片側のみでの固定で固定の強度を確保するためである。

図中上側にはコントローラ基板が配置されている。このコントローラ基板上にコントローラＴＣＯＮが配置されている。コントローラＴＣＯＮからの出力はコネクタＣＮ１を介してジョイナ（Ａ）ＪＮＡ，ジョイナ（Ｂ）ＪＮＢなどにより表示素子ＣＥＬに供給される。

図３０（ａ）の下側面、上側面、左側面、右側面に対応した図をそれぞれ図３０（ｂ）、図３０（ｃ）、図３０（ｄ）、図３０（ｅ）に示す。図３０（ｃ）には表示素子ＣＥＬの映像信号駆動回路に信号を供給するプリント基板ＰＣＢが表示装置の側面に配置されていることが示されている。このドレイン基板ＤＰＣＢとコントローラＴＣＯＮはジョイナ（Ａ）ＪＮＡやジョイナ（Ｂ）ＪＮＢがコネクタＣＮ２で接続されることで各種の信号や電圧が供給されるドレイン基板ＤＰＣＢはドレイン基板ＤＰＣＢ１とドレイン基板ＤＰＣＢ２の２つにより構成されている。これは後述する。
図３０（ｄ）、図３０（ｅ）にはインバータ基板からのケーブルが多数配列されている様子が示されている。

図３１は、図２８（ａ）の上フレームＵＦＭを外した状態を示している。中フレームＭＦＭが配置され、その上に表示素子ＣＥＬが積載されている。表示素子ＣＥＬの上側には一例としてテープキャリアＴＣＰにより映像信号駆動回路が形成され、これはドレイン基板ＤＰＣＢ１，２のいずれかにそれぞれに接続している。表示素子ＣＥＬの左側にはゲート基板ＧＰＣＢが形成されている。このゲートＧＰＣＢはテープキャリアＴＣＰにより表示素子ＣＥＬに接続している。

図３２は、図３１の左上角部を中心にした斜視図である。ドレイン基板ＤＰＣＢからの信号がＤＴＣＰに印加され、映像信号が表示素子ＣＥＬに印加される。ゲート基板ＧＰＣＢからの信号がゲート基板ＧＰＣＢに印加され、表示素子ＣＥＬにゲート信号が印加される。ドレイン基板ＤＰＣＢとゲート基板ＧＰＣＢはジョイナＪＮＣにより接続している。これにより、コントローラＴＣＯＮからゲート基板ＧＰＣＢを直接した場合よりジョイナＪＮＣの距離を低減でき、ノイズに強い構成とすることができる。

＜＜上下フレームの固定＞＞
次に上下フレーム接続部ＵＬＣおよび位置決め部ＰＤＰに関して説明する。図３３は上フレームＵＦＭ、中フレームＭＦＭ、下フレームＬＣＭの分解状態を示す斜視図である。上下フレーム接続部ＵＬＣでは上フレームＵＦＭは下側に突出部を有し、下フレームＬＣＭは上側に突出部を有し、中フレームＭＦＭには穴部が形成されている。位置決め部ＰＤＰでは中フレームは上フレームあるいは下フレームに突出部を有し、突出側のフレームに穴部が形成されている。より詳細に説明する。表示装置の勘合状態では図３４のＡ線部となる上下フレーム接続部ＵＬＣ、Ｂ線部となる位置決め部ＰＤＰをそれぞれ図３５、図３６により説明する。

図３５（ａ）は上下フレーム接続部ＵＬＣの平面概略図である。ＭＨは中フレームの穴部であり、ＳＣは固定用のネジである。
図３５（ｂ）は図３５（ａ）のＢ―Ｂ’線の断面図である。上下フレーム接続部ＵＬＣで上フレームＵＦＭは下側に突出し、下フレームＬＦＭは上側に突出する。中フレームＭＦＭに穴ＭＨが形成され、該穴部で上フレームＵＦＭと下フレームＬＦＭが直接接触している。これにより上下フレームがネジＳＣに対して大きい面積を有して接触することができる。この上フレームＵＦＭと下フレームＬＦＭをネジＳＣにより直接固定することで強固な固定が実現する。また上フレームＵＦＭと下フレームＬＦＭがネジＳＣの周囲で広い面積で直接接触することによりさらに接続が強固なものとなっている。
図３５（ｃ）は図３５（ａ）のＣ−Ｃ’線部の断面図であり、上フレームＵＦＭが下側に突出し、下フレームＬＦＭが上側に突出していることが示されている。図３５（ｄ）は図３５（ａ）のＤ−Ｄ’線部の断面図であり、上フレームＵＦＭと下フレームＬＦＭが離間しつつある領域である。図３５（ｅ）は図３５（ａ）のＥ−Ｅ’線部での断面図であり、中フレームＭＦＭの上に上フレームＵＦＭが、中フレームＭＦＭの下に下フレームＬＦＭが配置されていることが示されている。

図３６は位置決め部ＰＤＰに関する説明図である。平面透過図を図３６（ａ）に、図３６（ａ）のＢ−Ｂ’線部での断面図を図３６（ｂ）に示す。中フレームＭＦＭには上側突出部ＵＰが一体に形成されている。この上側突出部ＵＰと上フレームＵＦＭに形成された穴ＵＨにより、上フレームＵＦＭの中フレームＭＦＭに対する位置合わせが実現する。また中フレームＭＦＭは下側突出部ＬＰが一体に形成されている。この下側突出部ＬＰと下フレームＬＦＭに形成された穴ＬＨにより、下フレームＬＦＭの中フレームＭＦＭに対する位置合わせが実現する。
図３６（ａ）に示すように、上フレームの穴ＵＨと下フレームの穴ＬＨは平面的に異なる位置に形成している。これは、上フレームＵＦＭと下フレームＬＦＭは上下フレーム接続部ＵＬＣで強固に接続するため、上フレームの穴ＵＨと下フレームの穴ＬＨの位置をずらすことでその接続時の逃げを設けるためである。また共振点を上フレームＵＦＭと下フレームＬＦＭで分散し共振音の発生を防止する効果もある。

＜＜中フレーム＞＞
中フレームＭＦＭは樹脂製の部材で構成される。そして図３７に示すように右側の中フレームＭＦＭＲ、左側に中フレームＭＦＭＬ、上側の中フレームＭＦＭＴ、下側の中フレームＭＦＭＢの４つの部材に分割されている。この４つの部材はいずれも相互に独立している。そして、それぞれの部材が個別に下フレームＬＦＭと固定される。中フレームＭＦＭ相互は直接の固定は行っていない。
大型のモジュールでは樹脂部材を高精度に製造することは困難である。また初期状態では理想的な形状であっても、温度変化による膨張収縮により意図した形状からずれたものとなる。このずれは、表示素子ＣＥＬに加わり表示素子ＣＥＬの表示品質を低下させる原因となる。また応力の原因となり、モジュールの対振動特性を劣化させる原因になる。

そこで、樹脂製の中フレームＭＦＭを４つに分割し、かつそれぞれを直接固定しないようにすることで、１つの部材辺りのサイズを小さいものとし高精度でかつ熱による膨張や収縮の影響を小さくすることができた。また、それぞれの中フレームＭＦＭは金属製の下フレームＬＦＭに中フレームＭＦＭ側からネジで直接固定される。下フレームＬＦＭは金属であるため精度よく製造でき、また温度変化による形状変化も少ないものとなっている。このため中フレームＭＦＭの位置を高精度で維持することができる。前述の上下フレーム接続部ＵＬＣで上フレームＵＦＭを中フレームの穴部で直接下フレームＬＦＭに上フレーム側からネジで固定したことにより、中フレームＭＦＭと上フレームＵＦＭも直接の強固な固定を有さないものとなっている。すなわち、中フレームＭＦＭと上フレームＵＦＭはいずれも直接下フレームＬＦＭに固定されることで、位置の基準を下フレームに一元化でき、モジュールを高精度かつ強固な構造とすることができた。本構造は大型ＴＶなどのサイズの大きい表示装置向けに非常に適する構造である。

４つに分割された中フレームＭＦＭのうち、中フレームＭＦＭＴと中フレームＭＦＭＵは表示装置の長辺方向一方向に延在し、比較的距離の長いものとして形成されている。一方中フレームＭＦＭＬと中フレームＭＦＭＲは表示装置の短辺方向と長辺方向の両方に渡り形成された形状となるが、表示装置の長辺方向の部分の長さは短辺方向の部分の長さより短いものとなっている。これにより、中フレームＭＦＭＴと中フレームＭＦＭＢは表示素子ＣＥＬの短辺方向の位置精度、すなわち表示素子ＣＥＬの上下方向の位置精度を高精度に確保することができるようになる。そして中フレームＭＦＭＬと中フレームＭＦＭＲは表示素子ＣＥＬの長辺方向の位置精度、すなわち表示素子ＣＥＬの左右方向の位置精度を高精度に確保することができるようになる。このように部材毎に位置精度を実現する方向を明確に分離することにより、大型の表示装置に樹脂製部材を適用した際にも精度を向上することが可能となり、不要な外形寸法の縮小が可能となる。
また中フレームＭＦＭＬと中フレームＭＦＭＲは長辺方向に延在する部分もある。上下方向の位置精度向上のためには、この領域では中フレームＭＦＭＬや中フレームＭＦＭＲと表示素子ＣＥＬの基板端部は接触しないことが望ましい。このため、この２つの中フレームの基板上下方向での表示素子ＣＥＬ端部との同じ高さでの水平距離は、中フレームＭＦＭＴや中フレームＭＦＭＢと表示素子ＣＥＬ端部との同じ高さでの水平距離より長くなるように構成することが望ましい。

隣接する中フレームＭＦＭ同士は図３３に示すように互いにずれた突起部がある。組み立て状態で中フレームＭＦＭを上から見た図が図３８（ａ）である。中フレームＭＦＭＲと中フレームＭＦＭＴは互いに水平方向の突出部がかみ合うようになっている。これにより、中フレームＭＦＭの組み立てを容易としている。そしてこの勘合部近傍で中フレームＭＦＭＲと中フレームＭＦＭＴがそれぞれ個別に直接下フレームＬＦＭに対しネジＳＣで固定される。これにより、各中フレーム端部での精度の向上を実現している。各中フレームは他にも複数の場所でネジＳＣにより直接下フレームＬＦＭに中フレーム側から固定することで、接続を強固とするとともに、上下フレーム接続部ＵＬＣでのネジ接続同様に上側からのネジ止めに統一することでモジュール組み立て時の作業性を向上したものとなっている。同様の形状は図３９（ａ）の中フレームＭＦＭＢと中フレームＭＦＭＲ勘合部でも診ることができる。
中フレームＭＦＭは必要な部分のみ樹脂厚を厚くし、それ以外の部分では厚みを減らすようにしている。これにより軽量化が実現している。金型を用いた樹脂の射出成型などにより、形状は必要に応じて自由に設定できる。

＜＜ドレイン基板への信号伝送＞＞
図３８（ｂ）は図３８の下側側面を見た図である。
ドレイン基板ＤＰＣＢ１が配置されている。このドレイン基板ＤＰＣＢ１からの信号はテープキャリアＴＣＰ上の駆動回路（ドライバ素子）ＤＲＶに供給され、映像信号が生成される。この映像信号はテープキャリアＴＣＰの出力端子から表示素子ＣＥＬの映像信号端子に供給される。むろん、表示素子ＣＥＬ上に駆動回路を直接実装したり、あるいはＴＦＴで駆動回路を直接表示素子ＣＥＬ上に形成しても良い。

ドレイン基板ＤＰＣＢ１はネジＳＣにより下フレームＬＦＭに固定される。同時に、この固定によりドレイン基板ＤＰＣＢ１のＧＮＤと下フレームＬＦＭを電気的に接続した場合には、安定したＧＮＤ電位を実現することができる。
ドレイン基板ＤＰＣＢ１にはコントローラ基板から２つのジョイナが接続する。ジョイナ（Ａ）ＪＮＡは幅が太く代わりに層数の少ない、例えば導電層が１層のジョイナ、ＪＮＢは幅が狭く代わりに層数の多い、例えば導電層が２層のジョイナである。ジョイナ（Ａ）ＪＮＡは階調電源や映像信号駆動回路の電源を供給するのに好適である。一方ＪＮＢは導電層を多くすることで高周波信号の伝達が可能となるため、クロックや表示データなどの各種信号を伝送する目的に好適である。このように信号電圧と電源電圧でジョイナを分けることでそれぞれに最適のジョイナが適用でき高性能と低コストの両立が実現する。また信号と電源の干渉を回避でき、信号伝送のノイズ低減と電源の安定化を図ることができる。

図４１（ａ）はドレイン基板ＤＰＣＢ１とドレイン基板ＤＰＣＢ２の関係を示す。２つのドレイン基板は相互に独立し、個別に下フレームＬＦＭに固定される。ドレイン基板ＤＰＣＢはプリント基板により構成されるため、大型の表示装置ではプリント基板自体の精度や変形が表示素子ＣＥＬへの応力として画質上の問題の原因となったり、またテープキャリアＴＣＰに応力が加わり断線の原因となるなど信頼性上の問題となる。ドレイン基板ＤＰＣＢを複数に分割することで大きな１つの基板で形成した場合に比べこのような懸念を低減することができる。図４１（ａ）に示す構造では２つのドレイン基板ＤＰＣＢがそれぞれ直接下フレームＬＦＭにネジＳＣにより固定されている。これにより、ドレイン基板ＤＰＣＢが高精度に維持されることとなる。

ジョイナ（Ａ）ＪＮＡ、ジョイナ（Ｂ）ＪＮＢはドレイン基板ＤＰＣＢ１とドレイン基板ＤＰＣＢ２の双方に形成される。ここで、双方のジョイナ（Ａ）ＪＮＡは双方のジョイナ（Ｂ）ＪＮＢの内側となるように配置されている。これは、クロックなどの高周波の信号を含むＪＮＢの各ドレイン基板ＤＰＣＢ上での延在距離を２つのドレイン基板で一致させることで信号の波形鈍りやノイズの影響を同一にしてタイミング制御を容易とするためである。

図４１（ｂ）は下フレームＬＦＭへの固定前の表示素子ＣＥＬの状態を示す図である。ドレイン基板ＤＰＣＢは伝送する電圧の種類が多くまた信号も複雑のためゲート基板ＧＰＣＢより幅広となっている。このため、表示領域外の外形寸法縮小の観点からドレイン基板ＤＰＣＢは図４１（ａ）に示すように折り曲げて側面あるいは背面に配置されるのに対し、ゲート基板ＧＰＣＢは折り曲げずそのまま表示素子ＣＥＬの一端部に配置することができる。なお、ドレイン基板ＤＰＣＢは背面に折り曲げるよりも、側面に折り曲げて下フレームＬＦＭに固定することが望ましい。ドレイン基板からの漏洩電界を、組み立て状態でドレイン基板のさらに外側に配置されることになる金属製の上フレームＵＦＭでシールドできるからである。

＜＜インバータケーブル＞＞
図３９（ｂ）は図３９（ａ）の下側から見た側面図である。インバータ基板（高電圧側）にインバータ（トランス）ＩＮＶが設置されている。コネクタＣＮＩから高電圧側の出力がケーブルにより光源に供給される。
図３９（ｃ）は図３９（ａ）の右側から見た側面図である。インバータからの出力がケーブルＣＡＢＬＥにより光源に供給される。このとき、ケーブルＣＡＢＬＥは光源の数に応じて多数配置されるため、この固定を簡略かつ確実に行うことにより生産性の向上に寄与する。またこのケーブルは固定されないとケーブル毎に寄生容量が異なってしまうため光源毎の輝度ムラの要因になるとともに、ケーブル自体の断線の原因になる。
図３９（ｃ）ではケーブルＣＡＢＬＥは専用の保持部に固定される。図４０にその保持部を示す。この保持部はサイドモールドＳＭ（後述）と一体に形成され樹脂にて形成されている。コネクタＣＮからのケーブルＣＡＢＬＥはサイドモールドＳＭの側面と保持部材ＨＯＬＤにより挟まれた領域に配置され、図４０での前後方向の動きが規制される。そして保持部材の上方に形成された円弧状のＲ部に沿って配置され、該Ｒ部より下側へ再度戻してから光源に接続されるように構成される。この構造により図の上下方向の動きも規制されることによる。
このように簡略な分際にケーブルを簡単に嵌め込ませることで固定が実現する。

＜＜モジュール全体の断面構造＞＞
図４２（ｂ）はモジュールの図４２（ａ）のＢ−Ｂ’線部での断面図である。表示素子ＣＥＬの上にスペーサＳＰ２を介して上フレームＵＦＭが配置される。このスペーサＳＰ２は例えばゴムのような弾力性のある部材で形成される。上フレームＵＦＭは表示素子ＣＥＬの周辺を延在し、その後側面に折れ曲がるようになっている。図の左側には映像信号線駆動回路ＤＤが配置されている。表示素子ＣＥＬの基板ＳＵＢ１の端子にテープキャリアＴＣＰが接続し、このテープキャリアＴＣＰがドレイン基板ＤＰＣＢに接続している。ドレイン基板ＤＰＣＢ上のコネクタＣＮ１にはジョイナＦＰＣが接続し、これがコントローラＴＣＯＮ（基板）のコネクタＣＮ２と接続することで電源電圧や各種信号が供給されるようになっている。表示素子ＣＥＬの下側にはスペーサＳＰ１を介して中フレームＭＦＭが配置されている。この中フレームの下に下フレームＬＦＭが配置されている。下フレームＬＦＭは表示素子ＣＥＬの下の領域では略平板であり、それが表示素子ＣＥＬの周辺部で上方向に立ち上がり、再度水平となることで、中フレームＭＦＭとの接触面を構成する。その後、再度下側に折れ曲がることでドレイン基板ＤＰＣＢの固定部を形成するとともに、モジュール全体の剛性を確保するようになっている。

表示素子ＣＥＬと下フレームＬＦＭの間には光源ＣＦＬが配置されている。この光源ＣＦＬと下フレームＬＦＭの間には光源からの光を反射する反射シートＲＳが配置されている。この反射シートＲＳは一例として白色のプラスチックシートが適用できる。この反射シートＲＳは周辺部で斜め方向に折れ曲がり、上方に向かう、その後、水平となりシートＲＳと積層する拡散板ＤＦＰにより押さえられる。拡散板ＤＦＰは一例として白色のプラスチック板であり、光源ＣＦＬからの光を拡散し光源のある領域と無い領域での輝度の差を均一化する。この拡散板ＤＦＰと表示素子ＣＥＬの間には、必要に応じてさらにプリズムシートのような集光シートや、拡散シートなどが配置される。

図４２（ｃ）は図４２（ａ）のＣ−Ｃ’線部の断面図であり、図４２（ｂ）と同じ辺の断面であるがずれた位置の部分を説明するものである。図４２（ｂ）との違いは、中フレームＭＦＭの下の下フレームＬＦＭの一部に穴が形成され、そこに反射シートＲＳの端部か入り込むように構成されていることである。これにより反射シートの位置決めを非常に簡略かつ確実に行うことを可能としている。
図４２（ｄ）は図４２（ａ）のＤ−Ｄ’線部の断面図である。本方向では光源ＣＦＬからの多数のケーブルを引き出す必要がある。このため、樹脂製のサイドモールドＳＭを配置している。このサイドモールドＳＭはそれぞれ上側からネジＳＣで下フレームＬＦＭに固定される。ここでも、下フレーム基準の原則を徹底し、高精度を実現している。ここで、下フレームＬＦＭとサイドモールドＳＭで反射シートＲＳの端部を挟むことで、サイドモールドＳＭの下フレームＬＦＭへの固定時に反射シートＲＳの固定を合わせて実現している。図中左側には表示素子ＣＥＬとテープキャリアＴＣＰで接続したゲート基板ＧＰＣＢが図示されている。

図４３はコントローラ基板ＴＣＯＮのシールドを行うＴＣＯＮカバーＴＣＶの下フレームＬＦＭとの固定を示した図である。図４３（ａ）は固定前であり、ＴＣＢの端部は下フレームＬＦＭ側に向かって折れ曲がった構造となっている。これを図４３（ｂ）に示すようにしたフレームＬＦＭに押し付けて、その状態で下フレームＬＦＭとＴＣＯＮカバーＴＣＶをネジＳＣで固定する。これによりＴＣＯＮカバーＴＣＶと下フレームＬＦＭがネジのみでなくＴＣＯＮカバーＴＣＶの広い面積で接触、導通するようになり、ＴＣＯＮカバーＴＣＶによるコントローラＴＣＯＮ（基板）からの漏洩電界のシールド効果を向上することができる。これは、ＴＣＯＮカバーＴＣＶと下フレームＬＦＭのネジＳＣを外してＴＣＯＮカバーＴＣＶを分離した際、ＴＣＯＮカバーＴＣＶの端部に下フレーム方向に折れ曲がった辺があるかでも判別できる。
同様の構成はインバータカバーにも適用でき、やはりシールド効率の向上に寄与する。

＜光源＞
光源に蛍光管を多数持った場合の蛍光管の配置例を図４４（ａ）に示す。このように多数の蛍光管を配置する場合、この蛍光管の輝度の均一性を達成することが重要になる。
蛍光管には高周波高電圧が加わるため、この蛍光管と金属の下フレームＬＦＭの間の距離に応じて寄生容量が異なり蛍光管の発光強度に影響を与える。したがって蛍光管と下フレームＬＦＭの間の距離をできるだけ均一に維持することが重要である。
図４４（ｂ）はこの目的で複数の蛍光管を縦断するように共通スペーサＣＳＰを配置した例である。これは一例としてゴムで形成することで形状は自由に加工でき、また設置作業も容易となる。また複数の光源に同一部材で一括配置するため、下フレームとの間の距離を容易に共通スペーサＣＳＰの厚みで設定される値以上とすることができる。なお、下フレームとの距離が離れる分には距離の違いによる影響の度合いは急速に低下するため、下フレームと近付きすぎないようにすることが重要である。
この共通スペーサＣＳＰをゴムやスポンジのような弾性部材で形成することで振動や衝撃が加わった場合でも光源の破損防止の効果も奏することができる。

図４４（ｄ）は共通スペーサＣＳＰと光源の間に反射シートＲＳを配置した場合である。これにより、共通スペーサＣＳＰによる光源ＣＦＬ延在方向での輝度均一性を改善できる。
共通スペーサＣＳＰは任意の位置に設置可能であるが、光源に高電圧側と低電圧側がある場合には少なくとも高電圧に配置することが望ましい。高電圧側での光源と下フレームＬＦＭとの間の距離の変動は、低電圧側より輝度に対する影響が大きいからである。図４４（ｃ）、（ｄ）はインバータＩＮＶからの出力に高電圧側と低電圧側があり、高電圧側からケーブルＣＡＢＬＥ（ＨＶ）で光源ＣＦＬと接続し、低電圧側からＣＡＢＬＤ（ＬＶ）で接続されている場合に、少なくとも高電圧側に共通スペーサＣＳＰを配置した例となっている。
図４５は実際のモジュールでの共通スペーサＣＳＰの配置位置例を示す背面からの透過図である。高電圧側に近づけて、全光源に共通の一括の共通スペーサＣＳＰを配置した例である。

＜システム＞
＜＜γ特性の可変化＞＞
図４６は階調と輝度の関係を示すγ特性を可変とするためのシステム構成例である。
表示装置の外部からの信号、例えばＴＶの信号、ＰＣの信号、他各種制御信号が外部入力ＯＩとしてコントローラＴＣＯＮに入力する。コントローラＴＣＯＮは該信号を表示素子ＣＥＬに画像表示を行うための信号に加工する。この信号は表示素子ＣＥＬにより異なり、例えば表示素子ＣＥＬが液晶表示装置の場合、ＥＬ表示装置の場合、ＦＥＤ表示装置の場合など、それぞれに表示装置に応じて必要な信号に加工される。表示装置ＣＥＬが一例として液晶表示装置の場合、コントローラＴＣＯＮからは映像信号線駆動回路ＤＤへ映像信号線駆動回路用信号ＤＳを供給し、ゲート信号線駆動回路ＧＤへゲート信号線駆動回路用信号ＧＳを供給する。電源回路ＰＳから映像信号線駆動回路ＤＤへは回路自体の駆動電圧や複数の階調基準電圧を含む映像信号線駆動回路用各種電圧Ｖｄを供給し、ゲート信号線駆動回路ＧＤへはゲート信号線駆動回路自体の駆動電圧やゲート電圧の基準となる等のゲート信号線駆動回路用各種電圧Ｖｇを供給する。また、表示素子ＣＥＬの共通電位として共通信号線電圧Ｖｃを供給する。映像信号線駆動回路ＤＤからは映像信号線ＤＬに映像信号を、ゲート信号線駆動回路ＧＤからはゲート信号線ＧＬにゲート信号を供給し、画素に設けられたスイッチング素子ＴＦＴによりゲート信号線ＧＬの制御信号に応じて映像信号線ＤＬの電位が画素電極ＰＸに供給される。この画素電極ＰＸと共通電位Ｖｃの間の電界あるいは電圧差で液晶分子を駆動することにより、液晶層の状態を変化させ画像表示を実現する。

図４６の構成で図２６の構成と異なる点は、図２６では階調基準電圧Ｖｒｅｆも電源回路ＰＳで生成されていたのに対し、図４６ではコントローラＴＣＯＮからの信号に基づきＤ／ＡコンバータＤ／Ａで生成されることである。このため、コントローラＴＣＯＮからの信号によりＶｒｅｆを可変することができる。映像信号線駆動回路ＤＤはこのＶｒｅｆに基づき各階調毎の電圧を生成するため、このＶｒｅｆを変えることでγ特性が可変となる。
図４６のシステム例では、コントローラＴＣＯＮに情報を供給できるメモリＭＥＭが配置されている。このメモリＭＥＭは、一例として複数のγ特性に対応したデータを保持させておくことができる。表１は３種類のγ特性に対応するデータをデータセットＡ、Ｂ、ＣとしてメモリＭＥＭに記憶させた例である。このような複数のγデータにより実際の輝度−階調特性が変更できることを図４７、４８により説明する。

図４７では、仮に階調基準電圧Ｖｒｅｆとして４種類の電圧を有する場合の例である。データセットＡ、Ｂ、Ｃに対応して電圧値がメモリＭＥＭにそれぞれ記録されている。コントローラＴＣＯＮはそれらのデータセットのうち用いるデータセットを１つ選択し、Ｄ／ＡコンバータＤ／Ａによりそのデータセットに対応して実際の階調基準電圧Ｖｒｅｆを生成する。このため、図４８に示す階調−輝度特性はデータセット毎の階調基準電圧データに対応したカーブを有するようになる。すなわち、γ特性の可変が実現する。
Ｄ／ＡコンバータＤ／Ａからの階調基準電圧Ｖｒｅｆを映像信号線駆動回路ＤＤに供給する際には図４９に示すシーケンスで階調基準電圧を立ち上げることが望ましい。横軸は時間、縦軸は電圧である。時間ｔ１にて映像信号線駆動回路の電源電圧Ｖｄｖ先に立ち上げ、これが定常状態に達する前にＤ／ＡコンバータＤ／Ａから階調基準電圧Ｖｒｅｆの供給をｔ３から開始する。そしてＶｄｖがｔ２にて定常状態に達した後に、階調基準電圧Ｖｒｅｆをｔ４にて定常状態とする。階調基準電圧ＶｒｅｆをＤ／ＡコンバータＤ／Ａで生成する場合、映像信号線駆動回路ＤＤには種々の階調基準電圧が加わることになる。そのような場合に、映像信号線駆動回路ＤＤの破壊や耐圧劣化を防ぐためである。

＜＜製品情報表示＞＞
γ特性を可変とする等、種々の設定が可能な表示装置では、実際にどのような設定がされた表示装置であるのか確認できるような手段を講じることが重要である。そこで、設定情報を表示できるようにした。具体的には表示素子ＣＥＬを有することから直接情報を表示素子ＣＥＬに表示させることを実現した。この情報表示モードと通常の表示モードを簡便に切り替える手法の一例を図５１に示す。コントローラＴＣＯＮの１つの端子からの出力をコントローラＴＣＯＮ（基板）上で第１のピンで露出させる。そして隣接してＧＮＤ電位と接続された第２のピンを準備する。図５１（ａ）のようにこの２つのピンが開放した状態ではＴＣＯＮは通常の表示を行う。一方図５１（ｂ）のようにショートバーでこの２つのピンを短絡した場合はコントローラＴＣＯＮが情報表示モードの要求を認識でき、情報表示モードへと動作を切り替えることが可能となる。

種々の情報表示画面の例を図５０に示す。図５０（ａ）は通常の文字情報で記憶されたデータそのものを表示させた例である。図５０（ｂ）はバージョン情報や顧客先情報を表示させた例である。図５０（ａ）、（ｂ）は文字で直接表示させたが、ラインでの工程管理などを考えると文字よりもパターンとして表示させたほうが機械での自動認識による管理が容易となる。そこで図５０（ｃ）はバーコードパターンを表示させた例である。同様に図５０（ｄ）のように２次元バーコードを表示させても良い。
また表示させる情報の種類が少なくてよい場合には、単純に図５０（ｅ）に示すように帯の本数を変えて表示させるだけでもよい。これは機械、人間双方にとり判別が容易という利点がある。またさらに情報量を増したい場合には、図５０（ｆ）に示すように帯の本数に加えＲ、Ｇ、Ｂの色の情報を加えても良い。表示可能な情報量が本数×用いる色の数にまで増加できるとともに、特に人間にとって判別が一層容易となるという利点がある。

＜＜表示周波数の切り替え＞＞
表示する画像情報の種類に応じて画像表示の周波数を変えたいという要望が表示装置にはある。一例として、静止画中心の表示時と動画中心の表示時である。図５９に周波数切り替えを実現する構成例を示す。外部入力ＯＩには入力される通常の信号以外に、モード変更信号が入力される。コントローラＴＣＯＮは入力された信号中の画像信号を一端メモリＭＥＭに蓄える。そしてモード信号で指示される動作モードに応じて設定される周波数に対応してメモリＭＥＭから画像信号を読み出して映像信号線駆動回路ＤＤなどに信号を出力する。
この構成で問題となるのは、モード変更信号が表示装置の外部から入力されるという点である。例えばＴＶの中にある画像処理プロセッサが画像の内容を判断して動作モードを表示装置にモード変更信号により指示することになる。この場合、モード変更信号は外部の処理装置が必要と判断した時点で表示装置に入力される。しかし、このモード変更信号に応じて即画面の表示周波数を切り替えてしまうと、画面の途中から書き込み周波数が変わって一瞬輝度ムラが生じて見えたり、あるいはメモリ中のデータの過不足が生じ表示が一瞬乱れるといった問題が生じる。
図６０はこの問題を解消するためフローチャートである。モード変更信号をコントローラＴＣＯＮが受けると、コントローラＴＣＯＮは周波数の異なる複数の表示モードの切り替えタイミング双方を検討する。このとき、タイミングが同期していればモード変更を実行し、タイミングがずれていれば同期するまでモード変更を先送りするように処理する。

図６１は外部からの画像データと周波数の異なるモード１とモード２でのタイミング関係を示した図である。
外部からはＯＩとして画像データが入力され、これをフレーム単位で１、２、３と順に示した。図中右方向に行くに従い時間が経過することを意味している。このデータは一端メモリに蓄積され、該メモリから順次読み出されて表示される。仮にモード１を周波数の高いモードとする。メモリから読み出されたデータは順次１、２、３、４と表示される。そして周波数が高いため外部からの画像情報の入力に追いついてしまう。このとき、そのフレームを用いて例えば画面に黒画面を書き込む等することにより液晶表示装置のようなホールド型の表示装置をインパルス型の表示装置に近づけた表示を実現でき、動画の表示を目視上高速にすることができる。モード２は入力情報と同じ周波数で画面を表示するモードで、外部からの画像情報に応じて順次１、２、３と表示される。
図６１で明らかなように、モード１とモード２でタイミングが同期するのは図中切り替えタイミングとして記載したタイミングに限定される。これ以外のタイミングでは表示画像に一瞬の乱れが不可避に生じてしまう。そこで、図６０に示したフローチャート等で同期したタイミングで表示モードの切り替えを行うことが必要であり、これにより画像を目視する使用者はモード変更時にも画像乱れが無い状態を実現できる。

＜接続部の抵抗測定＞
図５２に表示素子ＣＥＬにおいてプリント基板ＰＣＢの信号が表示素子ＣＥＬに伝達する経路を示す。プリント基板ＰＣＢ上の信号配線ＳＬ３はテープキャリアＴＣＰの信号配線ＳＬ２と接続部ＡＣＦ２で電気的に接続する。信号配線ＳＬ２と表示素子ＣＥＬ上の信号配線ＳＬ１は接続部ＡＣＦ１により電気的に接続する。これによりプリント基板ＰＣＢから表示素子ＣＥＬに信号が伝達される。このとき、接続部ＡＣＦの接続抵抗を実際の製品で測定可能とすることが望ましい。製造工程中での品質管理に有用だからである。特に接続部が異方性導電膜である場合には接続抵抗が変化しやすいため管理の必要性が増大する。そこで、製品でこの接続抵抗を信頼できる精度で測定する手法、またそれを可能とする配線パターンを考案した。

図５３（ａ）は以降の説明の基本となる模式図である。表示素子ＣＥＬとテープキャリアＴＣＰの接続部の接続抵抗がＲ（ＴＣ）、テープキャリアＴＣＰとプリント基板ＰＣＢの接続部の接続抵抗がＲ（ＴＰ）である。図５３（ｂ）Ｒ（ＴＰ）の測定を製品段階で可能とするための配置である。表示素子ＣＥＬに共通電位配線バスＣＳＬを配置する。これは２箇所でそれぞれ別個にテープキャリアＴＣＰと表示素子ＣＥＬが接続することを意味する。この共通電位配線バスＣＳＬに別個にそれぞれ接続し、別個にＲ（ＴＣ）を形成する２本の接続を設ける。内１本では、テープキャリアＴＣＰ上で配線が分岐し、Ｒ（ＴＰ）は３個となるようにする。これは３箇所でそれぞれ別個にテープキャリアＴＣＰとプリント基板ＰＣＢが接続することを意味する。そしてテープキャリアＴＣＰ上で分岐した配線はプリント基板ＰＣＢ上でさらに分岐する。この段階で配線は４本となり、それぞれに対応した測定端子をＡ１〜Ａ４としてプリント基板ＰＣＢ上に測定端子を形成する。ここで、図５３（ｃ）に示すようにＡ１とＡ３間に定電流を供給しＡ２とＡ４間の電圧差を測定することでＲ（ＴＰ）を電圧／電流として容易に算出できる。この測定概念自体は４端子法として高精度の抵抗測定手法として広く知られているものである。それをテープキャリアＴＣＰ上及びプリント基板ＰＣＢ上で分岐を設けるという配線配置の工夫により実際の表示装置で測定可能とせしめた点に特徴がある。

図５４はＲ（ＴＣ）を測定可能とするための構成である。図５４（ａ）に示すように共通電位配線バスＣＳＬとは３本の線が接続し、内１本がＴＣＯ上で分岐しＢ１及びＡ１〜Ａ３の端子を構成する。ここで図５４（ｂ）に示すようにＢ１とＡ２端子に定電流を供給し、Ａ１とＡ３間の電圧を測定することでやはり電圧／電流としてＲ（ＴＣ）を算出できる。

図５５は図５４の構成の変形例である。Ｂ１端子に接続する配線を別のテープキャリアＴＣＰを経由するルートで形成したものであり、図５５（ｂ）のように図５４（ａ）と同様の測定でＲ（ＴＣ）が算出できる。

Ｒ（ＴＣ）とＲ（ＴＰ）の双方の測定に対応し、実際の適用に好適な配置を図５６に示す。表示素子ＣＥＬ上の共通電位配線バスＣＳＬは共通電位ＶＣの供給用バスラインを兼用する。各テープキャリアＴＣＰは中央部にドライバ素子ＤＲＶが配置され、該ドライバにはプリント基板ＰＣＢから入力信号ＩＮＰＵＴを受けて表示素子ＣＥＬの表示に用いる信号を作り出し、信号配線ＳＩＧを介して表示領域に供給される。各テープキャリアＴＣＰはドライバ素子ＤＲＶの外側にドライバ素子ＤＲＶを経由しない共通電位の供給線を配置する。この供給線は表示素子ＣＥＬ上の共通電位配線バスＣＳＬと接続し、またプリント基板ＰＣＢ上に形成された共通バスラインＣＢに接続する。これにより、共通バスラインＣＢに共通電位ＶＣを供給すれば表示素子ＣＥＬの共通電位配線バスに共通電位が供給されるようになる。この共通電位の供給線はプリント基板ＰＣＢ上に測定端子Ｌ４が設けられる。また共通電位配線バスＣＳＬと接続しテープキャリアＴＣＰ上を延在し、そしてプリント基板ＰＣＢ上に接続する測定用配線を設け、プリント基板ＰＣＢ上に測定端子Ｌ３を設ける。この測定用配線はテープキャリアＴＣＰ上及びプリント基板ＰＣＢ上で順次分岐し本数を増加し、それぞれにプリント基板ＰＣＢ上で測定端子を設ける。これによりＬ１〜Ｌ４の測定端子が形成される。ドライバ素子ＤＲＶを介して反対側には例えば対称にＲ１〜Ｒ４の端子を設ける。共通電位配線バスを図５６（ａ）のように隣接するテープキャリアＴＣＰ間の領域に形成する場合には、隣接するテープキャリアＴＣＰ同士でＲ１〜Ｒ４及びＬ１〜Ｌ４の測定用端子群が完成する。
このとき、共通電位の供給線以外はＶＣと接続しないように構成する。

図５６（ｂ）は共通電位の供給線を複数本として共通電位の給電に際し給電抵抗の低抵抗化を図った例である。
図５７は図５６（ａ）の配列の構成を用いてＲ（ＴＰ）を測定する手法を示している。図５７（ａ）は定電流源から電流を供給し電圧を測定する場合の測定例である。図５７（ｂ）は共通バスラインに電圧を供給し、Ｒ３に電流計を接続し、電流計の先をアースに接続した例である。共通バスラインに供給する電圧がアース電位以外であれば電流が測定されるので、Ｒ（ＴＰ）の算出ができる。この手法ではＶＣを通常の共通電位としてそのまま測定することができるため、定電流源を用意する必要がないという利点がある。また表示素子ＣＥＬの動作中に測定可能という利点がある。図５７（ｃ）は図５７（ａ）の定電流源の代わりに電流計と電圧源を組み合わせて用いた例である。

図５８はＲ（ＴＣ）を測定する際の構成例である。図５８（ａ）は定電流源を用いる例でありＲ１とＬ３間にて定電流源を接続し、Ｒ２とＬ２間の電圧を測定することにＲ（ＴＣ）を算出できる。図５８（ｂ）は共通電位ＶＣを供給する場合の例であり、Ｌ３に電流計を接続し電流計の出力はアースする。電圧計はＲ２とＬ２間に接続する。図５８（ｃ）は図５８（ａ）の定電流源の代わりに電流計と電圧源を組み合わせて用いる例である。

＜本明細書に開示する種々の発明の例＞
以下、本明細書に開示する種々の発明の例を記載する。
＜＜Ａ：ＴＦＴ＞＞
（Ａ―１）ゲート信号線上の半導体層と、半導体層上に形成されたドレイン電極とソース電極を有し、該ドレイン電極は映像信号線と接続部材で接続部で接続された表示装置であり、ゲート信号線は前記接続部近傍で穴があり、該接続部材は映像信号線との接続部でドレイン電極との接続部より太いことを特徴とする表示装置。
（Ａ−２）（Ａ−１）でドレイン電極はソース電極の周りを半円状に囲む形状として形成されていることを特徴とする表示装置。
（Ａ−３）（Ａ−１）で接続部材はゲート信号線に角度を持って乗り上げることを特徴とする表示装置。

＜＜Ｂ：画素電極接続部＞＞
（Ｂ―１）ゲート信号線上の半導体層と、半導体層の上に形成されたドレイン電極とソース電極を有し、該ドレイン電極は映像信号線と接続され、該ソース電極が接続領域で画素電極と接続された表示装置であり、前記ソース電極は一度ゲート信号線を越えて延在した後、ゲート信号線と平行な方向に曲がり延在し、次にゲート信号線方向に曲がり接続領域を形成することを特徴とする表示装置。
（Ｂ―２）（Ｂ−１）で前記ゲート信号線は前記接続領域部で凹むように形成されていることを特徴とする表示装置。
（Ｂ―３）（Ｂ−１）で前記ゲート信号線は前記接続領域部で線幅が細くなるように形成されていることを特徴とする表示装置。
（Ｂ−４）（Ｂ−１）〜（Ｂ−３）のいずれかで、前記ゲート信号線は映像信号線との交差部で穴を有し、線幅が細い２つの部分に分かれて形成され、それが再度合流し太い配線となっていることを特徴とする表示装置。
（Ｂ−５）ゲート信号線上の半導体層と、半導体層の上に形成されたドレイン電極とソース電極を有してＴＦＴが構成され、該ドレイン電極は映像信号線と接続され、該ソース電極が接続領域で画素電極と接続された表示装置であり、ゲート信号線はＴＦＴの形成部で映像信号線との交差部及び接続領域近傍よりも太いものとなっていることを特徴とする表示装置。

＜＜Ｃ：共通信号線と共通電極＞＞
（Ｃ−１）共通信号線と、該共通信号線と異なる層の共通電極を有し、共通信号線と共通電極が直接接続する表示装置において、共通信号線が共通電極より上層で、共通電極の端部あるいは端辺が共通信号線の幅に収まるように配置されていることを特徴とする表示装置。
（Ｃ−２）共通信号線と、該共通信号線と異なる層の共通電極を有し、共通信号線と共通電極が直接接続する表示装置において、共通信号線が共通電極より上層で、共通電極は端部が共通信号線の幅方向の途中に位置するように配置されていることを特徴とする表示装置。

＜＜Ｄ：上下の画素の共通電位の接続＞＞
（Ｄ−１）各画素が共通電極を有し、横方向に配列する画素群に共通に延在する共通信号線を有し、該共通信号線は少なくとも一部が共通電極と直接重畳して形成され、また画素の上下いずれか一方の側に配置され、画素の上下いずれか他方には共通電極と接続した島状の接続部が配置され、前記共通信号線と前記接続部がゲート信号線を越えて延在するブリッジ配線により接続されることを特徴とする表示装置。
（Ｄ−２）各画素が共通電極を有し、横方向に配列する画素群に共通に延在する共通信号線を有し、縦方向に隣接する画素をゲート信号線を越えて接続するブリッジ配線を有し、前記ブリッジ配線は共通信号線を介して前記共通電極に接続し、前記共通電極とブリッジ配線は透明電極であり、前記共通信号線は金属であることを特徴とする表示装置。
（Ｄ−３）（Ｄ−１）で、前記共通電極とブリッジ配線は透明電極であり、前記共通信号線と島状の接続部が金属であることを特徴とする表示装置。
（Ｄ−４）（Ｄ−２）あるいは（Ｄ−３）で前記共通電極が前記共通信号線に下層で接触することを特徴とする表示装置。
（Ｄ−５）（Ｄ−２）ないし（Ｄ−４）で前記共通電極が前記島状の接続部に下層で接触することを特徴とする表示装置。
（Ｄ−６）（Ｄ−１）ないし（Ｄ−５）で共通電極の上層に多数の細線状部あるいはスリット状の部分を有する画素電極が配置され、画素電極とブリッジ配線が同層であることを特徴とする表示装置。
（Ｄ−７）（Ｄ−１）ないし（Ｄ−５）で共通電極の上層に多数の細線状部あるいはスリット状の部分を有する画素電極が配置され、画素電極とブリッジ配線が同じ材料であることを特徴とする表示装置。
（Ｄ−８）（Ｄ−７）で共通電極もブリッジ配線と同じ材料であることを特徴とする表示装置。
（Ｄ−９）（Ｄ−１）ないし（Ｄ−８）でブリッジ配線と共通電極の接続部あるいは島状の接続部は画素電極側の角部がカットされた形状となっていることを特徴とする表示装置。
（Ｄ−１０）（Ｄ−１）ないし（Ｄ−８）で画素電極と共通電極の接続部あるいは島状の接続部は互いに非平行な３つの辺で重畳するとこを特徴とする表示装置。

＜＜Ｅ：画素の別の例＞＞
（Ｅ−１）各画素が平板状の共通電極と、該共通電極に重畳し多数の細線状の部分あるいはスリットを有する画素電極を有し、画素電極の細線状の部分あるいはスリットの向きが各画素の上側の領域と下側の領域で異なっており、上側の領域ではスリットは画素の一側面に向かうにつれ下側へ、下側の領域ではスリットは画素の同じ一側面に向かうにつれ上側に向かうようになっており、いわば中央に向かい収束するような方向に配置され、左右方向に隣接する画素に共通の共通信号線を有し、前記共通電極は該共通信号線に接続し、上下方向に隣接する画素の共通電極を電気的に接続するブリッジ配線を有することを特徴とする表示装置。
（Ｅ−２）（Ｅ−１）でブリッジ配線をスリットの収束する側の辺に設けることを特徴とする表示装置。
（Ｅ−３）（Ｅ−２）で共通電位接続部をスリットの収束する側の辺の上下端部にそれぞれ対応して設けることを特徴とする表示装置。
（Ｅ−４）各画素が平板状の共通電極と、該共通電極に重畳し多数の細線状の部分あるいはスリットを有する画素電極を有し、画素電極の細線状の部分あるいはスリットの向きが各画素の上側の領域と下側の領域で異なっており、上側の領域ではスリットは画素の一側面に向かうにつれ下側へ、下側の領域ではスリットは画素の同じ一側面に向かうにつれ上側に向かうようになっており、いわば中央に向かい収束するような方向に配置され、画素電極の中央の領域では画素電極が少なくとも３回幅の拡大と縮小を繰り返すパターンを有することを特徴とする表示装置。
（Ｅ−５）（Ｅ−４）で、定期的に黒画面が表示される。
（Ｅ−６）各画素が平板状の共通電極と、該共通電極に重畳し多数の細線状の部分あるいはスリットを有する画素電極を有し、画素電極の細線状の部分あるいはスリットの向きが各画素の上側の領域と下側の領域で異なっており、上側の領域ではスリットは画素の一側面に向かうにつれ下側へ、下側の領域ではスリットは画素の同じ一側面に向かうにつれ上側に向かうようになっており、画素の中央の領域で上向きのスリットと下向きのスリットが交互に噛み合うように配置されていることを特徴とする表示装置。

＜＜Ｆ：ダミー画素領域＞＞
（Ｆ−１）表示領域内の複数の画素と、該表示領域の外周に配置されたダミー領域を有し、表示領域内の角部の各画素が、角部のダミー画素からの電界の影響を受けにくい電極配置となっていることを特徴とする表示装置。
（Ｆ−２）表示領域内の複数の画素と、該表示領域の外周に配置されたダミー領域を有し、基板上の最上層の電極が線状電極あるいはスリットを有し、該線状電極あるいはスリットの向きが画面の中央に対し対向する角部の画素同士で、少なくとも角部近傍で同じであることを特徴とする表示装置。
（Ｆ−３）（Ｆ−２）で線状電極あるいはスリットの向きが同一辺の画素の最離間する画素同士で、少なくとも角部近傍で異なることを特徴とする表示装置。
（Ｆ−４）表示領域内の複数の画素と、該表示領域の外周に配置されたダミー領域を有し、基板上の最上層の電極が線状電極あるいはスリットを有し、該線状電極あるいはスリットの向きが異なる２種類の画素を持ち、角部の画素での線状電極あるいはスリットの向きは、表示領域の角部と中央を結んだ線に対し、線状電極あるいはスリットの向きが成す鋭角の交差角を比較し、該鋭角の交差角がより大きい角度で交差するスリットあるいは電極の向きを有する画素を配置することを特徴とする表示装置

＜＜Ｇ：ダミーパターン＞＞
（Ｇ−１）表示領域内の複数の画素と、該表示領域の外周に配置されたダミー領域を有し、表示領域に最隣接するダミー領域に膜厚測定用のダミー画素を配置することを特徴とする表示装置。
（Ｇ−２）（Ｇ−１）において、膜厚測定用ダミー画素では、隣接する他のダミー画素より保護膜に形成された穴の数が多いことを特徴とする表示装置。
（Ｇ−３）（Ｇ−２）においてダミーパターンは層構成の異なる複数の種類があることを特徴とする表示装置。

＜＜Ｈ：モジュール結合構造＞＞
（Ｈ−１）上フレームと中フレームと下フレームを有し、上フレームと中フレームはそれぞれ個別に下フレームに対し結合されることを特徴とする表示装置。
（Ｈ−２）上フレームと下フレームの結合部は、表示装置の長辺側では側面から見えず、短辺側では側面から見える表示装置。

＜＜Ｉ：インバータ＞＞
（Ｉ−１）金属フレームに固定されたインバータ基板と、該インバータ基板を覆う金属製のインバータカバーと、前記金属フレームに固定されたコントローラ基板と、該コントローラ基板を覆う金属製のコントローラカバーを有し、前記インバータカバーとコントローラカバーの双方には多数の穴が形成され、穴の大きさがインバータカバーの穴の大きさがコントローラカバーの穴の大きさより大きいことを特徴とする表示装置。
（Ｉ−２）金属フレームに固定された高電圧側インバータ基板と低電圧側インバータ基板を有し、インバータトランスは高電圧側に配置され、該高電圧側インバータ基板と低電圧側インバータ基板は金属フレームの対向する端部に配置され、かつ接続部材で接続されていることを特徴とする表示装置。
（Ｉ−３）（Ｉ−２）で、高電圧側インバータ基板は低電圧側インバータ基板よりサイズが大きいことを特徴とする表示装置。
（Ｉ−４）（Ｉ−２）あるいは（Ｉ−３）で、高電圧側インバータ基板より低電圧側インバータ基板の数が多いことを特徴とする表示装置。
（Ｉ−５）金属フレームに固定された高電圧側インバータ基板と低電圧側インバータ基板を有し、インバータトランスは高電圧側に配置され、該金属フレームには高電圧側インバータ基板と低電圧側インバータ基板の固定部を有し、該固定部は高電圧側インバータ基板と低電圧側インバータ基板を入れ替えても固定可能に配置されていることを特徴とする表示装置。
（Ｉ−６）（Ｉ−５）で、固定部が高電圧側インバータ基板に対しては基板の両側、低電圧側インバータ基板に対しては基板の片側となるように配置されていることを特徴とする表示装置。
（Ｉ−７）（Ｉ−６）で、低電圧側インバータ基板の幅は高電圧側インバータ基板の幅の１／２以下であることを特徴とする表示装置。
（Ｉ−８）（Ｉ−７）で、低電圧側インバータ基板の幅は高電圧側インバータ基板の幅の１／３以下であることを特徴とする表示装置。

＜＜Ｊ：上下フレームの固定＞＞
（Ｊ−１）上フレームと中フレームと下フレームを有し、上フレームと下フレームの接続部では上フレームは下側に突出部を有し、下フレームは上側に突出部を有し、中フレームには穴部が形成されていることを特徴とする表示装置。
（Ｊ−２）（Ｊ−１）で、前記穴部で上フレームと下フレームが直接接触していることを特徴とする表示装置。
（Ｊ−３）（Ｊ−２）で、前記穴部で上フレームと下フレームがネジで固定されることを特徴とする表示装置。
（Ｊ−４）上フレームと中フレームと下フレームを有し、中フレームには上側突出部と下側突出部が一体に形成され、上側突出部に対応して上フレームに穴が形成され、下側突出部に対応して下フレームに穴が形成され、前記上側突出部と下側突出部は位置をずらして配置されていることを特徴とする表示装置。

＜＜Ｋ：中フレーム＞＞
（Ｋ−１）上フレームと中フレームと下フレームを有し、中フレームは樹脂製の部材で構成され、右側の部材、左側の部材、上側の部材、下側の部材の４つの部材に分割され、この４つの部材はいずれも相互に独立し、それぞれの部材が個別に下フレームと固定されることを特徴とする表示装置。
（Ｋ−２）（Ｋ−１）で上フレームと下フレームが金属であることを特徴とする表示装置。
（Ｋ−３）上フレームと中フレームと下フレームを有し、中フレームは樹脂製の部材で構成され、右側の部材、左側の部材、上側の部材、下側の部材の４つの部材に分割され、この４つの部材はいずれも相互に独立し、上側の部材と下側の部材は表示装置の長辺方向一方向に延在し、右側の部材と左側の部材は表示装置の短辺方向と長辺方向の両方に渡り形成された形状となるが、表示装置の長辺方向の部分の長さは短辺方向の部分の長さより短いものとなっていることを特徴とする表示装置。
（Ｋ−４）（Ｋ−３）で表示素子は上フレームと中フレームの間に配置されることを特徴とする表示装置。
（Ｋ−５）（Ｋ−４）で、右側の部材と左側の部材は表示素子の短辺方向の基板端部との接触が回避されていることを特徴とする表示装置。
（Ｋ−６）（Ｋ−４）で、右側の部材と左側の部材は表示装置の上下方向での表示素子端部との同じ高さでの水平距離は、上側の部材や下側の部材と表示素子端部との同じ高さでの水平距離より長くなるように構成されていることを特徴とする表示装置。
（Ｋ−７）（Ｋ−１）において、隣接する部材は互いに水平方向の突出部が勘合するようになっている表示装置。
（Ｋ−８）（Ｋ−７）において、該勘合部で、隣接する部材それぞれが下フレームにネジで固定される表示装置。

＜＜Ｌ：ドレイン基板＞＞
（Ｌ−１）表示素子と、表示素子に接続するドライバ素子と、該ドライバ素子に接続するドレイン基板を有する表示装置において、ドレイン基板にはコントローラ基板から２つの接続部材が接続し、一方の接続部材は他方の接続部材より幅が太く、該他方の接続部材は該一方の接続部材より層数が多いことを特徴とする表示装置。
（Ｌ−２）（Ｌ−１）で、前記一方の接続部材は階調電源と映像信号駆動回路の電源を供給し、他方の接続部材はクロックと表示データを伝達する。
（Ｌ−３）（Ｌ−１）あるいは（Ｌ−２）で、ドレイン基板は２つに分割され、それぞれが前記一方の接続部材と前記他方の接続部材を有し、双方の他方の接続部材は双方の一方の接続部材の内側となるように配置されていることを特徴とする表示装置。
（Ｌ−４）金属製の上フレームと、樹脂製の中フレームと、金属製の下フレームを有する表示装置において、表示素子と、表示素子に接続するドライバ素子と、該ドライバ素子に接続するドレイン基板を有し、該ドレイン基板は複数であり、それぞれが前記下フレームにネジにより固定されていることを特徴とする表示装置。
（Ｌ−５）金属製の上フレームと、樹脂製の中フレームと、金属製の下フレームを有する表示装置において、表示素子と、表示素子に接続するドライバ素子と、該ドライバ素子に接続するドレイン基板を有し、該ドレイン基板は側面に折り曲げて下フレームの折り曲げられた側面部と上フレームの折り曲げられた側面部の間に配置されることを特徴とする表示装置。

＜＜Ｍ：インバータケーブル＞＞
（Ｍ−１）インバータと光源と該光源とインバータを接続するケーブルを有する表示装置において、光源を固定するモールドと一体に形成された保持部材を有し、前記ケーブルはモールドの側面と保持部材により挟まれた領域に配置されることで前後方向の動きが規制され、またケーブルは保持部材の上方に形成された円弧状のＲ部に沿って配置され、該Ｒ部より下側へ再度戻してから光源に接続されるように構成されていることを特徴とする表示装置。

＜＜Ｎ：反射シート＞＞
（Ｎ−１）下フレームと、反射シートと、光源と、拡散板と、表示素子を備える表示装置において、下フレームと光源の間には反射シートが配置され、光源と表示素子の間には拡散板が配置され、下フレームは表示素子の下の領域では略平板であり、それが表示素子の周辺部で上方向に立ち上がり、水平となっており、該水平部には穴が設けられ、
反射シートは表示素子の下の領域で略水平となっており、周辺部で斜め方向に折れ曲がり上方に向かい、その後水平となり、さらに該シートの端部の一部は下に折れ曲がり、前記下フレームの水平部に設けられた穴に入り込むように構成されていることを特徴とする表示装置。
（Ｎ−２）（Ｎ−１）で前記反射シートは拡散板と下フレームで挟まれることで穴部からの抜けを防止することを特徴とする表示装置。
（Ｎ−３）上フレームと、中フレームと、下フレームと、光源と、光源が固定されたサイドモールドを有し、前記上フレームと、中フレームと、サイドモールドはそれぞれ個別に前記下フレームに固定されることを特徴とする表示装置。
（Ｎ−４）（Ｎ−３）で、前記固定はネジにより成されることを特徴とする表示装置。

＜＜Ｐ：光源＞＞
（Ｐ−１）光源と、光源の下層に配置された金属の下フレームと、光源の上方に配置された表示素子を有する表示装置において、前記光源は複数が並列に配置され、該複数の光源のうちの複数を縦断するように前記下フレームと光源の間に共通スペーサを配置したことを特徴とする表示装置。
（Ｐ−２）（Ｐ−１）で共通スペーサは弾性部材であることを特徴とする表示装置。
（Ｐ−３）（Ｐ−２）で共通スペーサはゴムやスポンジであることを特徴とする表示装置。
（Ｐ−４）（Ｐ−１）で共通スペーサと光源の間に反射シートを配置することを特徴とする表示装置。
（Ｐ−５）（Ｐ−１）で光源は蛍光管であり、インバータの高電圧側に接続された側と低電圧側に接続された側を有し、前記共通スペーサは高電圧側に配置されていることを特徴とする表示装置。
（Ｐ−６）（Ｐ−１）で光源は蛍光管であり、前記共通スペーサは全蛍光管に一括に配置されていることを特徴とする表示装置。

＜＜Ｑ：γ特性＞＞
（Ｑ−１）表示装置の外部からの信号がコントローラに入力し、コントローラは該信号を加工し映像信号駆動回路に映像信号を供給する表示装置において、映像信号線駆動回路へ供給される階調基準電圧がコントローラの指示によりＤ／Ａコンバータで生成されることを特徴とする表示装置。
（Ｑ−２）（Ｑ−１）で前記階調基準電圧がコントローラの指示により複数種類に可変であることを特徴とする表示装置。
（Ｑ−３）（Ｑ−２）で映像信号線駆動回路は階調基準電圧に基づき各階調毎の電圧を生成することを特徴とする表示装置。
（Ｑ−４）（Ｑ−３）において、コントローラに情報を供給できるメモリを有し、前記メモリは階調特性を変えるための複数のデータセットが保持されていることを特徴とする表示装置。
（Ｑ−５）（Ｑ−４）において、前記データセットは外部からの信号により選択可能であることを特徴とする表示装置。
（Ｑ−６）（Ｑ−４）あるいは（Ｑ−５）において、映像信号線駆動回路には該回路自身動作のための電源電圧が供給され、前記Ｄ／Ａコンバータからの階調基準電圧を映像信号線駆動回路に供給する際の立上げシーケンスは、時間経過ともに、まず映像信号線駆動回路の電源電圧を先に立ち上げ、これが定常状態に達する前に階調基準電圧の供給を開始し、そして映像信号線駆動回路の電源電圧が定常状態に達した後に、階調基準電圧を定常状態とすることを特徴とする表示装置。

＜＜Ｒ：製品情報表示＞＞
（Ｒ−１）表示素子と、外部からの信号に基づき表示素子に信号を表示させるコントローラを有する表示装置において、メモリを有し、前記コントローラは前記メモリに設定された情報を表示素子に表示させる情報表示モードを有することを特徴とする表示装置。
（Ｒ−２）（Ｒ−１）で、情報表示モードへの切り替えはコントローラの１つの端子からの出力の開放か短絡で切り替えることを特徴とする表示装置。
（Ｒ−３）（Ｒ−１）あるいは（Ｒ−２）で、情報表示モードで表示される情報はバーコードであることを特徴とする表示装置。
（Ｒ−４）（Ｒ−１）あるいは（Ｒ−２）で、情報表示モードで表示される情報は帯状の画像であることを特徴とする表示装置。
（Ｒ−５）（Ｒ−４）で、帯は色の異なるものが含まれることを特徴とする表示装置。

＜＜Ｓ：表示周波数の切り替え＞＞
（Ｓ−１）表示素子と、外部からの信号に基づき表示素子に信号を表示させるコントローラを有する表示装置において、該表示素子は複数の周波数で表示が可能であり、該周波数の切り替えを外部からのモード変更信号で指示可能であり、画像情報を一端蓄積するメモリを有し、コントローラはモード変更信号を受けると、周波数の異なる複数の表示モードの切り替えタイミング双方を検討し、タイミングが同期していればモード変更を実行し、タイミングがずれていれば同期するまでモード変更を先送りすることを特徴とする表示装置。
（Ｓ−２）（Ｓ−１）で周波数の異なる２つの表示モードのうち、一方は周波数を高くして定期的に黒画像を表示させるモードであり、他方は周波数が低く外部からの入力周波数と表示周波数が一致するモードであることを特徴とする表示装置。

＜＜Ｔ：接続部の抵抗測定＞＞
（Ｔ−１）表示素子と、テープキャリアと、プリント基板を有し、プリント基板からの信号はプリント基板上の端子とテープキャリア上の端子が第１の接続部で接続され、テープキャリア上の配線を伝達し、テープキャリア上の反対側の端子と表示素子の端子が第２の接続部で接続することにより表示素子に伝達される表示装置において、前記第１の接続部あるいは第２の接続部の接続抵抗がプリント基板上の測定端子で測定可能であることを特徴とする表示装置。
（Ｔ−２）（Ｔ−１）で、前記測定が４端子法の条件で測定可能であることを特徴とする表示装置。
（Ｔ−３）（Ｔ−１）で前記第１の接続部あるいは第２の接続部が異方性導電膜で接続されていることを特徴とする表示装置。
（Ｔ−４）表示素子と、テープキャリアと、プリント基板を有し、プリント基板からの信号はプリント基板上の端子とテープキャリア上の端子が第１の接続部で接続され、テープキャリア上の配線を伝達し、テープキャリア上の反対側の端子と表示素子の端子が第２の接続部で接続することにより表示素子に伝達される表示装置において、表示素子に共通電位配線バスを配置し、２箇所で別個にテープキャリアと表示素子を接続し、かつこの共通電位配線バスに別個にそれぞれ接続し、内１本ではテープキャリア上で配線が分岐し、これにより３箇所でそれぞれ別個にテープキャリアとプリント基板が接続し、テープキャリア上で分岐した配線はプリント基板上でさらに分岐し、前記各分岐した配線それぞれに対応した測定端子がプリント基板上に配置されたことを特徴とする表示装置。
（Ｔ−５）表示素子と、テープキャリアと、プリント基板を有し、プリント基板からの信号はプリント基板上の端子とテープキャリア上の端子が第１の接続部で接続され、テープキャリア上の配線を伝達し、テープキャリア上の反対側の端子と表示素子の端子が第２の接続部で接続することにより表示素子に伝達される表示装置において、表示素子上の共通電位配線バスは共通電位の供給用バスラインを兼用し、各テープキャリアはドライバ素子を経由しない共通電位の供給線を有し、該供給線は表示素子上の共通電位配線バスと接続し、またプリント基板上に形成された共通バスラインに接続し、該共通電位の供給線はプリント基板上に測定端子が設けられ、また共通電位配線バスと接続しテープキャリア上を延在し、そしてプリント基板に接続する測定用配線を設けプリント基板上に測定端子を設け、該測定用配線はテープキャリア上及びプリント基板上で順次分岐し本数を増加し、それぞれにプリント基板上で測定端子を設けることを特徴とする表示装置。
（Ｔ−６）（Ｔ−５）で、測定端子に接続する配線のうち、共通電位の供給線以外はプリント基板上で基準電位の供給線と分離していることを特徴とする表示装置。

本発明による表示装置の画素群の配置例を説明する平面図である。 本発明による表示装置の画素パターン例を説明する図である。 本発明による表示装置のカラーフィルタと画素群の対応例の説明図である。 本発明による表示装置のカラーフィルタと画素群の対応例の説明図である。 本発明による表示装置の画素群の例を説明する平面図である。 本発明による表示装置の画素群の例を説明する平面図である。 本発明による表示装置の画素群の例を説明する平面図である。 偏光板の配置と配向方向の実施例の説明図である。 本発明による表示装置の画素の詳細構造の一例の説明図である。 本発明による表示装置の画素の詳細構造の一例の説明図である。 図９あるいは図１０のＡ−Ａ’部の模式断面図である。 電極と配線の重畳部での乗り越えを説明する図である。 図９あるいは図１０のＢ−Ｂ’部の模式断面図である。 図９あるいは図１０のＣ−Ｃ’部の模式断面図である。 図９あるいは図１０のＤ−Ｄ’部の模式断面図である。 表示領域とダミー画素領域の説明図である。 角部の画素の配置を説明する模式説明図である。 角部の画素の電極配置を説明するための説明図である。 ダミー画素領域の例の説明図である。 図１９のＡ−Ａ’部およびＢ−Ｂ’部の模式断面図である。 ダミー画素領域のダミーパターン配置例の説明図である。 ダミー画素領域でのダミーパターンの配置例の平面図である。 ダミーパターンの例を説明する断面図である。 ダミーパターンの例を説明する断面図である。 ダミーパターンの例を説明する断面図である。 表示装置のシステムの概略例を説明する図である。 表示装置のモジュール構造の一例を示す分解斜視図である。 上フレーム有りの状態での表示装置のモジュールを正面、及び上下左右の各側面から見た図である。 表示装置のモジュールを背面から見た図である。 ＴＣＯＮカバー、インバータカバー及び上フレームを外した状態での表示装置のモジュールを背面、及び上下左右の各側面から見た図である。 上フレームを外した状態での表示装置のモジュールを正面から見た図である。 上フレームを外した状態での表示装置のモジュールの斜視図である。 上フレーム、中フレーム、下フレームの勘合を説明する斜視図である。 上フレーム、中フレーム、下フレームの勘合を説明する斜視図である。 図３４のＡ部での勘合をより詳細に説明する図である。 図３４のＢ部での位置合わせをより詳細に説明する図である。 中フレームのパーツ構成を示す分解斜視図である。 上フレームを外した状態でのドレイン基板近傍の正面図および側面図である。 上フレームを外した状態でのモジュールの一角部の正面図、および側面図である。 ケーブルの保持構造を説明する図である。 分割されたドレイン基板の説明図である。 表示装置のモジュールの模式断面構造を示す説明図である。 表示装置のカバーの固定方法の説明図である。 バックライト部の構成例の図である。 共通スペーサの配置位置の説明図である。 表示装置のシステムの概略例を説明する図である。 データセットの設定値の例を示す説明図である。 データセットと階調−輝度特性の関係例を示す説明図である。 ドライバ電源と階調基準電源の立上げシーケンスの説明図である。 情報表示モードでの各種の画面表示例を示す説明図である。 情報表示モードへの切り替え手法例を示す説明図である。 表示素子ＣＥＬ、テープキャリアＴＣＰ、プリント基板ＰＣＢの接続を示す説明図である。 テープキャリアＴＣＰとプリント基板ＰＣＢの接続抵抗の測定に関する説明図である。 テープキャリアＴＣＰと表示素子ＣＥＬの接続抵抗の測定に関する説明図である。 複数のテープキャリアＴＣＰを介したテープキャリアＴＣＰと表示素子ＣＥＬの接続抵抗の測定に関する説明図である。 接続抵抗測定パターンを盛り込んだプリント基板ＰＣＢ，テープキャリアＴＣＰ、表示素子ＣＥＬの模式接続図である。 テープキャリアＴＣＰとプリント基板ＰＣＢの接続抵抗の測定例の説明図である。 テープキャリアＴＣＰと表示素子ＣＥＬの接続抵抗の測定例の説明図である。 ＴＣＯＮとメモリの信号伝送を示すシステム図である。 モード変更のフローチャートである。 モード切替タイミングを示す説明図である。 本発明による表示装置の画素の詳細構造の一例の説明図である。 本発明による表示装置の画素の詳細構造の一例の説明図である。 本発明による表示装置の画素の詳細構造の一例の説明図である。

符号の説明

ＣＥＬ…表示素子、ＧＬ…ゲート信号線、ＤＬ…映像信号線、ＣＬ…共通信号線、ＣＴ…共通電極、ＰＸ…画素電極、ＵＥ…上側電極、ＬＥ…下側電極、ＢＲ…ブリッジ配線、ＰＬ…偏光板、ＯＲＩ…初期配向方向、ＣＣ…共通電位接続部、ＳＵＢ…基板、ＳＬ…信号配線、ＣＦ…カラーフィルタ、ＢＭ…ブラックマトリクス、ＯＣ…オーバーコート、ＡＬ…配向膜、ＬＣ…液晶層、Ｓ…ソース電極、Ｄ…ドレイン電極、ＧＩ…ゲート絶縁膜、ＰＡＳ…保護膜、ＤＲ…表示領域、ＤＭＹ…ダミー画素領域、ＨＬ…ＰＡＳ穴、ＵＳ…上層シールド電極、ＣＭＣ…共通電位接続金属線、ＵＣ…上層共通接続線、ＴＥＧ…測定用ダミーパターン、ＴＣＯＮ…コントローラ、ＰＳ…電源回路、Ｖｄ…映像信号線駆動回路用各種電圧、Ｖｇ…ゲート信号線駆動回路用各種電圧、Ｖｃ…共通信号線電圧、ＧＤ…ゲート信号線駆動回路、ＤＤ…映像信号線駆動回路、ＤＳ…映像信号線駆動回路用信号、ＧＳ…ゲート信号線駆動回路用信号、ＯＩ…外部入力、ＵＦＭ…上フレーム、ＭＦＭ…中フレーム、ＳＭ…サイドモールド、ＬＦＭ…下フレーム、ＰＣＢ…プリント基板、ＧＰＣＢ…ゲート基板、ＤＰＣＢ…ドレイン基板、ＢＬ…バックライトユニット、ＴＣＶ…ＴＣＯＮカバー、ＵＬＣ…上下フレーム接続部、ＰＤＰ…位置決め部、ＳＣ…ネジ、ＭＨ…中フレームの穴、ＩＮＣＨ…インバータカバー（高電圧側）、ＩＮＣＬ…インバータカバー（低電圧側）、ＩＮＰＨ…インバータ基板（高電圧側）、ＩＮＰＬ…インバータ基板（低電圧側）、ＩＮＣＣ…インバータ基板接続ケーブル、ＣＣＦＩ…インバータ共通接続部、ＪＮＡ…ジョイナ（Ａ）、ＪＮＢ…ジョイナ（Ｂ）、ＩＮＶ…インバータ、ＣＮ…コネクタ、ＵＰ…上側突出部、ＵＨ…上フレームの穴、ＬＰ…下側突出部、ＬＨ…下フレームの穴、ＣＡＢＬＥ…ケーブル、ＲＳ…反射シート（コネクタ）、ＤＦＰ…拡散板、ＣＳＰ…共通スペーサ、ＣＦＬ…光源（ランプ）、Ｄ/Ａ…Ｄ/Ａコンバータ、ＭＥＭ…メモリー、Ｖｒｅｆ…階調基準電圧、ＡＣＦ…接続部、ＣＳＬ…共通電位配線バス、ＤＲＶ…ドライバ素子、ＳＩＧ…信号配線、ＩＮＰＵＴ…入力端子群、ＣＢ…共通バスライン

Claims (5)

1. 金属フレームに固定された高電圧側インバータ基板と低電圧側インバータ基板を有し、インバータトランスは高電圧側に配置され、該高電圧側インバータ基板と低電圧側インバータ基板は前記金属フレームの対向する端部に配置され、かつインバータ基板接続ケーブルで接続され、
   前記金属フレームには前記高電圧側インバータ基板と前記低電圧側インバータ基板の固定部を有し、該固定部は前記高電圧側インバータ基板と前記低電圧側インバータ基板を入れ替えても固定可能に配置され、
   前記固定部が、前記高電圧側インバータ基板に対しては基板の両側、前記低電圧側インバータ基板に対しては基板の片側となるように配置されていることを特徴とする表示装置。
2. 前記高電圧側インバータ基板は、前記低電圧側インバータ基板よりサイズが大きいことを特徴とする請求項１に記載の表示装置。
3. 前記高電圧側インバータ基板より前記低電圧側インバータ基板の数が多いことを特徴とする請求項１に記載の表示装置。
4. 前記低電圧側インバータ基板の幅は、前記高電圧側インバータ基板の幅の１／２以下であることを特徴とする請求項１に記載の表示装置。
5. 前記低電圧側インバータ基板の幅は、前記高電圧側インバータ基板の幅の１／３以下であることを特徴とする請求項１に記載の表示装置。

Images