JP4935434B2

JP4935434B2 - 液晶表示装置

Info

Publication number: JP4935434B2
Application number: JP2007059036A
Authority: JP
Inventors: 智英小野木; 泰生瀬川; 雅明青田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-03-08
Filing date: 2007-03-08
Publication date: 2012-05-23
Anticipated expiration: 2027-03-08
Also published as: JP2008224762A

Description

本発明は液晶表示装置に係り、特に各画素にスリット群が設けられた液晶表示装置に関する。

ＦＦＳ（Fringe Field Switching）方式の液晶表示装置では、液晶の配向を制御する画素電極と共通電極との両方が同じ基板に設けられており、この２つの電極は絶縁層を介して積層されている。当該電極のうちで上側の電極すなわち液晶層側の電極にはスリットが設けられている。スリットの長手方向（長辺方向）と略平行にラビング処理がなされ、上記電極間の電圧がオフ電圧の場合、液晶分子はスリットの長手方向と略平行に配向する。オフ電圧よりも高い電圧を上記電極間に印加した場合、スリットの長辺に対して垂直な方向に電界が発生し、液晶分子は電界方向に沿うように基板に略平行な面内で回転する。液晶分子の回転角を制御することによって、透過光量が制御される。

特開２００３−１４０１８８号公報

ＦＦＳ方式の液晶表示装置に強い外光が入射すると、虹状の縞模様が観察される場合がある。これは、外光が液晶表示装置内で反射し、その反射光がスリットの周期的構造によって干渉することに起因すると考えられる。上記縞模様は、表示を行っていない場合だけでなく、表示を行っている場合においても生じうる。

本発明の目的は、各画素にスリット群が設けられた液晶表示装置であってスリット群による光干渉を抑制可能な液晶表示装置を提供することである。

本発明に係る横電界駆動型の液晶表示装置は、一方向に並んだ画素と、前記各画素に設けられたスリット群であって複数のスリットが前記一方向に配列されたスリット群と、を備え、前記スリット群は前記一方向における隣接距離を２種類以上含んで配列されている。上記構成によれば、スリット群による光の干渉を抑制することができる。

また、前記スリット群は前記一方向に不規則な隣接距離で配列されていることが好ましい。上記構成によれば、上記光干渉をいっそう抑制することができる。また、前記画素は、長方形形状を有し、前記一方向は、前記画素の長辺方向であることが好ましい。また、前記画素は、長方形形状を有し、前記一方向は、前記画素の短辺方向であることが好ましい。

一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方の基板に設けられた画素電極と共通電極と、を備え、前記各スリット群は前記画素電極と前記共通電極とのうちの前記液晶層側の電極に設けられていることが好ましい。

本発明に係る横電界駆動型の液晶表示装置は、一方向に並んだ画素と、前記各画素に設けられたスリット群であって複数のスリットが前記一方向に配列されたスリット群と、を備え、前記各スリット群の前記画素内における配置位置が前記一方向について２種類以上存在する。上記構成によれば、スリット群による光の干渉を抑制することができる。また、前記画素は、長方形形状を有し、前記一方向は、前記画素の長辺方向であることが好ましい。また、前記画素は、長方形形状を有し、前記一方向は、前記画素の短辺方向であることが好ましい。また、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方の基板に設けられた画素電極と共通電極と、を備え、前記各スリット群は前記画素電極と前記共通電極とのうちの前記液晶層側の電極に設けられていることが好ましい。

以下に、図面を用いて本発明に係る実施の形態を説明する。

図１に実施の形態に係る液晶表示装置５０を説明する平面図（レイアウト図）を示し、図１中の２−２線における断面図を図２に示す。また、図３に液晶表示装置５０を説明する平面図を示す。なお、図１および図３では図２中に図示した要素の一部を省略している。

図１には表示領域中で行方向（図示の横方向が対応する）に配列された３つの画素５２について例示している。また、図３にはマトリクス配列された３行３列の範囲の画素５２を例示し、各画素５２を太線で囲んでいる。ここではマトリクス配列を例示するが、画素５２をデルタ配列等にすることも可能である。

図１に示した３つの画素５２は例えば、赤（Ｒ）を表示する画素５２と、緑（Ｇ）を表示する画素５２と、青（Ｂ）を表示する画素５２とで構成され、当該３つの画素５２によってカラー表示のための１単位が構成される。ここで、カラー表示のための１単位を「画素」と呼ぶ場合があり、この場合、画素５２に相当する構成は「サブ画素」等と呼ばれる。なお、カラー表示のための１単位を構成するサブ画素の色および数は上記例示に限られるものではない。

図２に示すように、液晶表示装置５０は、対向配置された一対の基板１１０，２１０と、当該一対の基板１１０，２１０に挟持された液晶層３００とを含んでいる。基板１１０，２１０は、液晶表示装置５０が透過型または半透過型の場合、例えばガラス製の透光性基板等で構成可能である。液晶表示装置５０が反射型の場合、基板１１０，２１０の一方は透光性を有さなくてもよい。

基板１１０および基板２１０は以下に例示する種々の要素が設けられて素子基板１００および対向基板２００をそれぞれ構成する。このため、液晶層３００は素子基板１００と対向基板２００とで挟持されているとも捉えられる。

素子基板１００は、上記基板１１０の他に、基板１１０の液晶層３００側に、画素電極１２６と、絶縁層１２８と、共通電極１３０とを含んでいる。

画素電極１２６と共通電極１３０とは、絶縁層１２８を介して積層されている。画素電極１２６と共通電極１３０とは、例えばＩＴＯ（Indium Tin Oxide）等の透光性導電材料で構成可能であり、絶縁層１２８は例えば窒素シリコン等で構成可能である。

画素電極１２６は画素５２ごとに設けられている。図１および図３では画素電極１２６が列方向（図示の縦方向が対応する）に長い長方形の場合を例示している。

共通電極１３０は、ここでは全ての画素５２に設けられている。なお、共通電極１３０を例えば画素５２ごとに分割し、これら複数の共通電極１３０を配線で接続してもよい。また、例えば、全ての画素５２を複数のグループに分け、当該グループごとに共通電極１３０を分割してもよい。

上記構成によれば、画素電極１２６と共通電極１３０との両方が基板１１０に設けられ、両電極１２６，１３０は絶縁層１２８を介して積層されている。すなわち、液晶表示装置５０はＦＦＳ方式の液晶表示装置である。

ここでＦＦＳ方式における画素５２は例えば隣接する画素電極１２６間の領域に、その境界線を設定することが可能である。図３には上記領域の中央を通って画素５２の境界が設定される場合を例示している。また、例えば、画素電極１２６が配置された領域（または配置された範囲）を、画素５２の領域に対応させることも可能である。また、例えば、対向基板２００に設けられる後述の遮光膜の各開口部を画素５２の領域に対応させることも可能である。

液晶表示装置５０では、共通電極１３０が液晶層３００側に配置され、各共通電極１３０にはスリット群１７０が設けられている。換言すれば、各画素５２にスリット群１７０が設けられている。各スリット群１７０によって、各共通電極１３０にライン・アンド・スペースのパターンが形成されている。液晶表示装置５０では、各スリット群１７０中の複数のスリット１７２は、それぞれが行方向に延伸し、列方向に周期的に配列されている。すなわち、各スリット群１７０は周期的構造を有している。スリット１７２の幅および配列ピッチは、ここでは全てのスリット１７２について共通とする。なお、図１ではスリット１７２を太線で図示している。なお、スリット１７２の本数は図示の例に限定されるものではない。スリット群１７０については後にさらに説明する。

ＦＦＳ方式では、各スリット１７２を通って電極１２６，１３０間に形成される電界を制御することによって、液晶層３００中の液晶分子の基板に略平行な面内での回転を制御する。液晶分子の回転角を制御することによって、透過光量が制御される。また、ＦＦＳ方式では、画素電極１２６と共通電極１３０とは、スリット１７２の部分だけでなく、スリット１７２間の部分においても対向している。これにより、両電極１２６，１３０は絶縁層１２８を介して保持容量を構成している。

素子基板１００は、また、基板１１０の液晶層３００側に、画素選択線１１６と、表示信号線１２０と、画素トランジスタ５４とを含んでいる。なお、後述のように、画素選択線はゲート線、走査線等とも呼ばれ、表示信号線はドレイン線、データ線等とも呼ばれる。

画素選択線１１６は、液晶表示装置５０の全体で複数本設けられており、図１にはそのうちの１本のみが図示されている。ここでは、各画素選択線１１６が全体として行方向に延伸し、これらの画素選択線１１６が列方向に配列されている場合を例示する。表示信号線１２０は、液晶表示装置５０の全体で複数本設けられており、図１にはそのうちの３本のみが図示されている。ここでは、各表示信号線１２０が全体として列方向に延伸し、これらの表示信号線１２０が行方向に配列されている場合を例示する。この場合、表示信号線１２０と画素選択線１１６とは互いに直交する方向に延伸している。各表示信号線１２０は、平面視において、隣接する画素電極１２６間の領域を通って延伸している。

両配線１１６，１２０は例えばＭｏ、Ａｌ、Ｔｉ等の金属で構成可能である。図面では配線１１６，１２０を直線状に例示しているが、配線１１６，１２０の一方または両方が例えば局所的に張り出し部や蛇行部を有し全体として上記各方向に延伸していてもよい。

画素トランジスタ５４は、図１に示すように、画素選択線１１６と表示信号線１２０との各交差部分付近に配置されている。画素トランジスタ５４は各画素５２に設けられている。

画素トランジスタ５４の半導体層１１２は、例えばポリシリコンによって構成可能であり、図２の例示では基板１１０上に配置されている。半導体層１１２は画素トランジスタ５４の能動領域（またはチャネル形成領域）、ソース領域およびドレイン領域を構成する。半導体層１１２上に、画素トランジスタ５４のゲート絶縁膜１１４が配置されている。ゲート絶縁膜１１４は、例えば酸化シリコン、窒化シリコン等で構成可能である。

ゲート絶縁膜１１４上を通って、画素選択線１１６が配置されている。各画素選択線１１６は、行方向に配列された複数の画素５２を通って、ゲート絶縁膜１１４上を延伸している。この場合、行方向に配列された複数の画素トランジスタ５４は１本の画素選択線１１６を共有している。

画素選択線１１６は、ゲート絶縁膜１１４を介して半導体層１１２に対向する部分において、画素トランジスタ５４のゲート電極を構成している。このため、画素選択線１１６をゲート線１１６と呼ぶことも可能である。図１の例では、半導体層１１２が略Ｕ字型をしており（図１では当該略Ｕ字型が上下反転して示されている）、その略Ｕ字型の２本の腕部を横切って画素選択線１１６が延伸している。この構成では、半導体層１１２のソース領域およびドレイン領域は画素選択線１１６に対して同じ側に位置している。このため、画素トランジスタ５４は、画素選択線１１６がソース領域とドレイン領域との間で半導体層１１２に２回交差する構成、換言すればソース領域とドレイン領域との間にゲート電極が２個設けられた構成を有している。

半導体層１１２のドレイン領域は表示信号線１２０に接続されている。各表示信号線１２０は、列方向に配列された複数の画素トランジスタ５４に接続されている。この場合、列方向に配列された複数の画素トランジスタ５４は１本の表示信号線１２０を共有している。半導体層１１２のソース領域は、画素トランジスタ５４の中継電極１２２を介して各画素５２の画素電極１２６に接続されている。なお、中継電極１２２を用いずに、画素電極１２６をソース領域に接続することも可能である。中継電極１２２は、ソース領域に接続されているので、ソース電極１２２と呼んでもよい。また、表示信号線１２０は、上記のようにドレイン領域に接続されているので、ドレイン線１２０と呼んでもよい。なお、ドレイン領域とソース領域とを上記とは逆に呼ぶことも可能である。

上記構成により、画素電極１２６には、表示信号線１２０から画素トランジスタ５４を介して、その画素５２の表示データに応じた電位が印加される。このため、表示信号線１２０をデータ線１２０と呼ぶことも可能である。電位を印加する画素５２は、その画素５２が接続された画素選択線１１６へ画素トランジスタ５４のオン電位を印加することによって、選択される。複数本の画素選択線１１６は例えば順次、選択され、この場合、画素選択線１１６は走査線１１６とも呼ばれる。画素トランジスタ５４以外の他のスイッチング素子を用いることも可能である。なお、共通電極１３０への電位印加は例えば表示領域の外側の周辺領域で行うことが可能である。

素子基板１００は、また、基板１１０の液晶層３００側に、層間絶縁膜１１８と、平坦化絶縁膜１２４と、不図示の配向膜とを含んでいる。

層間絶縁膜１１８は、画素選択線１１６を覆ってゲート絶縁膜１１４上に配置されており、例えば酸化シリコン、窒化シリコン等で構成可能である。層間絶縁膜１１８およびゲート絶縁膜１１４を貫いて、半導体層１１２のドレイン領域およびソース領域に至るコンタクトホールがそれぞれ設けられている。層間絶縁膜１１８上には表示信号線１２０が配置されており、表示信号線１２０は上記コンタクトホールを介してドレイン領域に接続されている。また、層間絶縁膜１１８上には中継電極１２２が配置されており、中継配線１２２は上記コンタクトホールを介してソース領域に接続されている。

平坦化絶縁膜１２４は、表示信号線１２０および中継電極１２２を覆って層間絶縁膜１１８上に配置されており、例えば酸化シリコン、窒化シリコン、アクリル等の樹脂等で構成可能である。平坦化絶縁膜１２４を貫いて中継電極１２２に至るコンタクトホールが設けられている。平坦化絶縁膜１２４上には画素電極１２６が配置されており、各画素において上記コンタクトホールを介して中継配線１２２と画素電極１２６とが接続されている。

配向膜は、共通電極１３０上に配置されている。配向膜は、スリット１７２の延伸方向（換言すれば長手方向）と略平行に、例えば当該延伸方向に対して約５°〜１０°傾いた方向にラビングされている。

素子基板１００は、また、基板１１０の液晶層３００とは反対側に、不図示の偏光板を含んでいる。

対向基板２００は、上記基板２１０の他に、基板２１０の液晶層３００側に、不図示の遮光膜と、カラーフィルタ２１２と、不図示の配向膜とを含んでいる。対向基板２００は、また、基板２１０の液晶層３００とは反対側に、不図示の偏光板を含んでいる。

遮光膜は、例えば樹脂で構成可能であり、各画素５２に開口部を有している。当該各開口部には、その画素５２の表示色に応じた色相のカラーフィルタ２１２が配置されている。遮光膜の各開口部は画素電極１２６に対向して設けられており、このためカラーフィルタ２１２は画素電極１２６に対向している。遮光膜およびカラーフィルタ２１２は、例えば基板２１０上に配置されている。配向膜は、カラーフィルタ２１２上に配置されており、素子基板１００の上記配向膜のラビング方向と例えば略直交する方向にラビングされている。なお、カラーフィルタ２１２と配向膜との間にオーバーコート層と呼ばれる、例えば樹脂製の平坦化膜を設けてもよい。また、液晶表示装置５０が例えば白黒表示用の場合、カラーフィルタ２１２は省略可能である。

スリット群１７０について以下に説明を加える。上記のように周期的構造を有したスリット群１７０が各画素５２に設けられている。液晶表示装置５０では列方向に並んだ画素５２について、スリット群１７０の当該列方向における隣接距離を２種類設けている。図３には２種類の隣接距離ｄ１，ｄ２（ｄ１＜ｄ２）を例示している。このため、共通電極１３０で外光が反射した場合であっても、スリット群１７０の隣接距離が全て同じである構成に比べて、スリット群１７０による反射光の干渉を抑制することができる。

上記２種類の隣接距離は例えばｄ１，ｄ２，ｄ１，ｄ２，…のように交互に設けることが可能である。また、例えばｄ１，ｄ１，ｄ２，ｄ２，…のように同種の（同じ寸法の）隣接距離を連続させつつ２種類の隣接距離を混在させて設けることが可能である。なお、同種の隣接距離の連続数は上記例示に限られるものではない。また、スリット群１７０を不規則な隣接距離で配列することも可能である。この場合、各スリット群１７０の周期的構造が巨視的な周期性を構成するのを抑制できるので、上記光干渉をよりいっそう抑制することができる。

図３ではスリット群１７０が３列分、図示され、当該３列において同じ位置に同じ隣接距離ｄ１またはｄ２を設けた場合を例示している。これに対して、隣接距離ｄ１，ｄ２の選定を列ごとに独立に行うことにより、行方向に隣接したスリット群１７０について隣接距離ｄ１，ｄ２を異ならせることも可能である。この場合、上記光干渉をより効果的に抑制することができる。

隣接距離を３種類以上含んでスリット群１７０を配列することも可能である。隣接距離の種類が多いほど、上記の光干渉抑制効果を増大させることができるし、また、上記の不規則な隣接距離での配列が容易になる。

ここで、スリット群１７０が列方向における隣接距離を２種類以上含んで配列されている上記構成では、各スリット群１７０の画素５２内における配置位置が列方向について２種類以上存在している。つまり、各スリット群１７０の画素５２内における配置位置を列方向に調整することによっても、上記の光干渉抑制効果が得られる。

ところで、上記光干渉はスリットのピッチを画素ごとに異ならせる、スリットを挟んで並ぶ電極部の幅を画素ごとに異ならせる、等の対策によっても抑制可能と考えられる。しかし、スリットのピッチおよび上記電極部の幅は液晶の駆動電圧に関係するため、それらを変化させると画素ごとに駆動電圧が異なってしまい、表示品位が低下する可能性がある。これに対して、液晶表示装置５０によれば、画素５２ごとに駆動電圧が相違することがないので、かかる駆動電圧の相違に起因した表示品位の低下を招くことがない。

上記では共通電極１３０が画素電極１２６よりも液晶層３００側に配置されている場合を例示したが、画素電極１２６を液晶層３００側に配置することも可能である。以下に、かかる構成の液晶表示装置５０Ｂを例示する。

図４に液晶表示装置５０Ｂを説明する平面図（レイアウト図）を示し、図４中の５−５線における断面図を図５に示す。図４では、画素電極１２６の外形線およびスリット１７２を太線で図示し、図５中に図示した要素の一部を省略している。液晶表示装置５０Ｂの構成は、以下に説明する点を除いて、上記液晶表示装置５０（図１〜図３参照）を適用可能である。

液晶表示装置５０Ｂでは、平坦化絶縁膜１２４上に共通電極１３０が配置され、共通電極１３０上に絶縁層１２８を介して、画素電極１２６が積層されている。画素電極１２６を覆って不図示の配向膜が配置されている。液晶層３００側に配置された各画素電極１２６に、スリット群１７０が設けられている。ここでは、各スリット１７２が画素電極１２６の外縁に到達していない場合を例示している。スリット１７２の延伸方向および配列方向ならびにスリット群１７０の隣接距離等については液晶表示装置５０と同様である。したがって、液晶表示装置５０Ｂも液晶表示装置５０と同様の効果を奏する。

上記ではスリット１７２が行方向に延伸している場合を例示したが、スリット１７２を列方向に延伸させることも可能である。以下に、かかる構成の液晶表示装置５０Ｃを例示する。

図６に液晶表示装置５０Ｃを説明する平面図を示す。液晶表示装置５０Ｃの構成は、以下に説明する点を除いて、上記液晶表示装置５０，５０Ｂ（図１〜図５参照）を適用可能である。なお、図６では、共通電極１３０が液晶層３００側に配置されている場合を例示し、２行３列の範囲の画素５２を例示している。

液晶表示装置５０Ｃでは、スリット群１７０中の複数のスリット１７２は、それぞれが列方向に延伸し、行方向に配列されている。このため、液晶表示装置５０Ｃでは行方向に並んだ画素５２について、スリット群１７０は当該行方向における隣接距離を２種類以上含んで配列されている。図６では２種類の隣接距離ｄ１，ｄ２（ｄ１＜ｄ２）を例示している。また、液晶表示装置５０Ｃでは、各スリット群１７０の画素５２内における配置位置が行方向について２種類以上存在している。したがって、液晶表示装置５０Ｃも液晶表示装置５０と同様の効果を奏する。

上記ではスリット１７２が列方向または行方向に延伸している場合を例示したが、スリット１７２を行方向および列方向に対して傾斜角を有して延伸させることも可能である。以下に、かかる構成の液晶表示装置５０Ｄを例示する。

図７に液晶表示装置５０Ｄを説明する平面図（レイアウト図）を示す。液晶表示装置５０Ｄの構成は、以下に説明する点を除いて、上記液晶表示装置５０，５０Ｂ（図１〜図５参照）を適用可能である。なお、図７では共通電極１３０が液晶層３００側に配置されている場合を例示している。

図７では、スリット１７２の行方向に対する傾斜角θｒが、列方向に対する傾斜角θｃ以下である場合を例示している。この場合、上記液晶表示装置５０（図１〜図３参照）と同様にスリット群１７０を列方向の隣接距離ｄを２種類以上含んで配列することによって、上記の光干渉抑制効果等を得ることができる。

図７の例示とは逆に傾斜角θｃが傾斜角θｒ以下である場合、上記液晶表示装置５０Ｃ（図６参照）と同様にスリット群１７０を行方向の隣接距離ｄを２種類以上含んで配列することによって、上記の光干渉抑制効果等を得ることができる。

上記液晶表示装置５０Ｂ（図４参照）においてスリット１７２を画素電極１２６の外縁まで到達させることも可能である。すなわち、液晶層３００側に配置された画素電極１２６をくし歯形状にすることも可能である。図８に、くし歯形状の画素電極１２６を有する液晶表示装置５０Ｅを説明する平面図を示す。図８には１画素について画素電極１２６および共通電極１３０を図示している。図８ではくし歯形状の開放端が図中右側に位置する場合を例示しているが、当該開放端の向きは図８と逆にすることも可能である。また、図８ではくし歯形状のスリット１７２が行方向に延伸している場合を例示しているが、当該スリット１７２を列方向に延伸させることも可能であるし、行方向に対して傾斜した方向に延伸させることも可能である。また、共通電極１３０が液晶層３００側に配置され複数の共通電極１３０に分割されている場合においても、各共通電極１３０をくし歯形状にすることも可能である。

上記ではＦＦＳ方式を例示したが、ＩＰＳ（In-Plane Switching）方式に対しても上記スリット群１７０を適用可能である。以下に、かかる構成の液晶表示装置５０Ｆを例示する。

図９に液晶表示装置５０Ｆを説明する平面図を示す。図９には３行２列の範囲の画素５２を例示している。液晶表示装置５０Ｆにおいても、上記液晶表示装置５０，５０Ｂ（図１〜図５参照）を適用可能である。

液晶表示装置５０Ｆでは、画素電極１２６と共通電極１３０とは、例えば、いずれもくし歯形状しており、当該くし歯形状を互いにかみ合わせた形態で配置されている。かみ合わせ部分において両電極１２６，１３０はスペースをあけて並んでおり、これによりライン・アンド・スペースのパターンが形成されている。この場合、当該各電極間スペースが各スリット１７２に対応し、一対の電極１２６，１３０によって構成される複数の電極間スペースによってスリット群１７０が構成されている。

ＩＰＳ方式では、くし歯形状のかみ合わせ部分において隣接する電極１２６，１３０間に電界が形成され、液晶層３００中の液晶分子は当該電界方向に沿うように基板に略平行な面内で回転する。液晶分子の回転角を制御することによって、透過光量が制御される。

図９ではスリット１７２が行方向に延伸している場合を例示している。この場合、図９に示すように列方向におけるスリット群１７０の隣接距離等を液晶表示装置５０（図３参照）と同様に設定することによって、液晶表示装置５０Ｆによっても上記の光干渉抑制効果等を得ることができる。

実施の形態について液晶表示装置を説明する平面図である。図１中の２−２線における断面図である。実施の形態について液晶表示装置を説明する平面図である。実施の形態について液晶表示装置の第２例を説明する平面図である。図４中の５−５線における断面図である。実施の形態について液晶表示装置の第３例を説明する平面図である。実施の形態について液晶表示装置の第４例を説明する平面図である。実施の形態について液晶表示装置の第５例を説明する平面図である。実施の形態について液晶表示装置の第６例を説明する平面図である。

符号の説明

５０，５０Ｂ〜５０Ｆ液晶表示装置、５２画素、１１０，２１０基板、１２６画素電極、１３０共通電極、１７０スリット群、１７２スリット、ｄ，ｄ１，ｄ２隣接距離、θｃ，θｒ傾斜角、３００液晶層。

Claims

一方向に並んだ画素と、
前記各画素に設けられたスリット群であって複数のスリットが前記一方向に配列されたスリット群と、
を備え、
前記スリット群は前記一方向における隣接距離を２種類以上含んで配列されている横電界駆動型の液晶表示装置。
請求項１に記載の液晶表示装置であって、
前記スリット群は前記一方向に不規則な隣接距離で配列されている液晶表示装置。
請求項１または請求項２に記載の液晶表示装置であって、
前記画素は、長方形形状を有し、
前記一方向は、前記画素の長辺方向である液晶表示装置。
請求項１または請求項２に記載の液晶表示装置であって、
前記画素は、長方形形状を有し、
前記一方向は、前記画素の短辺方向である液晶表示装置。
請求項１または請求項２に記載の液晶表示装置であって、
一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板の一方の基板に設けられた画素電極と共通電極と、
を備え、
前記各スリット群は前記画素電極と前記共通電極とのうちの前記液晶層側の電極に設けられている液晶表示装置。
一方向に並んだ画素と、
前記各画素に設けられたスリット群であって複数のスリットが前記一方向に配列されたスリット群と、
を備え、
前記各スリット群の前記画素内における配置位置が前記一方向について２種類以上存在する横電界駆動型の液晶表示装置。
請求項６に記載の液晶表示装置であって、
前記画素は、長方形形状を有し、
前記一方向は、前記画素の長辺方向である液晶表示装置。
請求項６に記載の液晶表示装置であって、
前記画素は、長方形形状を有し、
前記一方向は、前記画素の短辺方向である液晶表示装置。
請求項６に記載の液晶表示装置であって、
一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板の一方の基板に設けられた画素電極と共通電極と、
を備え、
前記各スリット群は前記画素電極と前記共通電極とのうちの前記液晶層側の電極に設けられている液晶表示装置。