JP2008085042A - 半導体装置の製造方法、半導体装置および電子機器 - Google Patents

Abstract

【課題】プラズマ照射の際に下地の表面状態が変化することを防止でき、信頼性のある半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、基板１０上に密着層１２を形成する工程と、密着層１２上に電極用層１３ａを形成する工程と、電極用層１３ａ上にレジストマスク２０を形成する工程と、レジストマスク２０を用いて電極用層１３ａをパターニングして、ソース／ドレイン電極１３を形成する工程と、レジストマスク２０を除去する工程と、密着層１２をエッチングする工程とを有し、ソース／ドレイン電極１３を形成する工程と、前記密着層をエッチングする工程の間にプラズマを照射する工程を有する。
【選択図】図２

Description

本発明は、半導体装置の製造方法、半導体装置および電子機器に関し、特に、電極の下部に密着層を有する半導体装置の製造方法、半導体装置および電子機器に関する。

液晶、有機ＥＬ、電気泳動等を利用した表示装置では、画面輝度の均一性や画面書き換え速度等を確保するために、薄膜トランジスタを有するアクティブマトリクス基板が用いられている。

上記の薄膜トランジスタ内の活性半導体層として有機材料を用いた有機薄膜トランジスタが検討されている。有機薄膜トランジスタでは、基板から半導体層への不純物の混入を抑制する観点から、基板と半導体層との間に下地層が設けられることがある。また、有機薄膜トランジスタのソース／ドレイン電極には、金などの金属が多く用いられるが、下地に対する金属の密着性を向上させるため、ソース／ドレイン電極の下層にクロムやチタン等が密着層として設けられる。

従来のトランジスタ作製工程では、レジストパターニング、電極エッチング、密着層エッチング、レジスト除去を行なうことにより、ソース／ドレイン電極を形成していた。ソース／ドレイン電極形成後、半導体層を形成し、ゲート絶縁層を形成し、ゲート電極を形成していた。

上記のレジスト除去工程において、プラズマを照射する場合がある。使用後の硬化したレジストにプラズマを照射することにより、後にレジスト剥離液で容易にレジストを剥離できるためである。また、特許文献１では、パーティクル除去のために、電極パターニング後のレジスト除去の際にプラズマ照射処理を施している。このように、プラズマ処理はレジスト残りやパーティクル除去に有効な処理である事が知られている。
特開２００３−３０９２６６号公報

しかしながら、このようなプラズマ照射処理により、下地表面のラフネスが大きくなり（でこぼこになり）、下地層の表面状態が変化してしまうという問題があった。これは、照射されたプラズマのエネルギーにより下地に用いられている物質の化学結合が切断され、下地表面の化学的な組成の変化（例えば、酸素プラズマの場合は表面の酸化）が起こるためであり、これにより下地と半導体界面とに電子や正孔（ホール）のトラップ準位が形成されてしまうため、トランジスタ特性が場所ごとにばらついたり、特性劣化を引き起こしてしまう恐れがあった。

本発明は上記の事情に鑑みてなされたものであり、その目的は、プラズマ照射の際に下地の表面状態が変化することを防止でき、信頼性のある半導体装置の製造方法を提供することにある。
本発明の他の目的は、上記の半導体装置の製造方法により製造された半導体装置、および当該半導体装置を備える電子機器を提供することにある。

上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に密着層を形成する工程と、前記密着層上に電極用層を形成する工程と、前記電極用層上にエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記電極用層をパターニングして、電極を形成する工程と、前記エッチングマスクを除去する工程と、前記密着層をエッチングする工程と、を有し、前記電極を形成する工程と、前記密着層をエッチングする工程の間にプラズマを照射する工程を有する。

本発明の半導体装置の製造方法では、電極を形成する工程と、密着層をエッチングする工程の間に、プラズマを照射する工程を有する。エッチングマスクを除去しやすくするためにプラズマ照射をレジストマスクを除去する前に行なっても、エッチングマスク除去後のパーティクルを除去するためにプラズマ照射を行なってもよい。本発明では、プラズマ照射の際に、密着層により下地である基板が保護されていることから、プラズマが下地に照射することを防止することができる。したがって、下地の表面状態の変化を防止することができる。

また、前記電極をマスクとして前記密着層をエッチングすることが好ましい。これにより、新たなマスクを用いることなく密着層をエッチングすることができる。

前記エッチングマスクは、レジストマスクである。これにより、レジストマスク除去の際の下地の表面状態の変化を防止しつつ、電極を形成することができる。

また、前記基板上に密着層を形成する工程の前に、前記基板上に下地層を形成する工程をさらに有し、前記基板上に密着層を形成する工程において、前記下地層上に前記密着層を形成することが好ましい。これにより、基板からのイオンの拡散を防止することや、半導体層との間に良好な界面を形成することができ、信頼性のある半導体装置を製造することができる。

また、前記電極は、ソース／ドレイン電極であることが好ましい。これにより、下地の表面状態の変化を防止しつつ、ソース／ドレイン電極を形成することができる。

また、前記密着層をエッチングする工程の後に、２つの前記ソース／ドレイン電極間に、前記ソース／ドレイン電極に接続する半導体層を形成する工程と、前記半導体層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極を形成する工程と、を有することが好ましい。これにより、下地の表面状態の変化を防止しつつ、トランジスタのソース／ドレイン電極およびゲート電極を形成することができる。

上記の目的を達成するため、本発明の半導体装置は、上記の半導体装置の製造方法により製造されたものである。本発明によれば、信頼性のある半導体装置を実現することができる。

上記の目的を達成するため、本発明の電子機器は、上記の半導体装置を備えるものである。本発明によれば、信頼性のある電子機器を実現することができる。

以下に、本発明の実施の形態について、図面を参照して説明する。

図１は、本実施形態に係る半導体装置の断面図である。図１に示す半導体装置１は、トップゲート型の有機薄膜トランジスタである。

図１に示すように、基板１０上に下地層１１が形成されている。下地層１１上には、密着層１２を介して２つのソース／ドレイン電極１３が形成されている。２つのソース／ドレイン電極１３の間には、半導体層１４が形成されている。半導体層１４の両端は、ソース／ドレイン電極１３に接続されている。ソース／ドレイン電極１３および半導体層１４上には、例えば酸化シリコンからなるゲート絶縁層１５が形成されている。ゲート絶縁層１５上には、半導体層１４に対応する位置にゲート電極１７が形成されている。上記の各層の材料について説明する。

基板１０には、ガラス基板、プラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等が用いられる。半導体装置に可撓性を付与する場合には、プラスチック基板が選択される。プラスチック基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）が挙げられる。

下地層１１は、例えば、基板１０表面からのイオンの拡散を防止するためや、半導体層との間に良好な界面を形成する為に設けられる。下地層１１の構成材料としては、有機材料、または、無機材料を用いることができる。有機材料としては、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリメチルメタクリレート、ポリビニルアセテート等の高分子フィルム、パリレン膜などが挙げられる。無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物などが挙げられる。また、これらのうちの１種または２種以上を組み合わせて用いても良い。

密着層１２は、基板１０または下地層１１に対するソース／ドレイン電極１３の密着性を向上させるために設けられる。密着層１２として、金属、導電性酸化物、導電性複合材料等の導電性を有する材料が挙げられる。金属としては、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄ、またはそれらの金属の合金が挙げられる。また、導電性酸化物としては、ＩｎＯ₂、ＳｎＯ₂、ＩＴＯ等が挙げられ、導電性複合材料としては、カーボンブラックや金属粒子を分散した導電性材料が挙げられる。なお、密着層１２として、導電性材料ではなく、無機絶縁材料や絶縁性有機ポリマーを用いても良い。無機絶縁材料としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物や、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられる。また、絶縁性有機ポリマーとしては、ポリエチレンやパリレン膜やＵＶ硬化樹脂などが挙げられる。密着層１２として、上記の材料のうちの１種または２種以上を組み合わせて用いることができる。

ソース／ドレイン電極１３としては、例えば、金属、導電性酸化物、導電性高分子、導電性複合材料等の導電性を有する材料が挙げられる。なお、ソース電極と、ドレイン電極とで異なる材料を用いても良い。金属としては、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄ、またはそれらの金属の合金が挙げられる。導電性酸化物としては、ＩｎＯ₂、ＳｎＯ₂、ＩＴＯ等が挙げられる。導電性高分子としては、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ₆、ＡｓＦ₅、ＦｅＣｌ₃等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したものが挙げられる。導電性複合材料としては、カーボンブラックや金属粒子を分散した導電性の複合材料が挙げられる。

半導体層１４としては、有機半導体層が用いられる。半導体層１４としては、ポリマー有機半導体材料、Ｃ６０、金属フタロシアニンもしくはそれらの置換誘導体、アセン分子材料、α−オリゴチオフェン類のような低分子系有機半導体のうちの１種または２種以上を混合した材料が挙げられる。ポリマー有半導体材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体が挙げられる。アセン分子材料としては、アントラセン、テトラセン、ペンタセン、ヘキサセンが挙げられる。α−オリゴチオフェン類としては、クォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンが挙げられる。

ゲート絶縁層１５としては、ポリイミドなどの有機材料（特に有機高分子材料）が用いられる。

ゲート電極１７の材料には、例えば、銀、銅、パラジウム、白金、ニッケル等が用いられる。ゲート電極１７の形成方法としては、導電性粒子を含む液状材料を吐出するインクジェット法や、リフトオフ法を用いることができる。また、導電膜（図示せず）を形成した後に、リソグラフィ技術によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングしてゲート電極１７を形成してもよい。

図２〜図４は、本実施形態に係る半導体装置の製造における工程断面図である。図２〜図４を参照して、本実施形態に係る半導体装置の製造方法について説明する。

図２（ａ）に示すように、基板１０上に酸化シリコンからなる下地層１１を形成する。続いて、下地層１１上に、真空中でクロムを少なくとも４ｎｍ蒸着して密着層１２を形成し、続いて、金を１０〜５００ｎｍ蒸着して電極用層１３ａを形成する。

次に、図２（ｂ）に示すように、電極用層１３ａ上にレジストマスク２０を形成する。レジストマスク２０の形成では、電極用層１３ａ上にフォトレジスト（東京応化工業社製「ＴＳＭＲ８９００」）を塗布し、露光、現像により、ソース／ドレイン電極のパターンをもつレジストマスク２０を形成する。レジストマスク２０は、本発明のエッチングマスクの一例である。なお、本発明のエッチングマスクとして、酸化シリコンや窒化シリコンからなるハードマスクを用いても良い。

次に、図２（ｃ）に示すように、電極用層１３ａをエッチングして、ソース／ドレイン電極１３を形成する。電極用層１３ａのエッチングでは、例えば、Ａｕエッチング液を用いたウェットプロセスを採用する。

次に、図３（ａ）に示すように、レジストマスク２０を除去する。例えば、レジストマスク２０にプラズマを照射した後、レジスト剥離液に６０秒、１８０秒浸漬させて、レジストマスク２０を除去する。プラズマ照射では、例えば不活性ガス（例えばアルゴン）と反応性ガス（例えば酸素）の混合ガスを用いる。これにより、プラズマ照射により硬化したレジストマスク２０が剥離しやすくなる。
また、プラズマ処理とレジスト剥離液への浸漬の順序を逆にしてもよい。また、レジスト剥離液によりレジストマスク２０を除去した後に、パーティクルを除去する目的でプラズマ照射を行なってもよい。

次に、図３（ｂ）に示すように、ソース／ドレイン電極１３をマスクとして、密着層１２をエッチングする。これにより、ソース／ドレイン電極１３と同じパターンの密着層１２が得られる。密着層１２のエッチングは、例えば、エッチング液を用いたウェットプロセスを採用する。

次に、図３（ｃ）に示すように、チャネル領域に半導体層１４を形成する。これにより、２つのソース／ドレイン電極１３に両端が接続された半導体層１４が形成される。例えばポリ（３ − ヘキシルチオフェン）を溶解した液滴をチャネル領域に吐出し、１２０℃、３０分間、ベーキングすることにより、半導体層１４を形成する。なお、溶液塗布法およびエッチングにより、半導体層１４を形成してもよい。

次に、図４（ａ）に示すように、ソース／ドレイン電極１３および半導体層１４上に、ゲート絶縁層１５を形成する。例えば、ポリイミド溶液をスピンコート法により成膜した後、１００℃、６０分間のベーキングすることにより、ゲート絶縁層１５を形成する。

次に、図４（ｂ）に示すように、ゲート絶縁層１５上における、２つのソース／ドレイン電極１３間の領域（チャネル領域）にゲート電極１７を形成する。例えば、上記チャネル領域に液滴吐出技術により金微粒子を含む液滴（金インク：アルバック社製）を吐出して、塗布膜をベーキングして、ゲート電極１７を形成する。ベーキング温度は、３０℃から１０℃ずつ昇温させていき最終的に８０℃とし、ベーキング時間は１０分とする。

以上により、本実施形態に係る半導体装置が製造される。なお、ガラス等からなる基板１０上に薄膜トランジスタを形成した後に、当該薄膜トランジスタをプラスチックからなる基板１０に転写してもよい。

上記の本実施形態に係る半導体装置の製造方法では、図２（ｃ）においてレジストマスク２０を用いてソース／ドレイン電極１３をエッチングした後に、図３（ａ）においてプラズマ照射し、レジストマスク２０を除去している。なお、プラズマ照射は、レジストマスク２０を除去した後にパーティクル除去を目的として行っても良い。
そして、図３（ｂ）においてソース／ドレイン電極１３をマスクとして密着層１２をエッチングしている。
このように、本実施形態では、密着層１２により基板１０および下地層１１が保護されている状態においてプラズマ照射がなされることから、プラズマが下地層１１に照射されることを防止することができる。
よって、下地層１１の表面状態の変化を防止することができることから、半導体装置の品質を確保することができる。

このようにして形成された半導体装置（薄膜トランジスタ）は、例えば電気光学装置に使用される。電気光学装置とは、電気的作用によって発光あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するものの双方を含む。例えば、電気光学素子としては、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子などが挙げられる。

図５は、アクティブマトリクス方式で駆動する電気光学装置の回路図である。
本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本実施形態に係る半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖｓｅｌおよび発光制御線Ｖｇｐが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが各画素領域に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、各画素領域に対する電流プログラムが行なわれ、発光部ＯＥＬＤによる発光が制御可能になっている。

上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。また、ドライバ１０１，１０２のそれぞれを本発明に係る半導体装置によって形成することもできる。

図６は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。

図６（Ａ）は、携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および電気光学装置１００を備えている。このように電気光学装置は表示部として利用可能である。

図６（Ｂ）は、ビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および電気光学装置１００を備えている。

図６（Ｃ）は、テレビジョンへの適用例であり、当該テレビジョン５５０は電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に電気光学装置を適用し得る。

図６（Ｄ）は、ロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は電気光学装置１００を備えている。

本発明の電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝広告用ディスプレイなども含まれる。なお、本発明に係る半導体装置は、電気光学装置の構成部品として電子機器に含まれる場合の他に、単独で電子機器の構成部品として適用し得る。

本発明は、上記の実施形態の説明に限定されない。例えば、本発明はソース／ドレイン電極１３以外の電極の形成に適用可能である。また、下地層１１を省略することも可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本実施形態に係る半導体装置の断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 本実施形態に係る半導体装置の製造における工程断面図である。 半導体装置を含んで構成される電気光学装置の回路図である。 本実施形態に係る電子機器の一例を示す図である。

符号の説明

１…半導体装置、１０…基板、１１…下地層、１２…密着層、１３…電極、１３ａ…電極用層、１４…半導体層、１５…ゲート絶縁層、１７…ゲート電極、２０…レジストマスク

Claims (8)

1. 基板上に密着層を形成する工程と、
   前記密着層上に電極用層を形成する工程と、
   前記電極用層上にエッチングマスクを形成する工程と、
   前記エッチングマスクを用いて前記電極用層をパターニングして、電極を形成する工程と、
   前記エッチングマスクを除去する工程と、
   前記密着層をエッチングする工程と、
   を有し、
   前記電極を形成する工程と、前記密着層をエッチングする工程の間にプラズマを照射する工程を有する、
   半導体装置の製造方法。
2. 前記電極をマスクとして前記密着層をエッチングする、
   請求項１記載の半導体装置の製造方法。
3. 前記エッチングマスクは、レジストマスクである、
   請求項１または２に記載の半導体装置の製造方法。
4. 前記基板上に密着層を形成する工程の前に、前記基板上に下地層を形成する工程をさらに有し、
   前記基板上に密着層を形成する工程において、前記下地層上に前記密着層を形成する、
   請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
5. 前記電極は、ソース／ドレイン電極である、
   請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
6. 前記密着層をエッチングする工程の後に、
   ２つの前記ソース／ドレイン電極間に、前記ソース／ドレイン電極に接続する半導体層を形成する工程と、
   前記半導体層上にゲート絶縁層を形成する工程と、
   前記ゲート絶縁層上にゲート電極を形成する工程と、
   を有する請求項５記載の半導体装置の製造方法。
7. 請求項１〜６のいずれか一項に記載の半導体装置の製造方法により製造された半導体装置。
8. 請求項７記載の半導体装置を備える電子機器。

Images