JP2005260084A - 電界効果トランジスタの駆動方法及び駆動回路 - Google Patents
電界効果トランジスタの駆動方法及び駆動回路 Download PDFInfo
- Publication number
- JP2005260084A JP2005260084A JP2004071456A JP2004071456A JP2005260084A JP 2005260084 A JP2005260084 A JP 2005260084A JP 2004071456 A JP2004071456 A JP 2004071456A JP 2004071456 A JP2004071456 A JP 2004071456A JP 2005260084 A JP2005260084 A JP 2005260084A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- insulator layer
- gate electrode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】 電界効果トランジスタは、有機半導体層3と、有機半導体層3に接触する絶縁体層2と、絶縁体層2を有機半導体層3と共に挟むゲート電極Gと、ゲート電極Gの電位に応じて有機半導体層3内に形成されるチャネルによって電気的に接続されるソース電極S及びドレイン電極Dとを有している。本駆動方法は、ゲート電極Gに駆動電位を与える前に、ゲート電極Gに予備電位を与えておく。これにより、ドレイン電流を安定化できる。すなわち、駆動電位付与時には、ドレイン電流IDは早急に立ち上がり、また、立ち上がり後のドレイン電流IDの経時的変化は減少し、これが安定化する。
【選択図】 図1
Description
前記第1絶縁体層は、RをCH2CH2CN又はHとした場合、
本発明の電界効果トランジスタの駆動方法及び駆動回路によれば、ドレイン電流を安定化させることができる。
(第1の実施形態)
図1は、第1の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。
ソース電位VS= 0V
ドレイン電位VD= −40V
予備電位VPRE= −5V
駆動信号の最大値= 0V
駆動信号の最小値= −40V
予備信号の最大値= 0V
予備信号の最小値= −10V
また、駆動信号と予備電位VPREの本質的な違いは、予備電位VPREの印加はトランジスタ内に電荷を蓄積するために行われるという点であるが、極性は同一である。したがって、予備電位の印加はドレイン電流は生じない状態で行なうのが好ましい。例えば、ソース−ドレイン間に電圧をかけない状態で行なうのが好ましい。また、ソース−ドレイン間に電圧をかけた状態で予備印加を行なうのであれば、予備電位の印加は閾値電圧より小さい電圧で行なうのが好ましい。いっぽう駆動信号はドレイン電流の制御のために印加されるものであるから、通常ソース−ドレイン間に電圧がかかった状態で印加される。
図7は、第2の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第1の電界効果トランジスタとの相違点は、絶縁体層2が、シアノ基を有しない第2絶縁体層2bを更に備えている点である。第2絶縁体層2bは、ゲート電極Gと第1絶縁体層2aとの間に介在している。
第2絶縁体層に誘電率の高い無機誘電体を使えば、ゲート電圧を小さくでき、有機誘電体を使えば軽量で柔軟な(フレキシブルな)トランジスタが得られる。
図8は、第3の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第1の電界効果トランジスタとの相違点は、ソース電極S及びドレイン電極Dが絶縁体層2と有機半導体層3との間に介在している点である。この場合、ゲート電極Gに近い領域に、チャネルを形成することができる。
図9は、第4の実施形態に係る電界効果トランジスタの縦断面構成を示す説明図である。この電界効果トランジスタと第3の電界効果トランジスタとの相違点は、絶縁体層2が、シアノ基を有しない第2絶縁体層2bを更に備えている点である。第2絶縁体層2bは、ゲート電極Gと第1絶縁体層2aとの間に介在している。
図10は、第1の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。ドレイン電極Dには画素電極E1が電気的に接続されており、画素電極E1上には液晶層Lが形成されている。液晶層L上にはITOからなる透明電極E2が形成されている。駆動方法及び駆動回路は上述のものと同一である。
図11は、第2の実施形態に係る電界効果トランジスタを用いた液晶表示素子の縦断面構成を示す説明図である。この液晶表示素子と第1の液晶表示素子との相違点は、絶縁体層2が、シアノ基を有しない第2絶縁体層2bを更に備えている点である。第2絶縁体層2bは、ゲート電極Gと第1絶縁体層2aとの間に介在している。この場合、第2の実施形態と同様の効果がある。他の構成及び作用は第1の液晶表示素子と同一であり、駆動方法及び駆動回路も上述のものと同一である。
図12は、インバータ回路の回路図である。P型電界効果トランジスタTr1とN型電界効果トランジスタTr2が直列に接続されており、CMOSを構成している。CMOSの出力Aは、電界効果トランジスタTr3のゲート電極Gに入力される。P型電界効果トランジスタTr1のソースには駆動信号VDRIVEが入力され、N型電界効果トランジスタTr3のソースは予備電位VPREに接続されている。P型電界効果トランジスタTr1とN型電界効果トランジスタTr2双方のゲート電極には、スイッチング信号SWが入力される。
Claims (10)
- 電界効果トランジスタの駆動方法において、
前記電界効果トランジスタは、
有機半導体層と、
前記有機半導体層に接触する絶縁体層と、
前記絶縁体層を前記有機半導体層と共に挟むゲート電極と、
前記ゲート電極の電位に応じて前記有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極と、
を有しており、
前記駆動方法は、
前記ゲート電極への駆動電位の印加前に、前記ゲート電極に予備電位を与えておくことを特徴とする電界効果トランジスタの駆動方法。 - 前記絶縁体層は、シアノ基を有する有機高分子層からなる第1絶縁体層を備えていることを特徴とする請求項1に記載の電界効果トランジスタの駆動方法。
- 前記第1絶縁体層の厚みd1は、0.5nm〜500nmであることを特徴とする請求項3に記載の電界効果トランジスタの駆動方法。
- 前記絶縁体層は、シアノ基を有しない第2絶縁体層を更に備えていることを特徴とする請求項2に記載の電界効果トランジスタの駆動方法。
- 前記第2絶縁体層の材料は、SiO2、Al2O3、SiNx、TiO2、ポリイミド、ポリエチレンテレフタレート、ポリフッ化ビリニデン及びポリメタクリレートからなる群から選択されることを特徴とする請求項5に記載の電界効果トランジスタの駆動方法。
- 前記第1絶縁体層の厚みをd1、前記第2絶縁体層の厚みをd2とした場合、以下の関係式:
d2×0.0005≦d1≦d2×10
を満たすことを特徴とする請求項5に記載の電界効果トランジスタの駆動方法。 - 前記ゲート電極、前記ソース電極又は前記ドレイン電極は、Au、Al、Cu及びAgからなる群から選択される少なくとも1種を含むことを特徴とする請求項1に記載の電界効果トランジスタの駆動方法。
- 前記有機半導体層は、ポリアセン類、ポリアルキルチオフェン又はチオフェンオリゴマーからなることを特徴とする請求項1に記載の電界効果トランジスタの駆動方法。
- 電界効果トランジスタの駆動回路において、
前記電界効果トランジスタは、
有機半導体層と、
前記有機半導体層に接触する絶縁体層と、
前記絶縁体層を前記有機半導体層と共に挟むゲート電極と、
前記ゲート電極の電位に応じて前記有機半導体層内に形成されるチャネルによって電気的に接続されるソース電極及びドレイン電極と、
を有しており、
前記駆動回路は、
前記ゲート電極への駆動電位の印加前に、ゲート電極に予備電位を与える予備電位付与手段を備えることを特徴とする電界効果トランジスタの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004071456A JP4945883B2 (ja) | 2004-03-12 | 2004-03-12 | 電界効果トランジスタの駆動方法及び駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004071456A JP4945883B2 (ja) | 2004-03-12 | 2004-03-12 | 電界効果トランジスタの駆動方法及び駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260084A true JP2005260084A (ja) | 2005-09-22 |
JP4945883B2 JP4945883B2 (ja) | 2012-06-06 |
Family
ID=35085500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004071456A Expired - Fee Related JP4945883B2 (ja) | 2004-03-12 | 2004-03-12 | 電界効果トランジスタの駆動方法及び駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4945883B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010283A (ja) * | 2007-06-29 | 2009-01-15 | Sanyo Electric Co Ltd | 電界効果トランジスタおよびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221367A (ja) * | 1994-01-31 | 1995-08-18 | Matsushita Electric Ind Co Ltd | 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法 |
JPH0818125A (ja) * | 1994-06-28 | 1996-01-19 | Hitachi Ltd | 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置 |
JPH08191162A (ja) * | 1995-01-09 | 1996-07-23 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
JP2002110999A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | トランジスタおよびその製造方法 |
JP2002250938A (ja) * | 1999-07-23 | 2002-09-06 | Nec Corp | 液晶表示装置 |
-
2004
- 2004-03-12 JP JP2004071456A patent/JP4945883B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221367A (ja) * | 1994-01-31 | 1995-08-18 | Matsushita Electric Ind Co Ltd | 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法 |
JPH0818125A (ja) * | 1994-06-28 | 1996-01-19 | Hitachi Ltd | 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置 |
JPH08191162A (ja) * | 1995-01-09 | 1996-07-23 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
JP2002250938A (ja) * | 1999-07-23 | 2002-09-06 | Nec Corp | 液晶表示装置 |
JP2002110999A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | トランジスタおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010283A (ja) * | 2007-06-29 | 2009-01-15 | Sanyo Electric Co Ltd | 電界効果トランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4945883B2 (ja) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100600687B1 (ko) | 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치 | |
Li et al. | Solution-processable low-voltage and flexible floating-gate memories based on an n-type polymer semiconductor and high-k polymer gate dielectrics | |
JP2004047566A (ja) | 電界効果型トランジスタ、その製造方法及び画像表示装置 | |
JP5141476B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
JP2009176828A (ja) | 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 | |
JP4945883B2 (ja) | 電界効果トランジスタの駆動方法及び駆動回路 | |
JP3725335B2 (ja) | 有機薄膜素子 | |
TWI422086B (zh) | A field effect transistor and its manufacturing method | |
JP4419425B2 (ja) | 有機薄膜トランジスタ素子 | |
JP2010080490A (ja) | 半導体素子 | |
Koezuka et al. | Macromolecular Electronic Device | |
JP2008243911A (ja) | 有機薄膜トランジスタ及びディスプレイ | |
JP2005158765A (ja) | 電界効果型有機トランジスタおよびその製造方法 | |
Konno et al. | An organic nonvolatile memory using space charge polarization of a gate dielectric | |
Hasegawa et al. | Memory mechanism of printable ferroelectric TFT memory with tertiary structured polypeptide as a dielectric layer | |
JP4304275B2 (ja) | 有機半導体薄膜トランジスタ | |
JP2005072200A (ja) | 電界効果型有機トランジスタ | |
JP2005268615A (ja) | 電界効果型トランジスタおよび表示装置 | |
TW201140848A (en) | Thin film transistor, electronic machine and manufacturing method thereof | |
Zhu et al. | Tuning the optical band gap of monolayer WSe2 in ferroelectric field-effect transistors | |
US9590192B2 (en) | Transistor and method for manufacturing the same | |
JP2004273514A (ja) | 有機薄膜トランジスタおよびその製造方法 | |
JP2006222306A (ja) | 電界効果型有機トランジスタの製造方法 | |
Wrachien et al. | Effects of positive and negative constant voltage stress on organic TFTs | |
JP2005210000A (ja) | 電解効果トランジスタおよびそれを用いたディスプレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4945883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |