KR20080055886A - 유기 트랜지스터 및 액티브 매트릭스 표시 장치 - Google Patents

유기 트랜지스터 및 액티브 매트릭스 표시 장치 Download PDF

Info

Publication number
KR20080055886A
KR20080055886A KR1020087008296A KR20087008296A KR20080055886A KR 20080055886 A KR20080055886 A KR 20080055886A KR 1020087008296 A KR1020087008296 A KR 1020087008296A KR 20087008296 A KR20087008296 A KR 20087008296A KR 20080055886 A KR20080055886 A KR 20080055886A
Authority
KR
South Korea
Prior art keywords
organic
gate insulating
electrode
organic semiconductor
drain electrode
Prior art date
Application number
KR1020087008296A
Other languages
English (en)
Other versions
KR100993551B1 (ko
Inventor
다쿠미 야마가
이쿠에 가와시마
요시카즈 아키야마
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20080055886A publication Critical patent/KR20080055886A/ko
Application granted granted Critical
Publication of KR100993551B1 publication Critical patent/KR100993551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

고 정세화로 패터닝된 유기 반도체층을 갖는 유기 트랜지스터가 개시된다. 이 유기 트랜지스터는, 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 유기 반도체 재료로 형성된 유기 반도체층을 포함한다. 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극, 및 유기 반도체층은 기판 상에 형성된다. 소스 전극과 드레인 전극 중 적어도 하나는 개구부를 갖는다.

Description

유기 트랜지스터 및 액티브 매트릭스 표시 장치{ORGANIC TRANSISTOR AND ACTIVE MATRIX DISPLAY}
본 발명은 유기 트랜지스터 및 액티브 매트릭스 표시 장치에 관한 것이다.
유기 트랜지스터는 많은 이점들을 가지며, 예컨대 이 유기 트랜지스터는, 구성 재료, 제조 방법, 및 제품 형태에서의 높은 플렉서빌리티(flexibility)를 가지며, 대면적을 갖도록 형성될 수 있고, 단순한 층(laminated) 구성을 가져 제조 프로세스를 단순화할 수 있고, 저렴한 제조 장치를 사용하여 형성될 수 있다. 또한, 인쇄법, 스핀-코팅법, 또는 침지법(dipping)에 의하여 박막이나 회로가 용이하게 제조될 수 있으므로, Si계 반도체 트랜지스터와 비교하여, 제조 비용이 낮다.
유기 트랜지스터를 집적화하는 경우, 유기 반도체층을 패터닝하는 것은 필수적이다. 유기 반도체층이 패터닝되지 않고 유기 트랜지스터가 집적화되면, 유기 트랜지스터의 동작 동안, 오프 전류가 상승하여, 소비 전력이 상승한다. 또한, 표시를 위하여 화소가 처리될 때, 큰 오프 전류는 크로스토크를 야기한다.
Si계 반도체 트랜지스터에서, 포토리소그래피와 에칭에 의해 패터닝이 행해진다. 유기 트랜지스터의 경우는, 잉크젯 인쇄법, 및 디스펜서를 이용한 인쇄법이 유망되는 패터닝 방법들인 것임이 주목되어 있다.
예컨대, 일본 특허 공개 공보 제2004-297011호(이하, "참조 문헌 1"로 칭함)는, 특히, 도포될 표면 상의 특정 위치에 전하를 부여하고, 반대 극성의 전하를 코팅 재료에 부여한 후, 이 코팅 재료를 쿨롱력(Coulomb force)에 의해 상기 특정 위치로 도입시키는(directing) 기술; 도포될 표면 상의 특정 위치에 오목부를 형성하고, 이 오목부를 매입하기 위하여 코팅 재료를 도포하는 기술; 및 패턴을 형성하기 위하여 코팅 재료를 도포한 후 용매를 증발시키고, 패턴을 성형하기 위하여 레이저 빔을 이 패턴에 조사시키는 기술을 적절하게 조합함으로써 유기 트랜지스터를 제작하는 방법을 개시한다.
또한, 일본 특허 공개 공보 제2004-141856호(이하, "참조 문헌 2"로 칭함)는, 기판의 표면에 인덴트(indent) 영역을 형성하고, 패터닝을 위하여 이 인덴트 영역에 인접하는 특정 영역에 액체 재료를 침착(沈着)하는 방법을 개시한다.
이 경우에서, Si계 반도체 재료와 유사하게, 포토-레지스트가 도포되고, 원하는 패턴을 갖도록 기판이 노광되고 현상되어, 레지스트 패턴을 형성하고; 다음 이 레지스트 패턴을 에칭 마스크로 하여 에칭이 행해진 후, 레지스트가 박리된다. 이러한 방식으로, 유기 반도체층이 패터닝될 수 있다. 그러나, 폴리머 반도체 재료가 이용되는 경우, 패터닝을 위하여 유기 반도체층 상에 포토-레지스트가 도포되면, 트랜지스터의 성능이 열화될 가능성이 있다. 이것은, 포토-레지스트가, 나프토퀴논-디아지드 감광기를 갖는 노볼락 수지를 유기 용매(디메틸벤젠 및 셀로솔브액과 같은)에 용해시킴으로써 제조된 용액으로 형성되기 때문이고, 폴리머 반도체 재료가 포토레지스트에 포함되는 유기 용매에 의해 악영향을 받을 수도 있기 때문 이다.
유기 반도체 재료로서 펜타센 또는 다른 결정성 분자가 사용되는 경우, 포토리소그래피 후에, 열화 정도는 특정한 상황에 따르지만, 트랜지스터의 성능이 열화될 수도 있다. 또한, 포토리소그래피 후에 레지스트를 박리할 때, 유기 반도체 재료가 박리액(예컨대, 에틸렌글리콜모노부틸에테르, 에틸렌글리콜모노에탄올아민 등)에 의해 손상될 수도 있고, 또는 박리 후 순수(pure water) 린스에 의하여 손상될 수도 있다.
한편, 인쇄 기술에서, 패턴이 직접 기록되므로, 재료 사용률이 크게 향상될 수 있다. 이 때문에, 유기 반도체층이 인쇄법으로 패터닝되어, 제조 프로세스를 간략화시키고, 수율을 향상시키고, 제조 비용을 저하시킬 수 있다. 또한, 폴리머 반도체 용액은, 유기 반도체 잉크로서, 유기 용매에 가용인 폴리머 반도체 재료로 제조될 수 있으므로, 유기 반도체층을 인쇄법으로 패터닝할 수 있다.
그러나, 허용 가능한 인쇄 정밀도를 고려하면, 50 ㎛ 미만의 치수를 갖는 패턴을 형성하기 어렵고, 따라서 포토리소그래피에 비하여 고 정세화(精細化)의 패터닝을 행하기 어렵다.
이 문제점을 해결하기 위하여, 인쇄법에서 액적(liquid drop)의 크기를 감소시키는 것이 제안되었다. 그러나, 이것은 기술적으로 곤란하며, 안정성, 토출 막힘(ejection clogging), 토출 휨(ejection deflection) 등을 고려하면, 제한된 효과를 갖는 것으로 예상된다. 따라서, 패터닝의 정세화, 특히 유기 반도체층의 패터닝의 정세화를 더욱 향상시키기 위하여, 인쇄 기술의 정밀도를 향상시킬 필요가 있다.
일본 특허 공개 공보 제2006-060113호(이하, "참조 문헌 3"으로 칭함)는, 소스/드레인 전극의 형성 방법으로서, 표면 에너지의 차를 이용함으로써 잉크젯 패터닝을 포함하는 방법을 개시한다. 구체적으로는, 기판의 표면이 고-표면-에너지부와 저-표면-에너지부로 패터닝되고, 잉크젯 인쇄법에 의해 고-표면-에너지부 상에만 전극이 배열된다. 이 기술에 의하여, 수 ㎛의 정밀도로 패터닝을 행할 수 있다.
유기 트랜지스터의 제작에 관해서는, 다음의 문제점들을 해결해야 한다. Ag 잉크를 사용하여 잉크젯 인쇄법에 의해 형성된 게이트 전극을 포함하는 유기 트랜지스터에서, 인쇄 정밀도를 고려하면, 게이트 전극의 크기는 너무 많이는 감소될 수 없다. 따라서, 게이트 전극과 소스 및 드레인 전극의 오버래핑(overlapping)이크고, 이것은 기생 용량에 강하게 영향을 미친다. 또한, 유기 트랜지스터는, 일반적으로, Si계 반도체 재료로 형성된 트랜지스터와 비교하면, 낮은 이동도를 가지고, 차단 주파수(cutoff frequency)가 상당히 낮고, 즉 저속 동작 구동 모드로 된다. 이 때문에, 유기 트랜지스터를 고속으로 동작시키도록 구동하기 위해서는, 이동도를 향상시키커나, 디바이스의 구조를 변형시키는 것이 필수적이다. 또한, 잉크젯 인쇄법에 의해 형성된 게이트 전극은 낮은 표면 평탄성을 가지므로, 게이트 절연막에 결함이 쉽게 발생하며, 이것은 수율을 저하시킨다. 따라서, 대면적이고, 균일한 게이트 절연막을 형성하는 것이 어려워, 예상되는 절연 성능을 획득하기 어렵다.
본 발명은 종래 기술의 하나 이상의 문제점을 해결할 수도 있다.
본 발명의 바람직한 실시예는, 고 정세화로 패터닝된 유기 반도체층을 갖는 유기 트랜지스터와, 이 유기 트랜지스터를 갖는 액티브 매트릭스 표시 장치를 제공할 수도 있다.
본 발명의 제1 태양에 따르면,
게이트 전극;
게이트 절연막;
소스 전극;
드레인 전극; 및
유기 반도체 재료로 형성된 유기 반도체층
을 포함하는 유기 트랜지스터로서,
상기 게이트 전극, 상기 게이트 절연막, 상기 소스 전극, 상기 드레인 전극, 및 상기 유기 반도체층은 기판 상에 형성되고,
상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 개구부를 갖는다.
실시예로서, 상기 소스 전극과 상기 드레인 전극은 상기 게이트 절연막 상에 형성되고,
상기 개구부의 저면(bottom surface)은 상기 게이트 절연막의 표면이다.
실시예로서, 상기 소스 전극과 상기 드레인 전극은 상기 게이트 절연막 상에 형성되고,
상기 유기 반도체층은 인쇄 단계에 의하여, 상기 개구부의 일부를 포함하는 영역에서 상기 게이트 절연막 상에 형성된다.
바람직하게는, 상기 인쇄 단계는 잉크젯 인쇄법과 디스펜스법(dispensing) 중 하나를 포함한다.
실시예로서, 상기 유기 반도체 재료는 유기 용매에 가용이다.
실시예로서, 상기 소스 전극과 상기 드레인 전극은, 증가된 표면 에너지를 갖는 상기 게이트 절연막의 영역에 형성된다.
바람직하게는, 상기 게이트 절연막의 상기 표면 에너지는 자외선을 조사함으로써 증가된다.
실시예로서, 상기 게이트 절연막은 폴리머 재료를 포함한다.
바람직하게는 상기 폴리머 재료는 폴리이미드를 포함한다.
본 발명의 제2 태양에 따르면,
하나 이상의 유기 트랜지스터
를 포함하는 액티브 매트릭스 표시 장치로서,
상기 유기 트랜지스터 각각은,
게이트 전극;
게이트 절연막;
소스 전극;
드레인 전극; 및
유기 반도체 재료로 형성된 유기 반도체층
을 포함하고,
상기 게이트 전극, 상기 게이트 절연막, 상기 소스 전극, 상기 드레인 전극, 및 상기 유기 반도체층은 기판 상에 형성되고,
상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 개구부를 갖는다.
본 발명에 따르면, 유기 반도체층이 고 정세화로 패터닝되는 유기 트랜지스터 및 이 유기 트랜지스터를 갖는 액티브 매트릭스 표시 장치를 제공할 수 있다.
본 발명의 이들 및 다른 목적들, 특징들 및 이점들은 첨부된 도면을 참조하여 주어진 바람직한 실시예들의 다음의 상세한 설명으로부터 보다 명백해질 것이다.
도 1은 본 발명의 실시예에 따른 유기 트랜지스터(1)의 예를 도시하는 단면도이다.
도 2는 일반적인 소스 전극과 드레인 전극의 구성을 도시하는 개략도이다.
도 3은 도 2의 소스 전극과 드레인 전극 상의 유기 반도체층의 형성을 도시하는 개략도이다.
도 4는 본 실시예에 따른 소스 전극과 드레인 전극의 구성을 도시하는 개략도이다.
도 5는 도 4에 도시된 소스 전극(13)과 드레인 전극(14) 상의 유기 반도체층(15)의 형성을 도시하는 개략도이다.
도 6은 실시예 1의 유기 트랜지스터의 정적 성능을 도시하는 그래프를 도시 한다.
도 7은 게이트 절연막의 결함 분포(절연 결함 분포)를 나타내는 바 차트이다.
도 8은 실시예 1과 비교예 1의 유기 트랜지스터의 동적 성능을 나타내는 그래프를 도시한다.
다음에, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명의 유기 트랜지스터는, 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극 및 유기 반도체 재료로 형성된 유기 반도체층을 포함한다. 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극, 및 유기 반도체층은 기판 상에 형성되고, 소스 전극과 드레인 전극 중 적어도 하나는 개구부를 갖는다. 이러한 구성에 의하여, 유기 반도체층을 고 정세화로 패터닝할 수 있다. 바람직하게는, 소스 전극과 드레인 전극은 게이트 절연막 상에 형성되고, 유기 반도체층은 인쇄 단계에 의하여, 개구부의 일부를 포함하는 영역에서 게이트 전극막 상에 형성된다.
본 발명의 유기 트랜지스터의 표면 상에는, 보호막(후술함)이 형성될 수도 있다는 것에 주목바란다.
도 1은 본 발명의 실시예에 따른 유기 트랜지스터(1)의 예를 도시하는 단면도이다.
도 1에 도시되는 바와 같이, 본 실시예의 유기 트랜지스터(1)는, 기판(10), 게이트 전극(11), 게이트 절연막(12), 소스 전극(13), 드레인 전극(14), 및 유기 반도체층(15)을 포함한다. 게이트 전극(11), 게이트 절연막(12), 소스 전극(13), 드레인 전극(14), 및 유기 반도체층(15)은 기판(10) 상에 형성된다.
소스 전극(13)과 드레인 전극(14)은 게이트 절연막(12) 상에 형성되고, 소스 전극(13)은 개구부(16a)를 가지며, 드레인 전극(14)은 개구부(16b)를 갖는다.
개구부(16a)와 개구부(16b) 사이에 유기 반도체층(15)이 배치된다. 예컨대, 유기 반도체층(15)은 유기 반도체 재료로 형성된다.
본 실시예에서, 유기 반도체층(15)을 형성할 때, 패터닝을 직접 수행하는 것이 바람직하며, 따라서, 잉크젯 인쇄법과 디스펜스법과 같은 인쇄법에 의하여 유기 반도체층(15)을 형성하는 것이 바람직하다.
또한, 이들 인쇄 기술을 적용하기 위해서, 유기 반도체 재료를 유기 용매에 용해시킴으로써 유기 반도체 잉크를 제조하는 것이 필수적이다. 본 실시예에서, 유기 용매에 가용인 유기 반도체 재료에는 제한이 없으며, 예컨대 유기 용매에 가용인 관능기(functional group)를 갖는 폴리머, 올리고머 또는 저분자 재료가 사용될 수 있다. 예컨대, 다음의 화학 구조식으로 표현되는 화합물이 유기 반도체 재료로서 사용될 수 있다.
Figure 112008024745273-PCT00001
이 화합물은 무배향성(random-oriented) 폴리머이나, 막 형상과 성막 방법에 상관없이, 트랜지스터 성능의 변동이 적다.
도 2는 일반적인 소스 전극과 드레인 전극의 구성을 도시하는 개략도이다.
도 2에 도시된 바와 같이, 일반적으로, 일반적인 소스 전극과 드레인 전극에 대하여, 유기 반도체 잉크가 인쇄 프로세스에 의하여 인쇄되어도, 고 정세화로 패터닝을 행하는 것은 어렵다.
도 3은 도 2의 소스 전극과 드레인 전극 상의 유기 반도체층의 형성을 도시하는 개략도이다.
도 3에 도시된 바와 같이, 고 정세화로 패터닝을 행하는 것이 어려우므로, 큰 얼라인먼트 마진(alignment margin)을 유지하는 것이 필수적이다.
이것은, 토출된 유기 반도체 잉크 방울의 확장 정도를 포함하는 토출된 잉크 방울의 위치 정밀도가 낮기 때문이다. 또한, 유기 반도체 잉크는, 높은 표면 에너지를 갖는 소스/드레인 전극 상에서 확장하기 쉽기 때문에, 유기 반도체층이 상당 히 얇아질 수도 있고, 또는 유기 반도체 층이 커피 스테인(coffee stain) 형상을 가질 수도 있기 때문에, 균일한 두께의 막이나 연속막을 형성하기 어렵다. 또한, 토출 휨과 같은 결함 또는 용액 변성에 의하여 야기되는 토출 속도의 변동이 크므로, 고 정세화로 패터닝을 행하기 어렵다.
본 문제점을 해결하기 위하여, 본 실시예에서, 소스 전극(13)과 드레인 전극(14)에 개구부(16a)와 개구부(16b)가 각각 형성된다.
도 4는 본 실시예에 따른 소스 전극과 드레인 전극의 구성을 도시하는 개략도이다.
도 4에 도시된 바와 같이, 개구부(16a, 16b)(필요시, 통칭하여 "개구부(16)"로 칭함)가 소스 전극(13)과 드레인 전극(14)에 형성된다. 개구부(16)의 존재로 인하여, 유기 반도체 잉크 방울의 확장이 억제된다.
또한, 도 1에 도시된 바와 같이, 개구부(16a, 16b)의 저면에, 낮은 표면 에너지를 갖는 게이트 절연막(12)이 있으므로, 유기 반도체 잉크가 쉽게 튀겨질(repelled) 수 있어, 이것이 유기 반도체 잉크 방울의 확장을 더욱 억제시킨다.
이러한 방식으로, 개구부(16a, 16)의 깊이와 게이트 절연막(12)의 표면 에너지로 인하여, 유기 반도체층을 고 정세화로 패터닝할 수 있다.
개구부(16a, 16b)의 형상에는 제한이 없다는 것이 주목되어야 하고, 도 4에 도시된 형상 외에, 개구부(16a, 16b)는 삼각형, 사각형, 다이아몬드형, 마름모꼴(rhombuse) 또는 임의의 다른 형태일 수도 있다.
도 5는 도 4에 도시된 소스 전극(13)과 드레인 전극(14) 상의 유기 반도체 층(15)의 형성을 도시하는 개략도이다.
도 5에 도시된 바와 같이, 서로 대향하는 소스 전극(13)과 드레인 전극(14) 사이의 채널 영역 상으로 토출된 유기 반도체 잉크 방울이 토출 지점에서 확장하기 시작하나, 소스 전극(13)과 드레인 전극(14)에서의 개구부(16)에 의하여 정지된다. 그러므로, 유기 반도체 잉크의 토출 정밀도는 소스 전극(13)의 개구부(16a)와 드레인 전극(14)의 개구부(16b) 간의 간격에 의하여 결정된다. 또한, 유기 반도체 잉크의 확장을 제어할 수 있으므로, 균일한 두께의 막이나 연속막을 형성하기 쉽다. 따라서, 유기 반도체 잉크의 농도를 감소시킬 수 있어, 유기 반도체 잉크의 사용량을 감소시킬 수 있다.
상술된 바와 같이, 본 실시예에서, 소스 전극(13)과 드레인 전극(14)에 개구부(16)가 형성된다. 개구부(16) 대신에 오목부가 형성되면, 유기 반도체 잉크 방울의 확장을 억제하는 효과가 본 실시예에 비하여 약해진다. 또한, 본 실시예에서, 낮은 표면 에너지를 갖는 게이트 절연막(12)이 개구부(16a, 16b)의 저면 상에 존재하므로, 유기 반도체 잉크 방울의 확장을 억제하는 효과는 더 강해진다. 그 결과, 인쇄 정밀도가 향상되고, 인쇄법에 의하여 고 정세화로 유기 반도체층을 패터닝할 수 있다. 또한, 게이트 전극(11)과 소스 전극(13) 및 드레인 전극(14)의 오버래핑이 작고, 따라서 불충분한 절연이 방지될 수 있고, 고속 트랜지스터가 실현될 수 있다.
본 실시예에서, 게이트 전극(11), 소스 전극(13), 및 드레인 전극(14)을 형성할 때, 금속 입자를 분산시킴으로써 획득된 금속 잉크를 이용하는 것이 바람직하 다. 예컨대, 금속 입자는, Au, Ag, Cu, Pt, Pd, Ni, Ir, Rh, Co, Fe, Mn, Cr, Zn, Mo, W, Ru, In, 및 Sn 중 하나 이상을 포함할 수도 있다. 특히, Au, Ag, Cu, 및 Ni의 사용은, 전기 저항, 열전도율, 및 부식의 관점에서 바람직하다.
금속 잉크는 금속 입자들을 용매에 균일하게 분산시킴으로써 제조될 수 있으며, 이 금속 입자 각각은 평균 직경이 수 nm ~ 수 십 nm이다. 잘 공지된 바와 같이, 금속 입자는 상당히 낮은 온도에서 소결될 수 있다. 이것은, 금속 입자의 직경이 작아지면, 높은 활성을 갖는 표면 근처의 금속 원자가 보다 중요하게 되어, 이 금속 원자의 영향이 크기 때문이다. 상술된 금속 잉크가 잉크젯 인쇄법, 디스펜스법 또는 다른 인쇄 기술에 의하여 인쇄된 후, 소결되면, 소스 전극(13)과 드레인 전극(14) 상에 패턴을 직접 기록할 수 있다.
이 경우, 인쇄법에 의하여 금속 잉크를 인쇄하기 위해서는, 금속 잉크의 고체 상태 특성이 고려되어야 한다. 예컨대, 표면 장력이나 점도가 적합하지 않으면, 잉크 방울이 토출될 수 없거나, 결함을 가지고 토출되며, 예컨대 잉크 방울이 원형이 아니고, 리거먼트(ligament)가 길어진다. 이들 문제점을 해결하기 위하여, 금속 잉크의 표면 장력을 약 30mN/m이도록 설정하는 것이 바람직하고, 금속 잉크의 점도를 약 2 mPa·sec ~ 13 mPa·sec이도록 설정하는 것이 바람직하고, 보다 바람직한 범위는 7 mPa·sec ~ 10 mPa·sec의 범위이다. 또한, 금속 잉크를 토출할 때에, 용매가 휘발되어, 금속 입자가 고화(solidification)하지 않고 덩어리가 되도록, 금속 잉크는 적절한 건조성을 갖는 것이 필수적이다.
바람직하게는, 소스 전극(13)과 드레인 전극(14)은 도전성 폴리머로 형성되 며, 예컨대 이 도전성 폴리머는, 폴리티오퓨란, 폴리아닐린, 폴리피롤, 폴리(p-페닐렌), 및 폴리아세틸렌 또는 도핑된 폴리머와 같은 폴리머일 수도 있다. 특히, 폴리에틸렌디옥시티오퓨란(PEDOT)과 폴리스티렌술폰산(PSS)의 복합물(이 복합물을 PEDOT/PSS로 표기)을 사용하는 것이, 전기 전도도, 안정성, 및 내열성이 양호하므로, 바람직하다. 도전성 폴리머는 금속보다 전기 특성과 안정성에서 열등하나, 이 도전성 폴리머는, 중합도 및 구조에 의해 그 전기 특성이 향상될 수 있고, 소결을 필요로 하지 않으므로, 저온에서 도전성 폴리머막이 형성될 수 있다는 이점들을 갖는다.
본 실시예에서, 게이트 절연막(12)은, 폴리이미드, 폴리비닐알콜, 폴리비닐페놀, 또는 폴리파라크실릴렌과 같은 폴리머 재료를 포함하는 것이 바람직하다. 이러한 게이트 절연막(12)으로, 이 게이트 절연막(12) 상으로 자외선을 조사함으로써 게이트 절연막(12)의 표면 에너지를 증가시킬 수 있다. 그 결과, 인쇄법에 의하고 또한 고 정세화로, 증가된 표면 에너지를 갖는 게이트 절연막(12)의 영역에서 소스 전극(13)과 드레인 전극(14) 상에 패턴을 직접 기록할 수 있다. 또한, 낮은 표면 에너지를 갖는 폴리이미드를 이용함으로써, 유기 반도체층(15)을 고 정세화로 패터닝할 수 있다. 참조 문헌 3은 일부 폴리머 재료를 개시하고 있으며, 그 표면 에너지는 자외선으로 조사됨으로써 증가될 수 있다.
소스 전극(13)과 드레인 전극(14)을 형성할 때, 쉐도우 마스크와 포토 레지스트가 사용될 수 있다.
본 실시예에서, 기판(10)은 유리 기판 또는 필름 기판일 수도 있다.
본 실시예의 유기 트랜지스터(1)는 다음과 같이 제조될 수 있다.
도 1에 도시된 바와 같이, 예컨대 Ag 입자를 분산시킴으로써 획득된 Ag 잉크가 잉크젯 인쇄법에 의하여 기판(10) 상에 인쇄됨으로써 게이트 전극(11)을 형성한다. 다음, 게이트 전극(11) 상에 폴리이미드가 스핀-코팅법에 의하여 도포되어, 게이트 절연막(12)을 형성한다. 다음, 게이트 절연막(12)에 포토-마스크를 통하여 자외선이 조사되어 패턴을 형성하며, 이 패턴은 개구부(16a, 16b)를 갖는 소스 전극(13)과 드레인 전극(14)을 형성하기 위하여 사용된다.
잉크젯 인쇄법에 의하여 패턴 상에, 예컨대, Ag 입자를 분산시킴으로써 획득된 Ag 잉크가 인쇄되고, 이로써 소스 전극(13)과 드레인 전극(14)을 형성한다. 마지막으로, 잉크젯 인쇄법에 의하여, 유기 반도체 잉크가 소스 전극(13)과 드레인 전극(14)의 개구부(16a)와 개구부(16b) 사이에 인쇄되어, 유기 반도체층(15)을 형성한다.
전계 효과 트랜지스터의 동작은 다음 식으로 기술될 수 있다는 것은 잘 공지되어 있다.
Figure 112008024745273-PCT00002
여기서, Ids는 드레인 전류를 나타내고,
W는 채널 폭을 나타내고,
L은 채널 길이를 나타내고
μ는 이동도를 나타내고,
Ci는 게이트 절연막(12)의 정전 용량을 나타내고,
Vg는 게이트 전압을 나타내고,
Vth는 임계 전압을 나타내고,
ε0은 진공의 유전 상수를 나타내고,
εr는 게이트 절연막(12)의 비유전 상수를 나타내고,
S는 서로 대향하는 소스 전극(13)과 드레인 전극(14)의 면적을 나타내고,
t는 게이트 절연막(12)의 두께를 나타낸다.
상기 식으로부터, 드레인 전류(Ids)를 증가시키기 위해서는, 게이트 절연막(12)의 정전 용량(Ci)을 증가시키는 것으로 충분하고, 게이트 절연막(12)의 정전 용량(Ci)은, 게이트 절연막(12)의 비유전 상수(εr)를 증가시킴으로써, 또는 소스 전극(13)과 드레인 전극(14)의 면적(S)을 증가시킴으로써, 또는 게이트 절연막(12)의 두께(t)를 감소시킴으로서 증가될 수 있다는 것을 안다. 게이트 절연막(12)의 비유전 상수(εr)는 게이트 절연막(12)의 재료에 의존하고, 소스 전극(13)과 드레인 전극(14)의 면적(S)는 화소 사이즈에 의하여 제한된다는 것이 주목되어야 한다.
본 실시예에서, 소스 전극(13)과 드레인 전극(14)이 개구부(16a, 16b)를 가지므로, 게이트 전극(11)과 소스 전극(13) 및 드레인 전극(14)과의 오버래핑이 작고, 이것은 게이트 누설 전류를 감소시킬 수 있고, 게이트 절연막(12)의 두께를 감 소시킬 수 있다. 다시 말하면, 게이트 절연막(12)의 두께(t)가 감소될 수 있다. 결국, 본 실시예에서, 드레인 전류(Ids)가 증가될 수 있다.
일반적으로, 인쇄법에 의하여 금속 잉크로 게이트 전극(11)을 형성할 때, 일반적으로, 커피 스테인 현상의 영향에 의해, 게이트 전극(11)의 표면을 평탄하게 하는 것은 어렵고, 특히 게이트 전극(11)의 단부에 볼록부가 형성된다. 또한, 이러한 게이트 전극 상에 게이트 절연막(12)이 형성되면, 볼록부 상의 게이트 절연막의 두께가 작아지고, 이것이 불충분한 절연을 야기할 수도 있다.
이 문제점을 해결하기 위하여, 본 실시예의 유기 트랜지스터(1)에서, 소스 전극(13)과 드레인 전극(14)이 개구부(16a, 16b)를 가지므로, 게이트 전극(11)의 볼록부에 형성된 절연막에는 전계가 인가되지 않는다. 이로 인하여, 게이트 절연막(12)의 초기 결함을 대폭 감소시킬 수 있어, 게이트 전극(11)의 요철의 존재에도 불구하고 충분한 절연 성능을 획득할 수 있다. 따라서, 본 실시예의 유기 트랜지스터(1)는 높은 수율로 제조될 수 있고, 파티클의 영향으로 야기되는 불충분한 절연을 방지할 수 있다.
전계 효과 트랜지스터의 차단 주파수는 다음식으로 기술될 수 있다는 것이 잘 공지되어 있다.
Figure 112008024745273-PCT00003
여기서, fc는 차단 주파수를 나타내고,
μ는 이동도를 나타내고,
Vds는 드레인 전압을 나타내고,
L은 채널 길이를 나타내고,
D는 게이트 전극(11)과의 오버래핑 길이를 나타낸다.
상기 식으로부터, 차단 주파수(fc)를 증가시키기 위해서, D, 즉 게이트 전극(11)과의 오버래핑 길이를 감소시키는 것으로 충분하다는 것을 안다. 다시 말하면, 기생 용량이 작으면, 전계 효과트랜지스터가 고속으로 동작할 수 있다.
본 실시예의 유기 트랜지스터(1)에서, 소스 전극(13)과 드레인 전극(14)이 개구부(16a, 16b)를 가지므로, 오버래핑 길이(D)가 작게 될 수 있고, 따라서, 본 실시예의 유기 트랜지스터(1)가 고속으로 동작할 수 있다.
이하, 본 실시예에 따른 액티브 매트릭스 표시 장치를 설명한다.
본 실시예의 액티브 매트릭스 표시 장치는 본 실시예의 유기 트랜지스터(1)를 능동 소자로서 이용하고, 이 능동 소자는 화소 표시 소자와 조합된다.
본 실시예의 유기 트랜지스터(1)가 본 실시예의 액티브 매트릭스 표시 장치에서 사용되므로, 플렉서빌리티가 우수한 저렴한 표시 패널를 얻을 수 있다. 유기 트랜지스터(1)를 제작할 때에, 인쇄법에 의하여 유기 반도체층(15)의 고 정세화의 패턴이 직접 기록될 수 있으므로, 제조 프로세스를 간략화할 수 있고, 수율을 향상시킬 수 있으며, 제조 비용을 저감시킬 수 있다.
본 실시예의 액티브 매트릭스 표시 장치는 다음과 같이 제조될 수 있다.
도 4 및 도 1에 도시된 바와 같이, 예컨대 Ag 입자를 분산시킴으로써 획득된 Ag 잉크가 잉크젯 인쇄법에 의하여 기판(10) 상에 인쇄되고, 이로써 게이트 전극(11)(주사 배선(配線))을 형성한다. 다음, 게이트 전극(11) 상에, 폴리이미드가 스핀-코팅법에 의하여 도포되어 게이트 절연막(12)을 형성한다. 다음, 게이트 절연막(12)이 포토-마스크를 통해 자외선으로 조사되어, 개구부(16a, 16b)를 갖는 소스 전극(13)과 드레인 전극(14)을 형성하기 위하여 사용되는 패턴을 형성한다. 다음, 예컨대 Ag 입자를 분산시킴으로써 획득된 Ag 잉크가 잉크젯 인쇄법에 의하여 패턴 상에 인쇄되고, 이로써 소스 전극(13)과 드레인 전극(14)(신호 배선)을 형성한다. 또한, 잉크젯 인쇄법에 의하여, 유기 반도체 잉크가 소스 전극(13)과 드레인 전극(14)의 개구부(16a)와 개구부(16b) 사이에 인쇄되어, 유기 반도체층(15)을 형성한다. 마지막으로, CVD에 의하여, 보호층으로서 동작하는 폴리파라크실릴렌(파릴렌 C)막(미도시)이 2000nm의 두께로 증착된다. 이로써, 유기 트랜지스터 기판이 획득된다.
폴리파라크실릴렌은 파릴렌 C, 파릴렌 및 파릴렌 F를 포함할 수도 있다. 폴리파라크실릴렌은 다른 유기 재료에 비하여 수증기 및 가스에서의 투과성이 우수한 것을 특징으로 하고, 또한 폴리파라크실릴렌막은 양호한 단차 피복성(step coverage)을 갖고 실온(room temperature)에서 형성될 수 있고, 전기 성능에서 우수하며, 유기 용액, 산, 알칼리에 대한 내성을 갖는다.
파릴렌 C는 1016Ω·cm보다 높은 체적 저항률을 갖고, 2 MV/cm 보다 높은 절연 파괴 전압을 갖는다. 또한, 파릴렌 C는 유전성에서 우수하고, 낮은 유전 손 실(0.020(60 Hz), 0.019(1 kHz), 0.013(1 MHz))을 갖는다.
다음, 대향 기판 상에, ITO(Indium Tin Oxide) 막이 약 100 nm의 두께로 스퍼터링에 의하여 증착된 후, 폴리이미드가 ITO 막 상에 도포되고, 러빙되어, 약 200 nm의 두께의 배향막(alignment film)을 형성한다. 배향 처리 후, 실리카 스페이서(silica spacer)를 통해, 이 대향 기판이 유기 트랜지스터 기판과 접합된 후, 이 두 기판 사이의 갭에 액정 재료가 봉입된다. 이러한 방식으로, 액정 패널이 획득된다.
대신, 이 액정 재료 대신에 마이크로캡슐형 전기영동(electrophoresis) 소자가 봉입되면, 전기영동 패널이 획득된다. 또한, 화소 소자가 유기 EL(Electroluminescence) 소자이면, 대기 차폐 재료를 배치함으로써, 유기 EL 패널이 획득된다.
이하, 본 발명의 실시예들을 설명한다. 본 발명은 이 실시예들에 한정되는 것이 아님이 주목되어야 한다.
실시예 1
유리 기판 상에, 잉크젯 인쇄법에 의하여, Ag 입자를 분산시킴으로써 획득된 Ag 잉크가 인쇄되고, 280℃에서 소결됨으로써, 두께가 100 nm이고, 라인 폭이 100μm인 게이트 전극을 형성한다.
다음, 게이트 전극 상에, 폴리이미드가 스핀-코팅법에 의하여 도포된 후, 280℃에서 가열되어, 두께 400nm의 게이트 절연막을 형성한다.
다음, UV 램프가 사용되어, 포토-마스크를 통해 자외선을 조사량 7J/cm2으로 게이트 절연막 상으로 조사함으로써, 개구부를 가지며 높은 표면 에너지를 갖는 패턴을 형성한다.
다음, 패턴 상에, 잉크젯 인쇄법에 의하여, Ag 입자를 분산시킴으로써 획득된 Ag 잉크가 인쇄되고, 280℃에서 소결됨으로써, 소스 전극과 드레인 전극을 형성한다. 여기서, 채널 길이(소스 전극과 드레인 전극 간의 거리)는 5μm이다.
다음, 잉크젯 인쇄법에 의하여, 유기 반도체 잉크가 소스 전극과 드레인 전극의 개구부들 사이에 인쇄됨으로써, 유기 반도체층을 형성한다.
이러한 방식으로, 도 1에 도시된 바와 같은 유기 트랜지스터가 제조된다.
여기서, 유기 반도체는 상술된 화학 구조식으로 나타내는 바와 같은 무배향성(random-oriented) 폴리머이다.
비교예 1
실시예 1에서 나타낸 바와 같은, 개구부를 갖고 높은 표면 에너지를 갖는 패턴의 형성에 대신하여, 여기서는, 개구부를 갖지 않으나 높은 표면 에너지를 갖는 패턴이 형성된다. 이것을 제외하고는, 실시예 1에서와 동일한 방식으로 유기 트랜지스터가 제작된다.
평가 방법 및 평가 결과
반도체 파라미터 애널라이저 4145B(HP 사 제조)를 사용하여, 실시예 1과 비교예 1의 유기 트랜지스터의 정적 성능이 평가된다. 유기 트랜지스터의 정적 성능 을 평가할 때에, 드레인 전류 Vds = -20V가 인가되고, 게이트 전압 Vg은 20V ∼ -20 V로 매회 0.5V씩 변화되었다.
도 6은 실시예 1의 유기 트랜지스터의 정적 성능을 도시하는 그래프이다.
도 6에 도시된 바와 같이, 온-상태 전류는 2.2×10-7 A(Vg = -20V)이며, 오프-상태 전류는 1.0×10-10 A(Vg = 0V)이다. 즉, 오프-상태 전류에 대한 온-상태 전류의 비는 2.2×103이다. 이 결과는, 양호한 트랜지스터 정적 성능이 획득된다는 것을 나타낸다.
도 7은 게이트 절연막의 결함 분포(절연 결함 분포)를 나타내는 바 챠트이다.
도 7은, 실시예 1의 유기 트랜지스터는 비교예 1의 유기 트랜지스터보다 적은 절연 결함을 갖는다는 것을 보여준다. 특히, 게이트 절연막의 초기 결함 수가 감소되었다.
다음, 펄스 발생기 및 오실로스코프를 사용하여, 실시예 1 및 비교예 1의 유기 트랜지스터의 동적 성능이 평가된다. 유기 트랜지스터의 동적 성능을 평가할 때에, 드레인 전압 Vds = -5V가 인가되고, 듀티비 50%를 갖는 직사각형 파형(0V ∼ -5V)이 게이트 전압(Vg)으로서 공급된다.
도 8은 실시예 1과 비교예 1의 유기 트랜지스터의 동적 성능을 나타내는 그 래프이다.
도 8로부터, 실시예 1의 유기 트랜지스터의 차단 주파수가 900Hz인 것을 안다. 비교로, 비교예 1의 유기 트랜지스터의 차단 주파수는 100Hz이다. 이 결과는, 양호한 트랜지스터의 동적 성능이 획득된다는 것을 나타낸다.
본 발명이 설명을 위하여 선택된 특정 실시예를 참조하여 설명되었으나, 본 발명은 이들 실시예들에 한정되지 않고, 본 발명의 기본적인 개념 및 범위를 벗어나지 않고, 당업자에 의하여 다수의 변형이 행해질 수 있다는 것이 명백해야 한다.
본 특허 출원은 2006년 8월 4일 출원된 일본 우선권 특허 출원 제2006-213405에 기초하며, 그 전체 내용이 여기서 참조용으로 사용되었다.

Claims (10)

  1. 게이트 전극;
    게이트 절연막;
    소스 전극;
    드레인 전극; 및
    유기 반도체 재료로 형성된 유기 반도체층
    을 포함하는 유기 트랜지스터로서,
    상기 게이트 전극, 상기 게이트 절연막, 상기 소스 전극, 상기 드레인 전극, 및 상기 유기 반도체층은 기판 상에 형성되고,
    상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 개구부를 갖는 것인 유기 트랜지스터.
  2. 제 1 항에 있어서,
    상기 소스 전극과 상기 드레인 전극은 상기 게이트 절연막 상에 형성되고,
    상기 개구부의 저면(bottom surface)은 상기 게이트 절연막의 표면인 것인 유기 트랜지스터.
  3. 제 1 항에 있어서,
    상기 소스 전극과 상기 드레인 전극은 상기 게이트 절연막 상에 형성되고,
    상기 유기 반도체층은 인쇄 단계에 의하여, 상기 개구부의 일부를 포함하는 영역에서 상기 게이트 절연막 상에 형성되는 것인 유기 트랜지스터.
  4. 제 3 항에 있어서, 상기 인쇄 단계는 잉크젯 인쇄법과 디스펜스법(dispensing) 중 하나를 포함하는 것인 유기 트랜지스터.
  5. 제 1 항에 있어서, 상기 유기 반도체 재료는 유기 용매에 가용(soluble)인 것인 유기 트랜지스터.
  6. 제 1 항에 있어서, 상기 소스 전극과 상기 드레인 전극은, 증가된 표면 에너지를 갖는 상기 게이트 절연막의 영역에 형성되는 것인 유기 트랜지스터.
  7. 제 6 항에 있어서, 상기 게이트 절연막의 상기 표면 에너지는 자외선의 조사에 의하여 증가되는 것인 유기 트랜지스터.
  8. 제 1 항에 있어서, 상기 게이트 절연막은 폴리머 재료를 포함하는 것인 유기 트랜지스터.
  9. 제 1 항에 있어서, 상기 폴리머 재료는 폴리이미드를 포함하는 것인 유기 트랜지스터.
  10. 하나 이상의 유기 트랜지스터
    를 포함하는 액티브 매트릭스 표시 장치로서,
    상기 유기 트랜지스터 각각은,
    게이트 전극;
    게이트 절연막;
    소스 전극;
    드레인 전극; 및
    유기 반도체 재료로 형성된 유기 반도체층
    을 포함하고,
    상기 게이트 전극, 상기 게이트 절연막, 상기 소스 전극, 상기 드레인 전극, 및 상기 유기 반도체층은 기판 상에 형성되고,
    상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 개구부를 갖는 것인 액티브 매트릭스 표시 장치.
KR1020087008296A 2006-08-04 2007-07-19 유기 트랜지스터 및 액티브 매트릭스 표시 장치 KR100993551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00213405 2006-08-04
JP2006213405A JP5181441B2 (ja) 2006-08-04 2006-08-04 有機トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080055886A true KR20080055886A (ko) 2008-06-19
KR100993551B1 KR100993551B1 (ko) 2010-11-11

Family

ID=38997126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008296A KR100993551B1 (ko) 2006-08-04 2007-07-19 유기 트랜지스터 및 액티브 매트릭스 표시 장치

Country Status (5)

Country Link
US (1) US7999253B2 (ko)
EP (1) EP2047512B1 (ko)
JP (1) JP5181441B2 (ko)
KR (1) KR100993551B1 (ko)
WO (1) WO2008015947A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380831B2 (ja) * 2007-12-07 2014-01-08 株式会社リコー 有機トランジスタ及びその製造方法
JP2009302441A (ja) * 2008-06-17 2009-12-24 Konica Minolta Holdings Inc 有機ｔｆｔ
JP2010010296A (ja) 2008-06-25 2010-01-14 Ricoh Co Ltd 有機トランジスタアレイ及び表示装置
US8361891B2 (en) * 2008-12-11 2013-01-29 Xerox Corporation Processes for forming channels in thin-film transistors
JP5446982B2 (ja) * 2009-05-01 2014-03-19 株式会社リコー 画像表示パネル及び画像表示装置
WO2011128932A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 有機半導体装置及び有機半導体装置の製造方法
WO2016170770A1 (ja) 2015-04-22 2016-10-27 凸版印刷株式会社 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340353B2 (ja) * 1996-08-20 2002-11-05 松下電器産業株式会社 液晶画像表示装置の製造方法と液晶画像表示装置
US6506438B2 (en) 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
GB0013473D0 (en) 2000-06-03 2000-07-26 Univ Liverpool A method of electronic component fabrication and an electronic component
JP4841751B2 (ja) 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP2005524110A (ja) * 2002-04-24 2005-08-11 イー−インク コーポレイション 電子表示装置
GB2391385A (en) 2002-07-26 2004-02-04 Seiko Epson Corp Patterning method by forming indent region to control spreading of liquid material deposited onto substrate
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US7166689B2 (en) 2003-02-13 2007-01-23 Ricoh Company, Ltd. Aryl amine polymer, thin film transistor using the aryl amine polymer, and method of manufacturing the thin film transistor
JP4713818B2 (ja) * 2003-03-28 2011-06-29 パナソニック株式会社 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
TWI238449B (en) 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
JP4678574B2 (ja) * 2004-08-23 2011-04-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
TWI405789B (zh) 2005-08-30 2013-08-21 Ricoh Co Ltd 芳基胺聚合物與有機薄膜電晶體
JP4994727B2 (ja) 2005-09-08 2012-08-08 株式会社リコー 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ

Also Published As

Publication number Publication date
WO2008015947A1 (en) 2008-02-07
JP2008041889A (ja) 2008-02-21
JP5181441B2 (ja) 2013-04-10
EP2047512A4 (en) 2011-02-16
KR100993551B1 (ko) 2010-11-11
US7999253B2 (en) 2011-08-16
EP2047512B1 (en) 2015-07-01
US20090272966A1 (en) 2009-11-05
EP2047512A1 (en) 2009-04-15

Similar Documents

Publication Publication Date Title
KR100961919B1 (ko) 유기 박막 트랜지스터 및 액티브 매트릭스 표시 장치
JP5176414B2 (ja) 有機トランジスタアレイ及び表示装置
KR100993551B1 (ko) 유기 트랜지스터 및 액티브 매트릭스 표시 장치
JP4589373B2 (ja) 有機トランジスタ、有機トランジスタアレイ及び表示装置
US7504709B2 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
US8598570B2 (en) Organic transistor array, display device and method of fabricating display device
US7601279B2 (en) Organic semiconductor composition containing cis-decalin
EP2015378B1 (en) Organic thin-film transistor and method of manufacturing the same
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP2010212587A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置
JP5380831B2 (ja) 有機トランジスタ及びその製造方法
JP4843236B2 (ja) 薄膜トランジスタ及びそれを用いた画像表示装置
JP5277675B2 (ja) 有機薄膜トランジスタの製造方法
JP2009277710A (ja) 有機トランジスタ、有機トランジスタの製造方法、有機トランジスタアレイ及び表示装置
JP2007088001A (ja) 薄膜トランジスタ及びそれを用いた画像表示装置並びに薄膜トランジスタの製造方法
JP5476712B2 (ja) 有機トランジスタアレイ、表示パネル及び表示装置
JP2010021402A (ja) 有機ｔｆｔ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 10