JP2009302441A - 有機tft - Google Patents
有機tft Download PDFInfo
- Publication number
- JP2009302441A JP2009302441A JP2008157649A JP2008157649A JP2009302441A JP 2009302441 A JP2009302441 A JP 2009302441A JP 2008157649 A JP2008157649 A JP 2008157649A JP 2008157649 A JP2008157649 A JP 2008157649A JP 2009302441 A JP2009302441 A JP 2009302441A
- Authority
- JP
- Japan
- Prior art keywords
- organic tft
- organic
- recess
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】有機半導体層を有する有機TFTにおいて、有機半導体層が形成される下地層には、親液性を有する凹部が形成されている。
【選択図】図1
Description
前記有機半導体層が形成される下地層には、親液性を有する凹部が形成されていることを特徴とする有機TFT。
最初に、Cr膜を表面にスパッタしたガラス基板P(図3(a))に、感光性レジストを塗布後、ゲート電極G、ゲートバスGBのパターンを有するフォトマスクを介して露光、現像して、ゲート電極Gの形状のレジスト層を形成した。Crのエッチング後、レジスト層を除去し、ゲート電極G、ゲートバスGBを形成した(図3(b))。次に、感光性アクリレート材料であるオプトマーPC403を、スピンコート法を用いて塗布した後、フォトリソグラフィー法を用いてパターニングを行った後焼成し、凹部IFa、凹部IFbを有する厚み500nmのゲート絶縁膜IFを形成した(図3(c))。次に、洗浄後、ポジレジスト薄膜を形成し、ソース電極S・ドレイン電極Dのパターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極S・ドレイン電極Dを設けたい領域(凹部IFa、凹部IFbを含む)のみレジストを除去し、その他の領域にはレジストを残るようにした。続いて、Auを約50nmをスパッタにより成膜し、レジストを除去し、親液性の凹部IFs、凹部IFdを有するソース電極S・ドレイン電極D、ソースバスSBをリフトオフにより形成した(図3(d))。次に、半導体溶液としてテトラヒドロナフタレンに6,13−ビストリエチルシリルエチニルペンタセンを3質量%溶解した溶液を、ピエゾ方式のインクジェット法を用いてソース電極S・ドレイン電極Dの上に滴下して有機半導体層SFを形成し(図3(e))、ボトムゲートボトムコンタクト型の有機TFT1を作製した。
最初に、Cr膜を表面にスパッタしたガラス基板P(図3(a))に、感光性レジストを塗布後、ゲート電極G、ゲートバスGBのパターンを有するフォトマスクを介して露光、現像して、ゲート電極Gの形状のレジスト層を形成した。Crのエッチング後、レジスト層を除去し、ゲート電極G、ゲートバスGBを形成した(図3(b))。次に、感光性アクリレート材料であるオプトマーPC403を、スピンコート法を用いて塗布した後、フォトリソグラフィー法を用いてパターニングを行った後焼成し、凹部IFa、凹部IFbを有さない平坦な厚み500nmのゲート絶縁膜IFを形成した(図3(c)に相当)。次に、洗浄後、ポジレジスト薄膜を形成し、ソース電極S・ドレイン電極Dのパターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極S・ドレイン電極Dを設けたい領域のみレジストを除去し、その他の領域にはレジストを残るようにした。続いて、Auを約50nmをスパッタにより成膜し、レジストを除去し、ソース電極S・ドレイン電極D、ソースバスSBをリフトオフにより形成した(図3(d)に相当)。次に、半導体溶液としてテトラヒドロナフタレンに6,13−ビストリエチルシリルエチニルペンタセンを3質量%溶解した溶液を、ピエゾ方式のインクジェット法を用いてソース電極S・ドレイン電極Dの上に滴下して有機半導体層SFを形成し(図3(e)に相当)、ボトムゲートボトムコンタクト型の有機TFT1を作製した。
最初に、Cr膜を表面にスパッタしたガラス基板P(図3(a))に、感光性レジストを塗布後、ゲート電極G、ゲートバスGBのパターンを有するフォトマスクを介して露光、現像して、ゲート電極Gの形状のレジスト層を形成した。Crのエッチング後、レジスト層を除去し、ゲート電極G、ゲートバスGBを形成した(図3(b))。次に、感光性アクリレート材料であるオプトマーPC403を、スピンコート法を用いて塗布した後、フォトリソグラフィー法を用いてパターニングを行って、凹部IFa、凹部IFbを有さない平坦な厚み500nmのゲート絶縁膜IFを形成した(図3(c)に相当)。次に、洗浄後、ポジレジスト薄膜を形成し、開口部を設けたソース電極S・ドレイン電極Dのパターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極S・ドレイン電極Dを設けたい領域のみレジストを除去し、開口部を含むその他の領域にはレジストを残るようにした。続いて、Auを約50nmをスパッタにより成膜し、レジストを除去し、開口部を有するソース電極S・ドレイン電極D、ソースバスSBをリフトオフにより形成した(図3(d)に相当)。次に、半導体溶液としてテトラヒドロナフタレンに6,13−ビストリエチルシリルエチニルペンタセンを3質量%溶解した溶液を、ピエゾ方式のインクジェット法を用いてソース電極S・ドレイン電極Dの上に滴下して有機半導体層SFを形成し(図3(e)に相当)、ボトムゲートボトムコンタクト型の有機TFT1を作製した。
最初に、Cr膜を表面にスパッタしたガラス基板P(図3(a))に、感光性レジストを塗布後、ゲート電極G、ゲートバスGBのパターンを有するフォトマスクを介して露光、現像して、ゲート電極Gの形状のレジスト層を形成した。Crのエッチング後、レジスト層を除去し、ゲート電極G、ゲートバスGBを形成した(図3(b))。次に、感光性アクリレート材料であるオプトマーPC403を、インクジェット法を用いて端子部、及び凹部IFa、凹部IFbとなる領域以外の領域に塗布、乾燥させた後に焼成し、凹部IFa、凹部IFbを有する厚み500nmのゲート絶縁膜IFを形成した(図3(c))。次に、洗浄後、ポジレジスト薄膜を形成し、ソース電極S・ドレイン電極Dのパターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極S・ドレイン電極Dを設けたい領域(凹部IFa、凹部IFbを含む)のみレジストを除去し、その他の領域にはレジストを残るようにした。続いて、Auを約50nmをスパッタにより成膜し、レジストを除去し、親液性の凹部IFs、凹部IFdを有するソース電極S・ドレイン電極D、ソースバスSBをリフトオフにより形成した(図3(d))。次に、半導体溶液としてテトラヒドロナフタレンに6,13−ビストリエチルシリルエチニルペンタセンを3質量%溶解した溶液を、ピエゾ方式のインクジェット法を用いてソース電極S・ドレイン電極Dの上に滴下して有機半導体層SFを形成し(図3(e))、ボトムゲートボトムコンタクト型の有機TFT1を作製した。
最初に、Cr膜を表面にスパッタしたガラス基板P(図3(a))に、感光性レジストを塗布後、ゲート電極G、ゲートバスGBのパターンを有するフォトマスクを介して露光、現像して、ゲート電極Gの形状のレジスト層を形成した。Crのエッチング後、レジスト層を除去し、ゲート電極G、ゲートバスGBを形成した(図3(b))。次に、大気圧プラズマCVD法にてテトラエトキシシラン(TEOS)を液体原料としてSiO2膜を成膜した後、フォトリソグラフィー法を用いてパターニングを行って、凹部IFa、凹部IFbを有する厚み300nmのゲート絶縁膜IFを形成した(図3(c))。次に、洗浄後、ポジレジスト薄膜を形成し、ソース電極S・ドレイン電極Dのパターンを反転させたフォトマスクを用いて露光し、現像を行い、ソース電極S・ドレイン電極Dを設けたい領域(凹部IFa、凹部IFbを含む)のみレジストを除去し、その他の領域にはレジストを残るようにした。続いて、Auを約50nmをスパッタにより成膜し、レジストを除去し、親液性の凹部IFs、凹部IFdを有するソース電極S・ドレイン電極D、ソースバスSBをリフトオフにより形成した(図3(d))。次に、半導体溶液としてテトラヒドロナフタレンに6,13−ビストリエチルシリルエチニルペンタセンを3質量%溶解した溶液を、ピエゾ方式のインクジェット法を用いてソース電極S・ドレイン電極Dの上に滴下して有機半導体層SFを形成し(図3(e))、ボトムゲートボトムコンタクト型の有機TFT1を作製した。
このようにして有機TFT1をそれぞれ20素子作成した。その特性を評価した結果を下記(表1)に示す。尚、表1において、評価可能素子数(個)とは、観察または特性を評価し、有機半導体層SFがチャネル部CHからずれる等して評価できなかった素子を除いた残りの評価できた素子の個数を示す。
1 有機TFT(有機薄膜トランジスタ)
Dドレイン電極
E 画素電極
G ゲート電極
GB ゲートバス
IF ゲート絶縁膜
IFd、IFs 凹部
S ソース電極
SB ソースバス
SF 有機半導体膜(有機半導体層)
P基板
Claims (7)
- 有機半導体層を有する有機TFTにおいて、
前記有機半導体層が形成される下地層には、親液性を有する凹部が形成されていることを特徴とする有機TFT。 - 前記下地層は、ソース電極およびドレイン電極であることを特徴とする請求項1に記載の有機TFT。
- 前記下地層は、ゲート絶縁膜であることを特徴とする請求項1に記載の有機TFT。
- 前記凹部は、チャネル部からチャネル長方向に、所定の距離を隔てて該チャネル部の両側に設けられていることを特徴とする請求項2または3に記載の有機TFT。
- 前記凹部は、前記下地層のゲート電極と重ならない領域に形成されていることを特徴とする請求項4に記載の有機TFT。
- 前記有機半導体層は、液滴塗布法を用いて、前記凹部の少なくとも一部の領域を含む前記下地層の上に形成されていることを特徴とする請求項5に記載の有機TFT。
- 前記液滴塗布法は、インクジェット法またはディスペンサ法であることを特徴とする請求項6に記載の有機TFT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157649A JP2009302441A (ja) | 2008-06-17 | 2008-06-17 | 有機tft |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157649A JP2009302441A (ja) | 2008-06-17 | 2008-06-17 | 有機tft |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302441A true JP2009302441A (ja) | 2009-12-24 |
Family
ID=41549006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157649A Pending JP2009302441A (ja) | 2008-06-17 | 2008-06-17 | 有機tft |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302441A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230326A (ja) * | 2011-04-27 | 2012-11-22 | Dainippon Printing Co Ltd | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 |
JP2016066716A (ja) * | 2014-09-25 | 2016-04-28 | 富士フイルム株式会社 | トランジスタ、トランジスタアレイ、および、トランジスタの製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129275A (ja) * | 1990-09-20 | 1992-04-30 | Nec Corp | 半導体装置 |
JP2005354051A (ja) * | 2004-06-08 | 2005-12-22 | Palo Alto Research Center Inc | 印刷トランジスタ製造方法 |
JP2006163418A (ja) * | 2004-12-08 | 2006-06-22 | Samsung Sdi Co Ltd | 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 |
JP2007515776A (ja) * | 2003-05-20 | 2007-06-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体構成用の構造およびその製造方法 |
JP2007288130A (ja) * | 2006-04-17 | 2007-11-01 | Lg Phillips Lcd Co Ltd | 有機薄膜トランジスタ、この製造方法及びこれを利用した表示装置 |
JP2007294704A (ja) * | 2006-04-26 | 2007-11-08 | Hitachi Ltd | 電界効果トランジスタ及びその製造方法 |
JP2008041889A (ja) * | 2006-08-04 | 2008-02-21 | Ricoh Co Ltd | 有機トランジスタ及びアクティブマトリックス表示装置 |
JP2008041729A (ja) * | 2006-08-02 | 2008-02-21 | Seiko Epson Corp | Tft、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法 |
JP2008135731A (ja) * | 2006-10-31 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、及び半導体装置 |
-
2008
- 2008-06-17 JP JP2008157649A patent/JP2009302441A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129275A (ja) * | 1990-09-20 | 1992-04-30 | Nec Corp | 半導体装置 |
JP2007515776A (ja) * | 2003-05-20 | 2007-06-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体構成用の構造およびその製造方法 |
JP2005354051A (ja) * | 2004-06-08 | 2005-12-22 | Palo Alto Research Center Inc | 印刷トランジスタ製造方法 |
JP2006163418A (ja) * | 2004-12-08 | 2006-06-22 | Samsung Sdi Co Ltd | 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 |
JP2007288130A (ja) * | 2006-04-17 | 2007-11-01 | Lg Phillips Lcd Co Ltd | 有機薄膜トランジスタ、この製造方法及びこれを利用した表示装置 |
JP2007294704A (ja) * | 2006-04-26 | 2007-11-08 | Hitachi Ltd | 電界効果トランジスタ及びその製造方法 |
JP2008041729A (ja) * | 2006-08-02 | 2008-02-21 | Seiko Epson Corp | Tft、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法 |
JP2008041889A (ja) * | 2006-08-04 | 2008-02-21 | Ricoh Co Ltd | 有機トランジスタ及びアクティブマトリックス表示装置 |
JP2008135731A (ja) * | 2006-10-31 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、及び半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230326A (ja) * | 2011-04-27 | 2012-11-22 | Dainippon Printing Co Ltd | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 |
JP2016066716A (ja) * | 2014-09-25 | 2016-04-28 | 富士フイルム株式会社 | トランジスタ、トランジスタアレイ、および、トランジスタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4561934B2 (ja) | 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ | |
US8372686B2 (en) | Method for producing an organic thin film transistor and an organic thin film transistor produced by the method | |
US20060197881A1 (en) | Organic thin film transistor array panel and manufacturing method thereof | |
US20070166855A1 (en) | Display device and method of manufacturing the same | |
US7601279B2 (en) | Organic semiconductor composition containing cis-decalin | |
JP2008042043A (ja) | 表示装置 | |
WO2005024956A1 (ja) | 電極基板、薄膜トランジスタ、表示装置、及びその製造方法 | |
JP2007165889A (ja) | 表示装置とその製造方法 | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP6073880B2 (ja) | トップゲート型トランジスタの形成方法 | |
JP2006278984A (ja) | 半導体装置、電子機器、半導体装置の製造方法、及び電子機器の製造方法 | |
JP2005294571A (ja) | 電界効果型トランジスタ | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2009302441A (ja) | 有機tft | |
JP2011159909A (ja) | 薄膜トランジスタおよびその製造方法、ならびに電子機器 | |
JP6259390B2 (ja) | 有機トランジスタの製造方法、有機トランジスタ | |
US7754525B2 (en) | Film formation method and manufacturing equipment for forming semiconductor layer | |
JP2010016280A (ja) | 有機tftの製造方法、及び有機tft | |
US8653527B2 (en) | Thin film transistor and method for manufacturing the same | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP2004165257A (ja) | 有機薄膜トランジスタ素子 | |
JP2013019955A (ja) | アクティブマトリクス基板 | |
JP2007243001A (ja) | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ | |
JP2016163029A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130528 |