JP2006163418A - 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 - Google Patents

導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2006163418A
JP2006163418A JP2005353685A JP2005353685A JP2006163418A JP 2006163418 A JP2006163418 A JP 2006163418A JP 2005353685 A JP2005353685 A JP 2005353685A JP 2005353685 A JP2005353685 A JP 2005353685A JP 2006163418 A JP2006163418 A JP 2006163418A
Authority
JP
Japan
Prior art keywords
recess
insulating film
base member
nanocomposite
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005353685A
Other languages
English (en)
Inventor
Min-Chul Suh
▲ミン▼徹 徐
Jae-Bon Koo
在本 具
Taek Ahn
澤 安
Keito Kin
慧東 金
Fischer Joerg
フィッシャー・ヨルク
Werner Humbs
ヴェルナー・フンブス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Germany GmbH
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Germany GmbH
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040103129A external-priority patent/KR20060064318A/ko
Priority claimed from KR1020050030943A external-priority patent/KR100637223B1/ko
Application filed by Samsung SDI Germany GmbH, Samsung SDI Co Ltd filed Critical Samsung SDI Germany GmbH
Publication of JP2006163418A publication Critical patent/JP2006163418A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法を提供する。
【解決手段】導電パターンを備える平板表示装置において、ベース部材を用意するステップと、ベース部材に導電パターンと同じ形態の凹部を形成するステップと、凹部に導電性物質を塗布して導電パターンを形成するステップと、を含む導電パターンの形成方法である。ベース部材は、凹部を備えるプラスチック基板を備えるか、または基板と、基板上に形成されて凹部を備える絶縁膜とを備える。
【選択図】図３Ｄ

Description

本発明は、平板表示装置に係り、さらに具体的には、レーザアブレーション法及びインクジェット方式を利用して、有機電界発光表示装置の導電パターンを形成する方法とそれを利用した有機薄膜トランジスタ及びその製造方法に関する。
有機薄膜トランジスタは、次世代ディスプレイ装置の駆動素子として活発な研究が進められつつある。有機薄膜トランジスタ（ＯＴＦＴ：Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、半導体層としてシリコン膜の代りに有機膜を使用するものであって、有機膜の材料によってオリゴチオフェン、ペンタセンのような低分子有機物薄膜トランジスタとポリチオフェン系列のような高分子有機物薄膜トランジスタとに分類される。
このような有機薄膜トランジスタをスイッチング素子として使用する有機電界発光表示装置は、基板上に複数の画素がマトリックス状に配列され、各画素は、２個の有機薄膜トランジスタ、例えば、一つのスイッチング有機薄膜トランジスタと一つの駆動有機薄膜トランジスタ及び一つのキャパシタ、そして上部電極と下部電極との間に有機膜層が介在された有機電界発光素子を少なくとも備える。
通常的に、フレキシブル有機電界発光表示装置は、基板としてフレキシブル基板を使用し、前記フレキシブル基板は、プラスチック基板を含む。プラスチック基板は、熱安定性が非常に脆弱で低温工程を利用して有機電界発光表示装置を製造することが要求されている。
これにより、半導体層として有機膜を使用する有機薄膜トランジスタは、低温工程が可能であるので、フレキシブル有機電界発光表示装置のスイッチング素子として注目されている。
特許文献１には、薄膜蒸着時間を短縮させ、正孔移動度を向上させうるペンタセン薄膜トランジスタが開示されている。特許文献２には、トランジスタの電気的特性を向上させうる有機薄膜トランジスタの素子構造及びその製造方法が開示されている。また、特許文献３には、チャンネル領域がラジカルを有する有機化合物で構成され、キャリア移動度及びオン／オフ電流比を向上させうる薄膜トランジスタが開示されている。
図１は、従来の有機薄膜トランジスタの断面図を示す図面である。
図１を参照すれば、従来の有機薄膜トランジスタ１０は、基板１１上に形成されたゲート電極１２と、前記ゲート電極１２を含む基板上に形成されたゲート絶縁膜１３と、前記ゲート絶縁膜１３上に形成されたソース／ドレイン電極１４，１５と、前記ソース／ドレイン電極１４，１５及びゲート絶縁膜１３上に形成された半導体層１６と、を備える。
従来の有機薄膜トランジスタ１０は、構成要素のうちゲート電極１２またはソース／ドレイン電極１４，１５のような導電パターンを形成する工程は、フォト工程を行ってパターニングせねばならないため、工程が複雑であり、基板の脆弱な熱安定性によって、低温で工程を行わねばならないという問題点があった。
一方、有機薄膜トランジスタにおいて、ソース／ドレイン電極１４，１５及びゲート電極１２のような導電パターンを形成する方法としてインクジェット方式があるが、特許文献４には、基板上に無電解金メッキ液をインクジェット方式で塗布した後、９０℃に加熱して金薄膜パターンを形成してソース／ドレイン電極を形成する技術が開示された。
前記のように、インクジェット方式でソース／ドレイン電極を形成する方法は、基板上にソース／ドレイン電極物質を含む溶液を吐出してパターン塗布し、塗布後に硬化してソース／ドレイン電極を形成した。
従来のソース／ドレイン電極を形成する方法は、インクジェット方式を利用するので、フォト工程が排除されて工程を単純化できるだけでなく、低温工程が可能であるという利点があった。しかし、ソース／ドレイン電極物質を塗布した後、硬化工程を行うとき、溶媒が蒸発しつつピニングポイントが発生し、これにより、パターンのエッジ部分が他の部分に比べて厚くなる、コーヒーステイン現象と呼ばれる現象が発生するという問題点があった。
このような現象は、溶媒が速く蒸発すればするほど激しくなる。また、従来のように、ソース／ドレイン電極またはゲート電極のようなラインパターンをプリンティングする場合、このような現象は、さらに深刻化して、図２に示したように、エッジ部で突出部２１を有する断面プロファイルを有する。
したがって、ボトムゲート構造を有する薄膜トランジスタでは、ゲート電極が形成された後、その上にゲート絶縁膜が形成される断面構造を有するが、ゲート電極をインクジェット方式によって形成する場合、図２に示したような断面プロファイルを有し、その上に形成されるゲート絶縁膜が損傷されるという問題点があった。
韓国特許公開２００４−００２８０１０号公報 韓国特許２００４−００８４４２７号明細書 特開２００３−９２４１０号公報 韓国特許公開第２００４−００２９４０２号公報
本発明が解決しようとする課題は、前記従来の技術の問題点を解決するためのものであって、レーザアブレーション法及びインクジェット方式を利用して、平板表示装置の導電パターンを形成する方法を提供することである。
本発明が解決しようとする他の課題は、レーザアブレーション法及びインクジェット方式を利用した薄膜トランジスタの製造方法及びそれにより製造された薄膜トランジスタを提供することである。
本発が解決しようとする他の課題は、溶媒を利用したエッチング工程及びインクジェット方式を利用した薄膜トランジスタの製造方法及びそれにより製造された薄膜トランジスタを提供することである。
本発明が解決しようとするさらに他の目的は、低温工程が可能な平板表示装置及びその製造方法を提供することである。
前記課題を達成するために、本発明は、導電パターンを備える平板表示装置において、ベース部材を用意するステップと、前記ベース部材に前記導電パターンと同じ形態の凹部を形成するステップと、前記凹部に導電性物質を塗布して導電パターンを形成するステップと、を含む平板表示装置の導電パターンの形成方法を提供することを特徴とする。
前記ベース部材は、前記凹部を備えるプラスチック基板を含むか、または基板と、前記基板上に形成されて前記凹部を備える絶縁膜と、を備える。
前記ベース部材は、ポリエーテルスルホン（ＰＥＳ：ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ）、ポリアクリレート（ＰＡＲ：ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ＰＥＩ：ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ＰＥＮ：ｐｏｌｙｅｔｈｙｅｌｅｎｅｎｎａｐｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ＰＥＴ：ｐｏｌｙｅｔｈｙｅｌｅｎｅｔｅｒｅｐｔｈａｌａｔｅ）、ポリフェニレンスルフィド（ＰＰＳ：ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）、ポリアリレート、ポリイミド、ポリカーボネート（ＰＣ：ｐｏｌｙｃａｒｂｏｎａｔｅ）、セルローストリアセテート（ＴＡＣ：ｃｅｌｌｕｌｏｓｅ ｔｒｉａｃｅｔａｔｅ）、セルロースアセテートプロピオネート（ＣＡＰ：Ｃｅｌｌｕｌｏｓｅ Ａｃｅｔａｔｅ Ｐｒｏｐｉｎｏｎａｔｅ）からなるグループから選択されるプラスチックフィルムを含む。
前記絶縁膜は、有機絶縁膜または無機絶縁膜の単一膜または多層膜で構成されるか、または及び有機−無機ハイブリッド膜で構成される。前記絶縁膜は、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＢＳＴ、ＰＺＴからなるグループから選択される一つ以上の無機絶縁膜を含む。前記絶縁膜は、ＰＭＭＡ（ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ＰＳ（ｐｏｌｙｓｔｙｒｅｎｅ）、フェノール系高分子、アクリル系高分子、ポリイミドのようなイミド系高分子、アリールエーテル高分子、アミド系高分子、フッ素系高分子、ｐ−キシレン系高分子、ビニルアルコール系高分子、パリレンを含むグループから選択される一つ以上の有機絶縁膜を含む。
前記ベース部材に凹部を形成するステップは、レーザアブレーション法を利用して前記ベース部材の導電パターンが形成された部分にレーザを照射してエッチングすることを含む。前記ベース部材の凹部に導電パターンを形成するステップは、インクジェット方式で前記導電性物質を含む溶液を吐出して塗布することを含む。
前記導電性物質は、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体、カーボンナノ複合体または導電性粒子及び有機バインダーを含むインクでパターン塗布した後に焼成された物質を含む。前記導電性粒子は、望ましくは、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。
また、前記導電性物質は、Ａｕナノ複合体またはＰｔナノ複合体のうち一つを含むか、または有機半導体層のＨＯＭＯ値から０.５ｅＶを減算した値（すなわち、有機半導体層のＨＯＭＯ値−０.５ｅＶ）より大きい仕事関数を有する金属のナノ粒子またはカーボンナノ粒子のうち一つのナノ粒子及び有機バインダーを含むインクでパターン塗布した後に焼成された物質を含む。前記金属ナノ粒子は、望ましくは、Ａｕナノ粒子またはＰｔナノ粒子を含む。
前記平板表示装置は、半導体層、ゲート電極及びソース／ドレイン電極を備える薄膜トランジスタと、下部電極及び、前記下部電極とオーバーラップされて前記薄膜トランジスタのソース／ドレイン電極のうち一つの電極に連結される上部電極を備えるキャパシタと、前記薄膜トランジスタのソース／ドレイン電極のうち他の一つの電極に連結される下部電極、有機膜層及び上部電極を備える有機電界発光素子と、を含み、前記導電パターンは、前記ゲート電極、ソース／ドレイン電極、キャパシタの上部、下部電極のうち少なくとも一つを含む。
また、本発明は、第１凹部を備えたベース部材と、前記ベース部材の第１凹部に形成されたゲートと、前記ゲート及びベース部材上に形成され、前記ベース部材の第１凹部の両側にそれぞれ配列される第２凹部を備えるゲート絶縁膜と、前記ゲート絶縁膜の第２凹部に形成されたソース／ドレイン電極と、前記ソース／ドレイン電極とゲート絶縁膜上に形成された半導体層と、を含む薄膜トランジスタを提供することを特徴とする。
また、本発明は、相互離隔された第１凹部を備えるベース部材と、前記ベース部材の第１凹部にそれぞれ形成されたソース／ドレイン電極と、前記ベース部材及び前記ソース／ドレイン電極上に形成された半導体層と、前記半導体層上に形成され、前記ソース／ドレイン電極間に配列される第２凹部を備えるゲート絶縁膜と、前記ゲート絶縁膜の第２凹部に形成されたゲート電極と、を含む薄膜トランジスタを提供することを特徴とする。
また、本発明は、ベース部材を用意するステップと、前記ベース部材をエッチングして第１凹部を形成するステップと、前記ベース部材の第１凹部にゲートを形成するステップと、前記ゲートとベース部材上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜をエッチングして前記第１凹部を介して配列される第２凹部を形成するステップと、前記ゲート絶縁膜の第２凹部にソース／ドレイン電極を形成するステップと、前記ゲート絶縁膜及びソース／ドレイン電極上に半導体層を形成するステップと、を含む薄膜トランジスタの製造方法を提供することを特徴とする。
また、本発明は、ベース部材を用意するステップと、前記ベース部材をエッチングして相互離隔された第１凹部を形成するステップと、前記ベース部材の第１凹部にソース／ドレイン電極を形成するステップと、前記ゲート絶縁膜及びソース／ドレイン電極上に半導体層を形成するステップと、前記半導体層上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜をエッチングして前記第１凹部間に配列される第２凹部を形成するステップと、前記ゲート絶縁膜の第２凹部にゲートを形成するステップと、を含む薄膜トランジスタの製造方法を提供することを特徴とする。
本発明の実施例によれば、次のような効果が得られる。
まず、有機電界発光表示装置用の導電パターンをレーザアブレーション法または溶媒を利用したエッチング方式、そしてインクジェット方式を用いて形成してフォト工程を排除するので、工程を単純化して工程コストを節減させ、低温工程が容易である。
また、レーザアブレーション方式を利用して、基板または絶縁膜に凹部を形成した後、インクジェット方式で導電パターンを形成して別途のバンク形成工程が排除されるので、工程を単純化できるだけでなく、導電パターンのエッジ部分に突出部の発生を防止でき、これにより、不良の発生を防止しうる。すなわち、ゲート電極またはソース及びドレイン電極が凹部内に陥没される構造を有するので、基板は、ほぼ平坦化された表面を維持する。したがって、後続工程で平坦化膜または保護膜を均一に形成しうる。また、ゲートやソース及びドレイン電極が突出しないので、これらにストレスが加えられて接着が弱くなって、不良が発生するかまたは損傷されることを防止しうる。
しかも、湿式エッチング工程を含む方法を利用せずに、ゲートまたはソース及びドレイン電極をインクジェットプリンティング法を利用して形成することによって、電極形成前に形成された有機物が損傷されることを防止しうる。
以下、本発明の実施例を添付された図面を参照して説明すれば、次の通りである。
図３Ａないし図３Ｄは、本発明の一実施例による有機電界発光表示装置の導電パターンを形成する方法を説明するための工程断面図を示す図面である。
図３Ａを参照すれば、導電パターンが形成される基板３１が提供される。前記基板３１のうち、導電パターンが形成される部分にレーザ３３を照射してレーザアブレーション工程を行う。図３Ｂを参照すれば、レーザアブレーション工程の実行により、基板３１のうち前記レーザ３３が照射された部分がエッチングされて基板３１に凹部３５が形成される。前記レーザ３３は、エキシマーレーザまたはＹＡＧレーザを使用する。
このとき、凹部３５は、基板３１に形成される導電パターンと同じパターンを有し、その幅及び深さは、基板３１に形成される導電パターンによって決定される。前記レーザ３３の種類及びエネルギーは、基板を構成する物質と基板に形成されるパターンとによって決定される。
前記基板３１は、プラスチック基板であって、前記基板３１は、ＰＥＳ、ＰＡＲ、ＰＥＩ、ＰＥＮ、ＰＥＴ、ＰＰＳ、ポリアリレート、ポリイミド、ＰＣ、ＴＡＣ、ＣＡＰのようなプラスチックフィルムを含む。
次いで、インクジェット方式で基板３１の凹部３５に導電パターン３９を形成する。すなわち、図３Ｃを参照すれば、前記凹部３５にインクジェットヘッド（図示せず）から導電性物質を含む溶液３７を吐出してパターン塗布する。
図３Ｄを参照すれば、パターン塗布した後に硬化工程を行って基板３１の凹部３５に所望のパターンを有する導電パターン３９を形成する。前記硬化は、紫外線硬化及び熱硬化を利用する。
このとき、前記導電パターン３９は、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体から選択されるナノ複合体を含む。また、前記導電パターンは、導電性粒子及び有機バインダーを含むインクをパターン塗布した後に焼成して形成する。前記導電性粒子は、望ましくは、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。
本発明の一実施例によれば、基板３１にレーザアブレーション法を用いて凹部３５を形成し、インクジェット方式で導電パターンを形成することによって、凹部３５の側壁が通常的なインクジェット方式でのバンクの役割を行って導電パターン３９のエッジ部分で突出部の形成を防止する。
また、フォト工程なしに基板３１に導電パターンを形成することによって、工程を単純化し、低温工程で有機電界発光表示装置のための導電パターンを形成することが可能である。
図４Ａないし図４Ｄは、本発明の他の実施例による有機電界発光表示装置の導電パターンを形成する方法を説明するための工程断面図を示す図面である。
図４Ａを参照すれば、基板４１が提供され、前記基板４１上に絶縁膜４２が形成される。前記絶縁膜４２のうち導電パターンが形成される部分にレーザ４３を照射してレーザアブレーション工程を行う。前記レーザ４３は、エキシマーレーザまたはＹＡＧレーザを使用する。
図４Ｂを参照すれば、前記レーザアブレーション工程を行った結果、前記絶縁膜４２のうち前記レーザ４３が照射された部分がエッチングされて絶縁膜４２に凹部４５が形成される。
このとき、凹部４５は、絶縁膜４２に形成される導電パターンと同じパターンを有し、その幅及び深さは、絶縁膜４２に形成される導電パターンによって決定される。前記レーザ４３の種類及びエネルギーは、絶縁膜を構成する物質と絶縁膜上に形成されるパターンとによって決定される。また、前記絶縁膜４２は、後続工程で形成される導電パターンの厚さ及び絶縁特性を考慮して、その厚さが決定される。
前記基板４１は、プラスチック基板であって、ＰＥＳ、ＰＡＲ、ＰＥＩ、ＰＥＮ、ＰＥＴ、ＰＰＳ、ポリアリレート、ポリイミド、ＰＣ、ＴＡＣ、ＣＡＰのようなプラスチックフィルムを含む。
前記絶縁膜４２は、無機絶縁膜または有機絶縁膜を含む。本発明の実施例による導電パターンの形成方法を有機薄膜トランジスタに適用するとき、前記絶縁膜４２は、ゲート絶縁膜を含みうる。
前記絶縁膜４２は、無機絶縁膜であって、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＢＳＴ、ＰＺＴからなるグループから選択される一つ以上の膜を含む。また、前記絶縁膜４２は、有機絶縁膜であって、ＰＭＭＡ、ＰＳ、フェノール系高分子、アクリル系高分子、ポリイミドのようなイミド系高分子、アリールエーテル高分子、アミド系高分子、フッ素系高分子、ｐ−キシレン系高分子、ビニルアルコール系高分子、パリレンからなるグループから選択される一つ以上の膜を含む。
前記絶縁膜４２に凹部４５を形成する方法としてレーザアブレーション法を利用する方法以外に、溶媒を利用する方法がある。まず、前記基板４１上に絶縁膜４２を形成した後、それを約８０℃でソフトベーキングし、その表面エネルギーを調節するために四フッ化炭素（ＣＦ４）プラズマ、へキサメチルジシロキサン（ＨＭＤＳＯ：ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ）プラズマまたは自己組織化膜（ＳＡＭ：Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ）処理を利用して表面処理を行う。
次いで、前記凹部４５が形成される部分に溶媒を滴化し、この溶媒によって前記絶縁膜４２をエッチングして凹部４５を形成する。このとき、前記凹部４５の幅及び深さは、前記凹部４５を形成するために滴下する溶媒の量を調節することによって制御できる。すなわち、溶媒を排出するノズルと前記絶縁膜４２との間の距離、滴下回数、１回数当たりの滴下する溶媒の量を調節することによって生成される凹部４５の幅及び深さを調節できる。例えば、溶媒を排出するノズルと前記絶縁膜４２との間の距離を拡大させれば、溶媒が絶縁膜４２上にさらに広く広がって、形成される凹部４５の幅が広くなる。
溶媒を利用して前記絶縁膜４２をエッチングして凹部４５を形成するとき、前記絶縁膜４２上に滴下された溶媒が過度に広がらないようにすることが必要である。すなわち、絶縁膜４２の表面が平坦で溶媒が広く広がれば、前記絶縁膜４２に形成される凹部４５の幅が広くなる。したがって、狭い幅の凹部４５を形成するためには、前記絶縁膜４２上に滴下された溶媒が過度に広がらないようにすることが必要である。前述した前記絶縁膜４２の表面処理は、そのためである。すなわち、溶媒を前記絶縁膜４２上に滴下して凹部４５を形成する前に、前記絶縁膜４２を表面処理して溶媒とゲート絶縁膜４２との接触角度を大きくすることによって、必要以上に溶媒が絶縁膜４２上に広がらないようにできる。
次いで、インクジェット方式を行って絶縁膜４２の凹部４５に導電パターン４９を形成する。すなわち、図４Ｃを参照すれば、前記絶縁膜４２の凹部４５にインクジェットヘッド（図示せず）から前記導電性物質を含む溶液４７を吐出してパターン塗布する。前記硬化は、熱硬化及び紫外線硬化を含む。
図４Ｄを参照すれば、パターン塗布した後に硬化工程を行って絶縁膜４２の凹部４５に導電パターン４９を形成する。前記硬化工程は、紫外線硬化または熱硬化などを利用して硬化する。
このとき、前記導電パターン４９は、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体を含む。また、前記導電パターン４９は、導電性粒子及び有機バインダーを含むインクをパターン塗布した後に焼成して形成する。前記導電性粒子は、望ましくは、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。
本発明の他の実施例によれば、基板４１上に形成された絶縁膜４２にレーザアブレーション法または溶媒を利用したエッチング法で凹部４５を形成し、インクジェット方式で導電パターン４９を形成することによって、凹部４５の側壁が通常的なインクジェット方式でのバンクの役割を行って導電パターン４９のエッジ部分で突出部の形成を防止する。また、フォト工程なしに絶縁膜４２に導電パターンを形成することによって、工程を単純化し、低温工程で有機電界発光表示装置のための導電パターンを形成することが可能である。
図５Ａないし図５Ｆは、本発明の第１実施例によるトップゲート構造を有する有機薄膜トランジスタの製造方法を説明するための工程断面図を示す図面である。
図５Ａを参照すれば、有機薄膜トランジスタが製造される基板１１０が提供される。前記基板１１０は、プラスチック基板であって、前記基板１１０は、ＰＥＳ、ＰＡＲ、ＰＥＩ、ＰＥＮ、ＰＥＴ、ＰＰＳ、ポリアリレート、ポリイミド、ＰＣ、ＴＡＣ、ＣＡＰのようなプラスチックフィルムを含む。
次いで、レーザアブレーション法を通じて前記基板１１０にレーザを照射してソース／ドレイン電極が形成される部分の基板１１０をエッチングして、基板１１０に凹部１１１，１１５を形成する。前記レーザとしては、エキシマーレーザまたはＹＡＧレーザを使用する。
このとき、凹部１１１，１１５は、形成されるソース／ドレイン電極と同じパターンを有し、形成されるソース／ドレイン電極の大きさによって、凹部１１１，１１５のサイズが決定され、前記レーザの種類及びエネルギーは、基板を構成する物質と基板に形成されるソース／ドレイン電極物質とによって決定される。
図５Ｂを参照すれば、前記基板１１０の凹部１１１，１１５にインクジェット方式でソース／ドレイン電極１２１，１２５を形成する。すなわち、インクジェットヘッド（図示せず）から前記ソース／ドレイン電極物質を含む溶液を前記基板１１０の凹部１１１，１１５に吐出して塗布した後、硬化工程を行ってソース／ドレイン電極１２１，１２５を形成する。このとき、前記ソース／ドレイン電極１２１，１２５は、Ａｕナノ複合体、Ｐｔナノ複合体を含む。
また、前記ソース／ドレイン電極１２１，１２５は、金属ナノ粒子またはカーボンナノ粒子及び有機バインダーを含むインクでパターン塗布した後に焼成して形成する。前記金属ナノ粒子は、後続工程で形成される有機半導体層のＨＯＭＯ（Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）値から０.５ｅＶを減算した値（すなわち、有機半導体層のＨＯＭＯ値−０.５ｅＶ）より大きい仕事関数を有する金属のナノ粒子を含み、望ましくは、Ａｕナノ粒子またはＰｔナノ粒子を含む。
図５Ｃを参照すれば、前記ソース／ドレイン電極１２１，１２５を含む基板１１０上に半導体層１３０を形成する。本発明の実施例では、前記半導体層１３０が基板全面に形成されたが、必ずしもこれに限定されず、パターニングして有機薄膜トランジスタのチャンネル層を隣接する薄膜トランジスタと分離させうる。
前記半導体層１３０は、有機半導体層を含み、前記半導体層１３０は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びこれらの誘導体、α−５−チオフェンのオリゴチオフェン及びこれらの誘導体、金属含有/非含有のフタロシアニン及びこれらの誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びこれらの誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンテトラカルボン酸ジイミド及びこれらの誘導体、ナフタレンテトラカルボン酸二無水物及びこれらの誘導体から選択される少なくとも一つの有機膜を含む。
図５Ｄを参照すれば、前記半導体層１３０上にゲート絶縁膜１４０を形成する前記ゲート絶縁膜１４０は、薄膜トランジスタの絶縁特性とゲート電極の特性とを考慮して、その厚さが決定される。前記ゲート絶縁膜１４０は、ベンゾシクロブタン（ＢＣＢ：ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリイミド、パリレン及びポリビニルフェノール（ＰＶＰ：ｐｏｌｙｖｉｎｙｌｐｈｅｎｏｌ）から選択される有機絶縁膜を含む。それ以外にも、前記ゲート絶縁膜１４０は、本発明の実施例で使われる絶縁膜（図４Ａの４２）から選択される絶縁物質を含むこともできる。
図５Ｅを参照すれば、前記ゲート絶縁膜１４０にレーザを照射してレーザアブレーション法で前記ゲート絶縁膜１４０に凹部１４５を形成する。前記凹部１４５は、後続工程で形成されるゲート電極と同じパターンを有する。前記レーザは、エキシマーレーザまたはＹＡＧレーザを使用する。
前記絶縁膜１４０に凹部１４５を形成する方法としてレーザアブレーション法を利用する方法の代りに、溶媒を利用することもできる。前記絶縁膜１４０を形成した後、それを約８０℃でソフトベーキングし、その表面エネルギーを調節するために表面処理を行う。前記表面処理は、ＣＦ４プラズマ、ＨＭＤＳＯプラズマまたはＳＡＭ処理などを利用して行う。
次いで、前記凹部１４５が形成される部分に溶媒を滴下し、この溶媒によって前記絶縁膜１４０をエッチングして凹部１４５を形成する。このとき、前記凹部１４５の幅及び深さは、前記凹部１４５を形成するために滴下する溶媒の量を調節することによって制御する。
図５Ｆを参照すれば、前記ゲート絶縁膜１４０の凹部１４５にインクジェット方式を用いてインクジェットヘッド（図示せず）からゲート電極物質を含む溶液を吐出して塗布した後、硬化工程を行ってゲート１５０を形成する。これにより、一実施例によるトップゲート型有機薄膜トランジスタ１００が製造される。このとき、ゲート電極１５０は、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体から選択されるナノ複合体を含む。
また、ゲート電極１５０は、導電性粒子及び有機バインダーを含むインクでパターン塗布した後に焼成して形成する。前記導電性粒子は、望ましくは、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。
第１実施例によるトップゲート構造を有する有機薄膜トランジスタの製造方法は、基板及びゲート絶縁膜に凹部を形成してソース及びドレイン電極とゲートとを形成することを例示したが、基板にのみ凹部を形成してソース及びドレイン電極を形成するか、またはゲート絶縁膜にのみ凹部を形成してゲートを形成することもできる。
図６Ａないし図６Ｆは、本発明の第２実施例によるボトムゲート構造を有する有機薄膜トランジスタの製造方法を説明するための工程断面図を示す図面である。
図６Ａを参照すれば、有機薄膜トランジスタが製造される基板２１０が提供される。前記基板２１０は、プラスチック基板であって、前記基板２１０は、ＰＥＳ、ＰＡＲ、ＰＥＩ、ＰＥＮ、ＰＥＴ、ＰＰＳ、ポリアリレート、ポリイミド、ＰＣ、ＴＡＣ、ＣＡＰのようなプラスチックフィルムを含む。
レーザアブレーション法を用いて前記基板２１０にレーザを照射してゲートが形成される部分をエッチングして基板２１０に凹部２１５を形成する。前記レーザは、エキシマーレーザまたはＹＡＧレーザを使用する。このとき、凹部２１５は、形成されるゲートと同じパターンを有し、形成されるゲートのサイズによって凹部のサイズが決定され、前記レーザの種類及びエネルギーは、基板を構成する物質と基板に形成されるゲート電極物質とによって決定される。
図６Ｂを参照すれば、インクジェット方式を利用して前記基板２１０の凹部２１５にインクジェットヘッド（図示せず）から前記ゲート電極物質を含む溶液を吐出して塗布した後、硬化工程を行ってゲート２２０を形成する。このとき、ゲート電極２２０は、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体から選択されるナノ複合体を含む。
また、ゲート電極２２０は、導電性粒子及び有機バインダーを含むインクをパターン塗布した後に焼成して形成する。前記導電性粒子は、望ましくは、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。
図６Ｃを参照すれば、前記ゲート２２０及び基板２１０上にゲート絶縁膜２３０を形成する。前記ゲート絶縁膜２３０は、ＢＣＢ、ポリイミド、パリレン及びＰＶＰから選択される有機絶縁膜を含む。それ以外にも、ゲート絶縁膜２３０として、図４Ａに示した絶縁膜４２を含んでもよい。
図６Ｄを参照すれば、レーザアブレーション工程を用いて前記ゲート絶縁膜２３０にレーザを照射してソース及びドレイン電極が形成される部分に凹部２３１、２３５を形成する。前記凹部２３１、２３５は、後続工程で形成されるソース及びドレイン電極と同じパターンを有する。前記レーザは、エキシマーレーザまたはＹＡＧレーザを使用する。
図６Ｅを参照すれば、インクジェット方式を利用して、前記ゲート絶縁膜２３０の凹部２３１，２３５にインクジェットヘッド（図示せず）からソース／ドレイン電極物質を含む溶液を吐出して塗布した後、硬化工程を行ってソース及びドレイン電極２４１，２４５を前記ゲート絶縁膜２３０の凹部２３１，２３５に形成する。このとき、前記ソース及びドレイン電極２４２，２４５は、Ａｕナノ複合体、Ｐｔナノ複合体を含む。
また、前記ソース及びドレイン電極２４１，２４５は、後続工程で形成される有機半導体層のＨＯＭＯ値から０.５ｅＶを減算した値（すなわち、有機半導体層のＨＯＭＯ値−０.５ｅＶ）より大きい仕事関数を有する金属ナノ粒子またはカーボンナノ粒子及び有機バインダーを含むインクをパターン塗布した後に焼成して形成する。前記金属ナノ粒子は、望ましくは、Ａｕナノ粒子またはＰｔナノ粒子を含む。
図６Ｆを参照すれば、前記ソース及びドレイン電極２４１，２４５とゲート絶縁膜２３０上に半導体層２５０を形成する。本発明の他の実施例では、前記半導体層２５０が基板全面に形成されることを例示したが、必ずしもこれに限定されず、前記半導体層２５０をパターニングして、チャンネル層を隣接する薄膜トランジスタと分離させる構造を有してもよい。これにより、他の実施例によるボトムゲート型有機薄膜トランジスタ２００が製造される。
前記半導体層２５０は、有機半導体層を含み、前記半導体層２５０は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びこれらの誘導体、α−５−チオフェンのオリゴチオフェン及びこれらの誘導体、金属含有／非含有のフタロシアニン及びこれらの誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びこれらの誘導体、ペリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンテトラカルボン酸ジイミド及びこれらの誘導体、ナフタレンテトラカルボン酸二無水物及びこれらの誘導体から選択される少なくとも一つの有機膜を含む。
第２実施例によるボトムゲート構造を有する有機薄膜トランジスタの製造方法は、基板及びゲート絶縁膜に凹部を形成してゲートとソース及びドレイン電極とを形成することを例示したが、基板にのみ凹部を形成してゲートを形成するか、またはゲート絶縁膜にのみ凹部を形成してソース及びドレイン電極を形成してもよい。
図７Ａないし図７Ｇは、本発明の第３実施例による薄膜トランジスタ製造工程を示す断面図である。
図７Ａを参照すれば、基板３１０上にバッファ層３２０を形成する。バッファ層は、基板３２０の平滑性を維持すると同時に、基板３１０を通じて後で形成される薄膜トランジスタに不純物が侵入することを防止する役割を行う。前記バッファ層３２０を形成し、それを約８０℃でソフトベーキングした後、その表面エネルギーを調節するためにＣＦ４プラズマ、ＨＭＤＳＯプラズマまたはＳＡＭ処理を利用して表面処理を行う。これは、後で溶媒をバッファ層３２０上に滴下して所定の凹部を形成するとき、溶媒とバッファ層３２０との接触角度を大きくすることによって、必要以上に溶媒がバッファ層３２０上に広がることを防止するためである。
図７Ｂを参照すれば、バッファ層３２０上に相互離隔された凹部３２１，３２５を形成する。前記凹部３２１，３２５を形成する方法は、第１及び第２実施例と同様に、レーザアブレーション法を利用して前記バッファ層３２０をエッチングして形成するか、または前記バッファ層３２０上に溶媒を滴下して前記バッファ層３２０をエッチングしてもよい。このとき、前記凹部３２１，３２５の幅及び深さは、溶媒の量を調節することによって調節できる。前記凹部３２１，３２５をレーザアブレーション法を利用して形成する場合、前記表面処理工程は、排除されてもよい。
図７Ｃを参照すれば、前記バッファ層３２０の凹部３２１，３２５にソース電極３３１及びドレイン電極３３５を形成する。ソース電極３３１及びドレイン電極３３５を形成する方法としては、前記実施例と同様に、インクジェット方式を利用して導電性ナノ複合体、例えば、Ａｕナノ複合体、Ｐｔナノ複合体で形成する。図７Ｄを参照すれば、ソース電極３３１とドレイン電極３３５とを接触するように、半導体層３４０を基板上に形成する。前記半導体層３４０は、前記のような有機半導体物質からなり、ディッピングまたはスピンコーティング法を利用して形成できる。
図７Ｅを参照すれば、前記半導体層３４０上にゲート絶縁膜３５０を形成する。前記ゲート絶縁膜３５０は、ＢＣＢ、ポリイミド、パリレン及びＰＶＰから選択される有機絶縁膜を含む。それ以外にも、前記ゲート絶縁膜３５０は、本発明の実施例で使われる絶縁膜（図４Ａの４２）から選択される絶縁物質を含んでもよい。
図７Ｆを参照すれば、前記ゲート絶縁膜３５０に凹部３５５を形成する。前記凹部３５５は、前記ソース電極３３１とドレイン電極３３５との間のチャンネル領域に対応するように形成される。前記凹部３５５を形成する方法は、前記凹部３２１，３２５を形成する方法と同様に、前記ゲート絶縁膜３５０の表面を表面処理した後に溶媒を利用して前記ゲート絶縁膜３５０をエッチングして形成するか、またはレーザアブレーション法を利用して前記ゲート絶縁膜をエッチングして形成してもよい。前記凹部３５５をレーザアブレーション法を利用して形成する場合、前記表面処理工程は、排除されてもよい。
図７Ｇを参照すれば、前記凹部３５５にゲート３６０を形成する。前記ゲート３６０は、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。第３実施例では、バッファ層及びゲート絶縁膜にそれぞれ凹部を形成して、ソース及びドレイン電極とゲート電極とをそれぞれ形成することを例示したが、バッファ層にのみ凹部を形成してソース／ドレイン電極を形成するか、または前記ゲート絶縁膜にのみ凹部を形成してゲート電極を形成してもよい。前記バッファ層の代りに、凹部を形成するための他の絶縁物質が使われてもよい。
図８Ａないし図８Ｇは、本発明の第４実施例による薄膜トランジスタの製造工程を示す断面図である。
図８Ａを参照すれば、基板４１０上にバッファ層４２０を形成する。バッファ層は、基板４１０の平滑性を維持すると同時に、基板４１０を通じて後で形成される薄膜トランジスタに不純物が侵入することを防止する役割を行う。前記バッファ層４２０の代りに、凹部を形成するための次の絶縁物質を使用することも可能である。前記バッファ層４２０を形成した後、約８０℃でソフトベーキングした後、その表面エネルギーを調節するためにＣＦ４プラズマ、ＨＭＤＳＯプラズマまたはＳＡＭ処理を利用して表面処理を行う。これは、後で溶媒をバッファ層４２０上に滴下して所定の凹部を形成するとき、溶媒とバッファ層４２０との接触角度を大きくすることによって、必要以上に溶媒がバッファ層４２０上に広がることを防止するためである。
図８Ｂを参照すれば、バッファ層４２０上に凹部４２５を形成する。前記凹部４２５を形成する方法は、第３実施例と同様に、レーザアブレーション法を利用して前記バッファ層４２０をエッチングして形成するか、または前記バッファ層４２０上に溶媒を滴下して前記バッファ層４２０をエッチングしてもよい。このとき、前記凹部４２５の幅及び深さは、溶媒の量を調節することによって調節できる。前記凹部４２５をレーザアブレーション法を利用して形成する場合には、前記表面処理工程は、排除されてもよい。
図８Ｃを参照すれば、前記バッファ層４２０の凹部４２５にゲート４３０を形成する。前記ゲート４３０は、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含む。図８Ｄを参照すれば、ゲート絶縁膜４４０を形成する。前記ゲート絶縁膜４４０は、ＢＣＢ、ポリイミド、パリレン及びＰＶＰから選択される有機絶縁膜を含む。それ以外にも、前記ゲート絶縁膜４４０は、本発明の実施例で使われる絶縁膜（図４Ａの４２）から選択される絶縁物質を含んでもよい。
図８Ｅを参照すれば、前記ゲート絶縁膜４４０をエッチングして前記ゲート４３０とオーバーラップされるように前記ゲート４３０の両側に対応する部分に凹部４４１，４４５を形成する。前記凹部４４１，４４５を形成する方法は、第３実施例と同様に、レーザアブレーション法を利用して前記ゲート絶縁膜４４０をエッチングして形成するか、または前記ゲート絶縁膜４４０上に溶媒を滴下して前記ゲート絶縁膜４４０をエッチングしてもよい。このとき、前記凹部４４１，４４５の幅及び深さは、溶媒の量を調節することによって調節できる。前記凹部４４１，４４５をレーザアブレーション法を利用して形成する場合には、前記表面処理工程は、排除されてもよい。
図８Ｆを参照すれば、前記ゲート絶縁膜４４０の凹部４４１，４４５にソース電極４５１及びドレイン電極４５５を形成する。前記ソース電極４５１及びドレイン電極４５５を形成する方法としては、前記実施例と同様に、インクジェット方式を利用して導電性ナノ複合体、例えば、Ａｕナノ複合体、Ｐｔナノ複合体で形成する。図８Ｇを参照すれば、ソース電極４５１とドレイン電極４５５とに接触するように半導体層４６０を基板上に形成する。前記半導体層４６０は、前記のような有機半導体物質からなり、ディッピングまたはスピンコーティング法を利用して形成できる。
第４実施例では、バッファ層とゲート絶縁膜とにそれぞれ凹部を形成して、ゲート電極とソース及びドレイン電極とをそれぞれ形成することを例示したが、バッファ層にのみ凹部を形成してゲート電極を形成するか、または前記ゲート絶縁膜にのみ凹部を形成してソース及びドレイン電極を形成してもよい。
図９は、本発明の一実施例による製造方法で製造された有機薄膜トランジスタを備えたフレキシブル有機電界発光表示装置の断面図である。図９は、有機電界発光表示装置の一つの画素のうち有機電界発光素子、駆動薄膜トランジスタ及びキャパシタに限定して示した図面である。
図９を参照すれば、本発明の一実施例によるフレキシブル有機電界発光表示装置５００は、凹部５１１，５１５，５１７を備える基板５１０を備える。前記基板５１０は、プラスチック基板を含む。前記基板５１０の凹部５１１，５１５に薄膜トランジスタのソース／ドレイン電極５２１，５２５が形成され、前記凹部５１７にキャパシタの下部電極５２７が形成される。
前記基板５１０及びソース／ドレイン電極５２１，５２５上に有機半導体層５３０が形成され、前記半導体層５３０上に凹部５４５，５４７を備えるゲート絶縁膜５４０が形成される。前記ゲート絶縁膜５４０は、ＢＣＢ、ポリイミド、パリレン及びＰＶＰから選択される有機絶縁膜を含む。
前記ゲート絶縁膜５４０の凹部５４５に薄膜トランジスタのゲート電極５５０が形成され、前記凹部５４７にキャパシタの上部電極５５７が形成される。前記ゲート５５０とキャパシタ上部電極５５７及びゲート絶縁膜５４０上に保護膜５６０が形成される。前記保護膜５６０は、前記ソース／ドレイン電極５２１，５２５のうち一つ、例えば、ドレイン電極５２５を露出させるビアホール５６５を備える。
前記保護膜５６０は、有機絶縁膜であって、ＢＣＢ、アクリル系有機化合物、フルオロポリアリールエーテル（ＦＰＡＥ：ｆｌｕｏｒｏｐｏｌｙａｒｒｙｌｅｔｈｅｒ）、サイトップ及びパーフルオロシクロブタン（ＰＦＣＢ：ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）から選択される有機絶縁膜を含む。また、前記保護膜５６０は、窒化膜、酸化膜または窒酸化膜のような無機絶縁膜を含んでもよい。
前記保護膜５６０上に前記ビアホール５６５を通じて前記薄膜トランジスタのドレイン電極５２５に連結される下部電極５７０が形成される。前記下部電極５７０は、アノード電極であって、画素電極として作用する。前記下部電極５７０の一部分が露出されるように開口部５８５を備える画素分離膜５８０が基板上に形成される。
前記開口部５８５内の下部電極５７０上に有機膜層５９０が形成される。前記有機膜層５９０は、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層及び正孔抑制層から選択される一つ以上の有機膜を含む。基板上に上部電極としてカソード電極５９５が形成される。
図１０は、本発明の他の実施例による製造方法で製造された有機薄膜トランジスタを備えたフレキシブル有機電界発光表示装置の断面図を示す図面である。図１０は、有機電界発光表示装置の一つの画素のうち有機電界発光素子、駆動薄膜トランジスタ及びキャパシタに限定して示す図面である。
図１０を参照すれば、本発明の他の実施例によるフレキシブル有機電界発光表示装置６００は、凹部６１５，６１７を備える基板６１０を備える。前記基板６１０は、プラスチック基板を含む。前記基板６１０の凹部６１５に薄膜トランジスタのゲート電極６２０が形成され、前記凹部６１７にキャパシタの下部電極６２７が形成される。
前記基板６１０及びゲート電極６２０上にゲート絶縁膜６３０が形成される。前記ゲート絶縁膜６３０は、ソース／ドレイン電極が形成される凹部６３１，６３５とキャパシタ電極が形成される凹部６３７とを備える。前記ゲート絶縁膜６３０の凹部６３１，６３５にソース／ドレイン電極６４１，６４５が形成され、前記凹部６３７にキャパシタの上部電極６５７が形成される。
前記ソース／ドレイン電極６４１，６４５及びゲート絶縁膜６３０上に有機半導体層６５０が形成され、前記有機半導体層６５０上に保護膜６６０が形成される。前記保護膜６６０は、前記ソース／ドレイン電極６４１，６４５のうち一つ、例えば、ドレイン電極６４５を露出させるビアホール６６５を備える。
前記保護膜６６０は、有機絶縁膜であって、ＢＣＢ、アクリル系有機化合物、ＦＰＡＥ、サイトップ及びＰＦＣＢから選択される有機絶縁膜を含む。また、前記保護膜６６０は、窒化膜、酸化膜または窒酸化膜のような無機絶縁膜を含んでもよい。
前記保護膜６６０上に前記ビアホール６６５を通じて前記薄膜トランジスタのドレイン電極６４５に連結される下部電極６７０が形成される。前記下部電極６７０は、アノード電極であって、画素電極として作用する。前記下部電極６７０の一部分が露出されるように開口部６８５を備える画素分離膜６８０が基板上に形成される。
前記開口部６８５内の下部電極６７０上に有機膜層６９０が形成される。前記有機膜層６９０は、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層及び正孔抑制層から選択される一つ以上の有機膜を含む。基板上に上部電極としてカソード電極６９５が形成される。
本発明の有機発光表示装置は、基板上にバッファ層のような絶縁膜を形成した後、絶縁膜に凹部を形成して、ゲートまたはソース及びドレイン電極を形成する薄膜トランジスタを備える表示装置にも適用可能である。
本発明の実施例には、絶縁膜、ゲート絶縁膜または保護膜が単一層で構成されるものを例示したが、必ずしもこれに限定されず、多層で構成され、有機絶縁膜または無機絶縁膜で構成されるか、または有機絶縁膜及び無機絶縁膜のハイブリッド積層膜で構成されてもよい。また、前記半導体層は、有機半導体物質以外にも無機半導体物質にも適用可能であるが、無機半導体物質としては、ＣｄＳ、ＧａＳ、ＺｎＳ、ＣｄＳｅ、ＣａＳｅ、ＺｎＳｅ、ＣｄＴｅ、ＳｉＣ、またはＳｉを含む。
本発明の実施例では、レーザアブレーション法を用いて基板に直接レーザを照射して凹部を形成して、薄膜トランジスタのゲート電極及びソース／ドレイン電極のような導電パターンを形成することを例示したが、基板上に絶縁膜、例えば、バッファ層を形成した後、レーザアブレーション法でレーザを前記絶縁膜に照射して絶縁膜に凹部を形成し、次いで、ゲート電極及びソース／ドレイン電極を形成することも可能である。
本発明の実施例では、レーザアブレーション法及びインクジェット方式を利用して絶縁膜または基板に導電パターンを形成することを例示したが、必ずしもこれに限定されず、フォト工程なしにレーザアブレーション法及びインクジェット方式を利用して多様な形態のパターンを形成するものには何れも適用可能である。
また、本発明は、基板としてプラスチック基板を備えるフレキシブル有機電界発光表示装置において、レーザアブレーション法及びインクジェット方式を利用して導電パターン及び有機薄膜トランジスタを形成するものを例示したが、必ずしもこれに限定されず、金属基板またはガラス基板のような基板上に導電パターンまたは有機薄膜トランジスタを形成する場合にも適用可能である。
本発明の実施例では、スイッチング素子として有機薄膜トランジスタを備える有機電界発光表示装置について説明したが、必ずしもこれに限定されず、有機薄膜トランジスタをスイッチング素子として使用する液晶表示装置のような平板表示装置にも適用可能である。
以上、本発明の望ましい実施例を参照して説明したが、当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させうるということが分かるであろう。
本発明は、有機電界発光表示装置だけでなく、ＬＣＤのようなフレキシブル平板表示装置に適用可能である。
従来の有機薄膜トランジスタを示す断面図である。 従来のインクジェット方式を利用した導電パターン形成時に発生する問題点を説明するための図面である。 本発明の一実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の一実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の一実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の一実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の他の実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の他の実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の他の実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の他の実施例によるレーザアブレーション法及びインクジェット方式を利用した導電パターンの形成方法を説明するための工程断面図である。 本発明の第１実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第１実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第１実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第１実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第１実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第１実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第２実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第２実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第２実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第２実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第２実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第２実施例による有機薄膜トランジスタの製造方法を説明するための工程断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第３実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の第４実施例による有機薄膜トランジスタの製造方法を説明するための断面図である。 本発明の一実施例による製造方法で製造された有機薄膜トランジスタを備えた有機電界発光表示装置の断面図である。 本発明の他の実施例による製造方法で製造された有機薄膜トランジスタを備えた有機電界発光表示装置の断面図である。
符号の説明
３１ 基板
３３ レーザ
３５ 凹部
３７ 溶液
３９ 導電パターン

Claims (21)

  1. 導電パターンを備える平板表示装置において、
    ベース部材を用意するステップと、
    前記ベース部材に前記導電パターンと同じ形態の凹部を形成するステップと、
    前記凹部に導電性物質を塗布して導電パターンを形成するステップと、を含むことを特徴とする平板表示装置の導電パターンの形成方法。
  2. 前記ベース部材は、プラスチック基板を含むことを特徴とする請求項１に記載の平板表示装置の導電パターンの形成方法。
  3. 前記ベース部材は、
    基板と、
    前記基板上に形成された絶縁膜と、を備え、
    前記絶縁膜は、前記凹部を備えることを特徴とする請求項１に記載の平板表示装置の導電パターンの形成方法。
  4. 前記基板は、プラスチック基板を備えることを特徴とする請求項３に記載の平板表示装置の導電パターンの形成方法。
  5. 前記ベース部材に凹部を形成するステップは、レーザアブレーション法を利用して前記ベース部材の導電パターンが形成された部分にレーザを照射してエッチングすることを含むことを特徴とする請求項１に記載の平板表示装置の導電パターンの形成方法。
  6. 前記ベース部材に凹部を形成するステップは、前記凹部が形成される部分のベース部材の表面を表面処理し、前記ベース部材の表面に溶媒を滴下してエッチングすることを含むことを特徴とする請求項１に記載の平板表示装置の導電パターンの形成方法。
  7. 前記ベース部材の凹部に導電パターンを形成するステップは、インクジェット方式で前記導電性物質を含む溶液を吐出して塗布することを含むことを特徴とする請求項１に記載の平板表示装置の導電パターンの形成方法。
  8. 前記導電パターンは、導電性粒子及び有機バインダーを含むインクをインクジェット方式でパターン塗布した後に焼成して形成することを特徴とする請求項１に記載の平板表示装置の導電パターンの形成方法。
  9. 少なくとも一つの凹部を備えたベース部材と、
    前記ベース部材の凹部に形成された導電パターンと、を備えることを特徴とする薄膜トランジスタ。
  10. 前記ベース部材は、前記少なくとも一つの凹部を備えるプラスチック基板を備えるか、またはプラスチック基板及び前記プラスチック基板上に形成されて前記少なくとも一つの凹部を備える絶縁膜を含むことを特徴とする請求項９に記載の薄膜トランジスタ。
  11. 前記プラスチック基板は、ポリエーテルスルホン、ポリアクリレート、ポリエーテルイミド、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートからなるグループから選択されることを特徴とする請求項１０に記載の薄膜トランジスタ。
  12. 前記絶縁膜は、有機絶縁膜または無機絶縁膜の単一膜または多層膜で構成されるか、または／及び有機−無機ハイブリッド膜で構成されることを特徴とする請求項１０に記載の薄膜トランジスタ。
  13. 前記導電パターンは、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体から選択されるナノ複合体を含むことを特徴とする請求項９に記載の薄膜トランジスタ。
  14. 前記導電性粒子は、Ａｇナノ粒子、Ｐｔ粒子、Ａｕナノ粒子、Ｃｕナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含むことを特徴とする請求項１４に記載の薄膜トランジスタ。
  15. 前記薄膜トランジスタは、
    半導体層、ゲート電極及びソース／ドレイン電極を備え、
    前記導電パターンは、前記ゲート電極及びソース／ドレイン電極のうち少なくとも１つであることを特徴とする請求項９に記載の薄膜トランジスタ。
  16. 第１凹部を備えたベース部材と、
    前記ベース部材の第１凹部に形成されたゲートと、
    前記ゲート及びベース部材上に形成され、前記ベース部材の第１凹部の両側にそれぞれ配列される第２凹部を備えるゲート絶縁膜と、
    前記ゲート絶縁膜の第２凹部に形成されたソース／ドレイン電極と、
    前記ソース／ドレイン電極及びゲート絶縁膜上に形成された半導体層と、を備えることを特徴とする薄膜トランジスタ。
  17. 前記ベース部材は、前記第１凹部を含む基板を備えるか、または前記ベース部材は、基板と、前記基板上に形成されて前記第１凹部を備える絶縁膜と、を備え、
    前記半導体層は、有機半導体層を備え、
    前記基板は、プラスチック基板を備え、
    前記絶縁膜は、有機絶縁膜または無機絶縁膜の単一膜または多層膜で構成されるか、または／及び有機−無機ハイブリッド膜で構成されることを特徴とする請求項１６に記載の薄膜トランジスタ。
  18. 前記ゲートは、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体から選択される物質を含むか、または導電性粒子及び有機バインダーを含むインクをパターン塗布した後に焼成した物質を含み、前記導電性粒子は、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含み、
    前記ソース／ドレイン電極は、Ａｕナノ複合体またはＰｔナノ複合体から選択される物質を含むか、または有機半導体層のＨＯＭＯ値から０.５ｅＶを減算した値より大きい仕事関数を有する金属のナノ粒子またはカーボンナノ粒子のうち一つのナノ粒子及び有機バインダーを含むインクをパターン塗布した後に焼成した物質を含み、前記金属ナノ粒子は、Ａｕナノ粒子またはＰｔナノ粒子のうち一つを含むことを特徴とする請求項１６に記載の薄膜トランジスタ。
  19. 相互離隔された第１凹部を備えるベース部材と、
    前記ベース部材の第１凹部にそれぞれ形成されたソース／ドレイン電極と、
    前記ベース部材及び前記ソース／ドレイン電極上に形成された半導体層と、
    前記半導体層上に形成され、前記ソース／ドレイン電極間に配列される第２凹部を備えるゲート絶縁膜と、
    前記ゲート絶縁膜の第２凹部に形成されたゲート電極と、を備えることを特徴とする薄膜トランジスタ。
  20. 前記ベース部材は、第１凹部を備える基板を備えるか、または前記ベース部材は、基板と、前記基板上に形成されて第１凹部を備える絶縁膜とを備え、
    前記半導体層は、有機半導体層を備え、
    前記基板は、プラスチック基板を備え、
    前記絶縁膜は、有機絶縁膜または無機絶縁膜の単一膜または多層膜で構成されるか、または／及び有機−無機ハイブリッド膜で構成されることを特徴とする請求項１９に記載の薄膜トランジスタ。
  21. 前記ゲートは、Ａｇナノ複合体、Ｃｕナノ複合体、Ａｕナノ複合体、Ｐｔナノ複合体及びカーボンナノ複合体から選択される物質を含むか、または導電性粒子及び有機バインダーを含むインクをパターン塗布した後に焼成した物質を含み、前記導電性粒子は、Ａｇナノ粒子、Ｃｕナノ粒子、Ａｕナノ粒子、Ｐｔナノ粒子、カーボンナノ粒子及び微細グラファイト粒子から選択される粒子を含み、
    前記ソース／ドレイン電極は、Ａｕナノ複合体またはＰｔナノ複合体から選択される物質を含むか、または有機半導体層のＨＯＭＯ値から０.５ｅＶを減算した値より大きい仕事関数を有する金属のナノ粒子またはカーボンナノ粒子のうち一つのナノ粒子及び有機バインダーを含むインクをパターン塗布した後に焼成した物質を含み、前記金属ナノ粒子は、Ａｕナノ粒子またはＰｔナノ粒子のうち一つを含むことを特徴とする請求項２０に記載の薄膜トランジスタ。
JP2005353685A 2004-12-08 2005-12-07 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 Pending JP2006163418A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040103129A KR20060064318A (ko) 2004-12-08 2004-12-08 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
KR1020050030943A KR100637223B1 (ko) 2005-04-14 2005-04-14 박막 트랜지스터 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008284798A Division JP2009105413A (ja) 2004-12-08 2008-11-05 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006163418A true JP2006163418A (ja) 2006-06-22

Family

ID=35840554

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005353685A Pending JP2006163418A (ja) 2004-12-08 2005-12-07 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法
JP2008284798A Revoked JP2009105413A (ja) 2004-12-08 2008-11-05 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008284798A Revoked JP2009105413A (ja) 2004-12-08 2008-11-05 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US7485576B2 (ja)
EP (1) EP1670079B1 (ja)
JP (2) JP2006163418A (ja)
DE (1) DE602005025074D1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041914A (ja) * 2006-08-04 2008-02-21 Chiba Univ 有機薄膜トランジスタ及びその製造方法。
JP2008252072A (ja) * 2007-03-05 2008-10-16 Semiconductor Energy Lab Co Ltd 配線及び記憶素子の作製方法
WO2008129819A1 (ja) * 2007-04-13 2008-10-30 Nikon Corporation 表示素子の製造方法、表示素子の製造装置、及び表示素子
JP2009188132A (ja) * 2008-02-05 2009-08-20 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置、電子機器、電気光学装置の製造方法および電子機器の製造方法
JP2009302441A (ja) * 2008-06-17 2009-12-24 Konica Minolta Holdings Inc 有機ｔｆｔ
JP2010219114A (ja) * 2009-03-13 2010-09-30 Tokyo Institute Of Technology 炭素電極及び炭素電極の製造方法、有機トランジスタ及び有機トランジスタの製造方法
JP2011086084A (ja) * 2009-10-15 2011-04-28 Dainippon Printing Co Ltd タッチパネルセンサ、およびタッチパネルセンサを作製するためのマトリックス型電極基板、及びその製造方法
JP2011129931A (ja) * 2009-12-21 2011-06-30 Samsung Electro-Mechanics Co Ltd 有機薄膜トランジスタ及びその製造方法
US8013326B2 (en) 2007-09-19 2011-09-06 Samsung Electronics Co., Ltd. Organic thin film transistor substrate and method of manufacture
JP2012115761A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 印刷方法及び印刷装置
EP2533103A1 (en) 2011-06-09 2012-12-12 Ricoh Company, Ltd. Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
JP2013115192A (ja) * 2011-11-28 2013-06-10 Ricoh Co Ltd 配線の形成方法、電子素子、および表示装置
JP2014209516A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 機能性素子の製造方法および機能性素子
US9153524B2 (en) 2013-07-05 2015-10-06 Ricoh Company, Ltd. Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element
US9288913B2 (en) 2013-07-02 2016-03-15 Ricoh Company, Ltd. Wiring board and manufacturing method thereof
WO2016068224A1 (ja) * 2014-10-31 2016-05-06 Jsr株式会社 親撥材を用いた薄膜トランジスタ、ｍｏｓ電界効果トランジスタおよびそれらの製造方法
US10155361B2 (en) 2011-11-09 2018-12-18 Corning Incorporated Method of binding nanoparticles to glass
WO2019208241A1 (ja) * 2018-04-24 2019-10-31 株式会社Ｓｃｒｅｅｎホールディングス 有機薄膜トランジスタ用の電極形成方法および電極形成装置、有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595502B2 (en) * 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
TWI295088B (en) * 2005-09-12 2008-03-21 Ind Tech Res Inst Organic thin film transistor with contact hole and method for fabricating the same
KR100672256B1 (ko) * 2005-12-08 2007-01-24 주식회사 탑 엔지니어링 박막 패턴 성형 장치 및 그 성형 방법
US8481161B2 (en) * 2006-06-28 2013-07-09 Samsung Electronics Co., Ltd. Functionalized metal nanoparticle and method for formation of conductive pattern using the same
JP2008041960A (ja) * 2006-08-07 2008-02-21 Nissan Chem Ind Ltd 電子回路部品の製造方法
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
US20080261478A1 (en) * 2007-04-17 2008-10-23 Cok Ronald S Patterning method for light-emitting devices
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
KR100878872B1 (ko) * 2007-09-03 2009-01-15 성균관대학교산학협력단 나노결정 전도성 탄소층을 게이트 전극으로 포함하여 이루어진 유기 박막 트랜지스터, 이의 제조방법 및 이를 포함하여 이루어진 유기 반도체 소자
US7674712B2 (en) * 2007-10-22 2010-03-09 Cok Ronald S Patterning method for light-emitting devices
ES2302477B2 (es) * 2007-12-05 2009-02-16 Universidad Politecnica De Madrid Procedimiento de fabricacion de catodos para diodos luminiscentes.
EP2244302B1 (en) * 2008-02-12 2016-05-18 Konica Minolta Holdings, Inc. Method for forming an organic semiconductor layer and method for manufacturing an organic thin film transistor
KR100931491B1 (ko) * 2008-04-07 2009-12-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 및 그의 제조방법
CN101993032B (zh) * 2009-08-14 2013-03-27 京东方科技集团股份有限公司 微结构薄膜图形和tft-lcd阵列基板制造方法
WO2011043170A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
TWI392419B (zh) * 2009-10-29 2013-04-01 Unimicron Technology Corp 線路結構的製作方法
US8241945B2 (en) * 2010-02-08 2012-08-14 Suniva, Inc. Solar cells and methods of fabrication thereof
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
US9607367B2 (en) 2012-04-20 2017-03-28 Hewlett-Packard Development Company, L.P. Adaptive pattern generation
WO2014008971A1 (en) * 2012-07-13 2014-01-16 Merck Patent Gmbh Organic electronic device comprising an organic semiconductor formulation
KR20140090275A (ko) * 2012-11-21 2014-07-17 삼성전자주식회사 잉크젯 프린팅 기법을 이용한 도전성 패턴 형성 방법
WO2014163773A1 (en) * 2013-03-11 2014-10-09 Applied Materials, Inc. Plasma curing of pecvd hmdso film for oled applications
CN104392901B (zh) * 2014-10-28 2017-08-25 京东方科技集团股份有限公司 一种柔性衬底基板及其制作方法
CN105047677B (zh) * 2015-09-09 2017-12-12 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
KR20210008204A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 표시 장치
CN111162128A (zh) * 2019-12-30 2020-05-15 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法
CN113539811B (zh) * 2021-07-06 2022-07-15 深圳技术大学 导电图案结构及其制备方法与图案化的基底

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566497A (en) * 1979-06-27 1981-01-23 Sumitomo Electric Industries Method of manufacturing integrated circuit
JP4521080B2 (ja) 1999-10-21 2010-08-11 太陽インキ製造株式会社 焼成物パターンの形成方法
EP1243032B1 (en) * 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
CN100334263C (zh) 2001-08-09 2007-08-29 旭化成株式会社 有机半导体元件
JP4951834B2 (ja) 2001-09-19 2012-06-13 日本電気株式会社 薄膜トランジスタ
US6621099B2 (en) * 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
DE10229118A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
JP2004128469A (ja) * 2002-07-31 2004-04-22 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP4618990B2 (ja) * 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
KR100524552B1 (ko) 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
DE10255870A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Verfahren zur Herstellung von organischen Feldeffektransistoren mit Top-Kontakt-Architektur aus leitfähigen Polymeren
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
TWI265762B (en) 2003-01-14 2006-11-01 Sharp Kk Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
US20040178391A1 (en) 2003-01-29 2004-09-16 Conaghan Brian F. High conductivity inks with low minimum curing temperatures
CN100459060C (zh) * 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
JP2004281813A (ja) * 2003-03-17 2004-10-07 Ebara Corp 太陽電池の製造方法
KR100947567B1 (ko) 2003-03-28 2010-03-12 매그나칩 반도체 유한회사 고전압 소자 및 그 제조 방법
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
JP4042625B2 (ja) * 2003-05-16 2008-02-06 セイコーエプソン株式会社 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
US20050247978A1 (en) * 2003-07-09 2005-11-10 Weng Jian-Gang Solution-processed thin film transistor
DE602004006283T2 (de) * 2003-09-02 2007-12-27 Plastic Logic Ltd., Milton Road Herstellung elektronischer bauelemente
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP2006065021A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
US20090191247A1 (en) 2004-12-06 2009-07-30 Nanotechnologies, Inc Anti-Viral Uses Of Carbon And Metal Nanomaterial Compositions

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041914A (ja) * 2006-08-04 2008-02-21 Chiba Univ 有機薄膜トランジスタ及びその製造方法。
JP2008252072A (ja) * 2007-03-05 2008-10-16 Semiconductor Energy Lab Co Ltd 配線及び記憶素子の作製方法
JP5234523B2 (ja) * 2007-04-13 2013-07-10 株式会社ニコン 表示素子の製造方法、表示素子の製造装置、及び表示素子製造用のシート基板
WO2008129819A1 (ja) * 2007-04-13 2008-10-30 Nikon Corporation 表示素子の製造方法、表示素子の製造装置、及び表示素子
US9172063B2 (en) 2007-04-13 2015-10-27 Nikon Corporation Method and apparatus for manufacturing display devices
US8013326B2 (en) 2007-09-19 2011-09-06 Samsung Electronics Co., Ltd. Organic thin film transistor substrate and method of manufacture
KR101501699B1 (ko) 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP2009188132A (ja) * 2008-02-05 2009-08-20 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置、電子機器、電気光学装置の製造方法および電子機器の製造方法
JP2009302441A (ja) * 2008-06-17 2009-12-24 Konica Minolta Holdings Inc 有機ｔｆｔ
JP2010219114A (ja) * 2009-03-13 2010-09-30 Tokyo Institute Of Technology 炭素電極及び炭素電極の製造方法、有機トランジスタ及び有機トランジスタの製造方法
JP2011086084A (ja) * 2009-10-15 2011-04-28 Dainippon Printing Co Ltd タッチパネルセンサ、およびタッチパネルセンサを作製するためのマトリックス型電極基板、及びその製造方法
JP2011129931A (ja) * 2009-12-21 2011-06-30 Samsung Electro-Mechanics Co Ltd 有機薄膜トランジスタ及びその製造方法
JP2012115761A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 印刷方法及び印刷装置
EP2533103A1 (en) 2011-06-09 2012-12-12 Ricoh Company, Ltd. Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
US8877584B2 (en) 2011-06-09 2014-11-04 Ricoh Company, Ltd. Method of manufacturing interconnection member and electronic device
US10155361B2 (en) 2011-11-09 2018-12-18 Corning Incorporated Method of binding nanoparticles to glass
JP2013115192A (ja) * 2011-11-28 2013-06-10 Ricoh Co Ltd 配線の形成方法、電子素子、および表示装置
JP2014209516A (ja) * 2013-04-16 2014-11-06 大日本印刷株式会社 機能性素子の製造方法および機能性素子
US9288913B2 (en) 2013-07-02 2016-03-15 Ricoh Company, Ltd. Wiring board and manufacturing method thereof
US9153524B2 (en) 2013-07-05 2015-10-06 Ricoh Company, Ltd. Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element
WO2016068224A1 (ja) * 2014-10-31 2016-05-06 Jsr株式会社 親撥材を用いた薄膜トランジスタ、ｍｏｓ電界効果トランジスタおよびそれらの製造方法
JPWO2016068224A1 (ja) * 2014-10-31 2017-08-17 Jsr株式会社 親撥材を用いた薄膜トランジスタ、ｍｏｓ電界効果トランジスタおよびそれらの製造方法
US10032920B2 (en) 2014-10-31 2018-07-24 Jsr Corporation Thin film transistor and MOS field effect transistor that include hydrophilic/hydrophobic material, and methods for manufacturing the same
WO2019208241A1 (ja) * 2018-04-24 2019-10-31 株式会社Ｓｃｒｅｅｎホールディングス 有機薄膜トランジスタ用の電極形成方法および電極形成装置、有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ
JPWO2019208241A1 (ja) * 2018-04-24 2021-07-29 株式会社Ｓｃｒｅｅｎホールディングス 有機薄膜トランジスタ用の電極形成方法および電極形成装置、有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ
JP7116962B2 (ja) 2018-04-24 2022-08-12 株式会社Ｓｃｒｅｅｎホールディングス 有機薄膜トランジスタ用の電極形成方法および電極形成装置ならびに有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2009105413A (ja) 2009-05-14
US20060145146A1 (en) 2006-07-06
US7485576B2 (en) 2009-02-03
EP1670079A2 (en) 2006-06-14
EP1670079B1 (en) 2010-12-01
DE602005025074D1 (de) 2011-01-13
EP1670079A3 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
JP2006163418A (ja) 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法
US7485507B2 (en) Organic thin-film transistor, method of fabricating the same, and flat panel display having the same
JP4879652B2 (ja) 薄膜トランジスタの製造方法
EP2077698B1 (en) Organic el device and method for manufacturing the same
JP5565732B2 (ja) 有機薄膜トランジスタ
JP5047539B2 (ja) 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
JP4503544B2 (ja) 有機薄膜のパターニング方法、それを利用した有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP2007019014A (ja) 平板表示装置及びその製造方法
JP2008537631A (ja) ディスプレイの製造方法
JP4455517B2 (ja) 薄膜トランジスタの製造方法
JP2006093652A (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
KR20060064318A (ko) 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
KR100659125B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
US20090072225A1 (en) Flat panel display device having organic thin film transistor and manufacturing method thereof
US7960207B2 (en) Organic thin film transistor and method of fabricating the same
JP2009239033A (ja) 有機薄膜トランジスタまたは／および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
KR100730177B1 (ko) 박막 트랜지스터 및 이의 제조방법
KR100637223B1 (ko) 박막 트랜지스터 제조방법
JP2011108992A (ja) 半導体装置の製造方法、表示装置の製造方法、転写基板
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721