KR100637223B1 - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100637223B1 KR100637223B1 KR1020050030943A KR20050030943A KR100637223B1 KR 100637223 B1 KR100637223 B1 KR 100637223B1 KR 1020050030943 A KR1020050030943 A KR 1020050030943A KR 20050030943 A KR20050030943 A KR 20050030943A KR 100637223 B1 KR100637223 B1 KR 100637223B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- groove
- forming
- gate
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 65
- 239000010408 film Substances 0.000 claims description 60
- 239000002904 solvent Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 75
- 238000007641 inkjet printing Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 238000004381 surface treatment Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- -1 CaSe Chemical compound 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 3
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002094 self assembled monolayer Substances 0.000 description 2
- 239000013545 self-assembled monolayer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 1
- NAZODJSYHDYJGP-UHFFFAOYSA-N 7,18-bis[2,6-di(propan-2-yl)phenyl]-7,18-diazaheptacyclo[14.6.2.22,5.03,12.04,9.013,23.020,24]hexacosa-1(23),2,4,9,11,13,15,20(24),21,25-decaene-6,8,17,19-tetrone Chemical compound CC(C)C1=CC=CC(C(C)C)=C1N(C(=O)C=1C2=C3C4=CC=1)C(=O)C2=CC=C3C(C=C1)=C2C4=CC=C3C(=O)N(C=4C(=CC=CC=4C(C)C)C(C)C)C(=O)C1=C23 NAZODJSYHDYJGP-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- CLYVDMAATCIVBF-UHFFFAOYSA-N pigment red 224 Chemical compound C=12C3=CC=C(C(OC4=O)=O)C2=C4C=CC=1C1=CC=C2C(=O)OC(=O)C4=CC=C3C1=C42 CLYVDMAATCIVBF-UHFFFAOYSA-N 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- UGQZLDXDWSPAOM-UHFFFAOYSA-N pyrrolo[3,4-f]isoindole-1,3,5,7-tetrone Chemical compound C1=C2C(=O)NC(=O)C2=CC2=C1C(=O)NC2=O UGQZLDXDWSPAOM-UHFFFAOYSA-N 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
Abstract
본 발명은 전극과 그 하부층의 접착이 견고해 지고, 전극 형성 시 그 하부층이 손상되는 것이 방지되며, 종래 방법보다 더욱 용이한 박막 트랜지스터 제조방법을 위하여, (i) 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, (ii) 상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계와, (iii) 상기 반도체층 상에 게이트 절연막을 형성하는 단계와, (iv) 적어도 상기 소스 전극과 상기 드레인 전극 사이에 대응하도록, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계와, (v) 상기 게이트 그루브에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.
Description
도 1 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
도 4 내지 도 10은 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
도 11 내지 도 14는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
도 15 내지 도 21은 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판 2: 버퍼층
3: 반도체층 4: 게이트 절연막
5a: 소스 그루브 5: 소스 전극
6a: 드레인 그루브 6: 드레인 전극
7a: 게이트 그루브 7: 게이트 전극
본 발명은 박막 트랜지스터 제조방법에 관한 것으로서, 더 상세하게는 전극과 그 하부층의 접착이 견고해 지고, 전극 형성 시 그 하부층이 손상되는 것이 방지되며, 종래 방법보다 더욱 용이한 박막 트랜지스터 제조방법에 관한 것이다.
박막 트랜지스터는 소스 전극과 드레인 전극, 이 소스 전극과 드레인 전극에 각각 접하는 반도체층, 그리고 이 소스 전극, 드레인 전극 및 반도체층과 절연된 게이트 전극을 구비한 것으로서, 게이트 전극에 소정의 전기적 신호가 인가되면 반도체층에 채널이 형성되어 소스 전극과 드레인 전극 사이에 전기적 신호가 소통되는 소자이다.
이러한 박막 트랜지스터는 액정 디스플레이(LCD: liquid crystal display)나 유기 전계발광 디스플레이(OELD: organic electroluminescence display) 등의 각 화소 또는 드라이버 등에 구비되어 이미지를 구현하기 위한 소자 등으로 사용된다.
이러한 박막 트랜지스터에는 상술한 바와 같이 소스 전극, 드레인 전극 및 게이트 전극이 구비되는데, 이러한 전극은 마스크를 이용한 증착을 통해 패터닝되어 형성되거나 전면 증착 후 포토리소그래피 등의 방법을 통해 패터닝되어 형성된다. 그러나 마스크를 이용한 증착은 마스크 등이 구비된 증착기를 이용해야 하고 증착 후 마스크를 세정하는 공정 등을 거쳐야 한다는 문제점이 있었다. 또한 포토리소그래피 방법을 이용하는 경우 습식 에칭 공정이 혼입된 복잡한 단계를 거쳐야 한다는 문제점이 있었다. 그리고 필요에 따라 박막 트랜지스터의 구성 요소 중 적어도 어느 일부가 유기물로 형성될 수도 있는데, 습식 에칭 공정이 박막 트랜지스 터의 제조공정에 혼입될 시 그 공정 이전에 형성된 박막 트랜지스터의 구성요소가 유기물로 이루어진 구성요소일 경우, 습식 공정 중 손상되어 후에 불량을 야기할 수 있다는 문제점이 있었다.
이러한 문제점을 해결하기 위해, 일본 공개특허공보 제 2004-253681호에는 잉크젯 프린팅 법을 이용하여 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 제조방법이 개시되어 있다. 즉, 전극 형성 물질을 잉크젯 프린팅 법을 이용하여 떨어트림으로써 박막 트랜지스터의 전극을 형성한다는 것이다. 이 방법을 이용하면 어떤 층 상에 형성된 전극은 두께를 가지게 되어 그 하부의 층 상에 돌출되도록 형성된다. 그러나 박막 트랜지스터의 제조공정 중 전극을 형성한 후 게이트 절연막 또는 보호막과 같이 그 전극을 덮는 다른 층을 형성하는 공정이 진행될 수 있다. 이 경우, 그 공정 중 전극과 그 하부층의 접착이 약화되어 후에 불량을 야기하거나, 두께를 가져 돌출되도록 형성된 전극에 의해 그 상부의 층이 평탄하게 형성되지 않고 굴곡을 갖게 되거나, 상부의 층 형성 중 그 하부의 돌출된 전극이 손상될 수 있다는 문제점들이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전극과 그 하부층의 접착이 견고해 지고, 전극 형성 시 그 하부층이 손상되는 것이 방지되며, 종래 방법보다 더욱 용이한 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, (i) 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, (ii) 상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계와, (iii) 상기 반도체층 상에 게이트 절연막을 형성하는 단계와, (iv) 적어도 상기 소스 전극과 상기 드레인 전극 사이에 대응하도록, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계와, (v) 상기 게이트 그루브에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계는, 상기 게이트 절연막의 상기 소스 전극과 상기 드레인 전극 사이에 대응하는 부분에 솔벤트를 떨어트려 게이트 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 그루브에 게이트 전극을 형성하는 단계는, 상기 게이트 그루브에 전극 형성 물질을 떨어트려 게이트 전극을 형성하는 단계인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판 상에 버퍼층을 형성하는 단계와, (ii) 상기 버퍼층 상에 서로 이격된 소스 그루브 및 드레인 그루브를 형성하는 단계와, (iii) 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계와, (iv) 상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계와, (v) 상기 반도체층 상에 게이트 절연막을 형성하는 단계와, (vi) 적어도 상기 소스 전극과 상기 드레인 전 극 사이에 대응하도록, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계와, (vii) 상기 게이트 그루브에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 버퍼층 상에 서로 이격된 소스 그루브 및 드레인 그루브를 형성하는 단계는, 상기 버퍼층의 서로 이격된 위치에 각각 솔벤트를 떨어트려 소스 그루브 및 드레인 그루브를 형성하는 단계이고, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계는, 상기 게이트 절연막의 상기 소스 전극과 상기 드레인 전극 사이에 대응하는 부분에 솔벤트를 떨어트려 게이트 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 소스 그루브 및 상기 드레인 그루브에 각각 전극 형성 물질을 떨어트려 소스 전극 및 드레인 전극을 형성하는 단계이고, 상기 게이트 그루브에 게이트 전극을 형성하는 단계는, 상기 게이트 그루브에 전극 형성 물질을 떨어트려 게이트 전극을 형성하는 단계인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판 상에 게이트 전극을 형성하는 단계와, (ii) 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, (iii) 상기 게이트 전극을 중심으로 서로 이격되도록, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계와, (iv) 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계와, (v) 상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계는, 상기 게이트 절연막 상의 상기 게이트 전극을 중심으로 서로 이격된 부분에 솔벤트를 떨어트려 소스 그루브 및 드레인 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 소스 그루브 및 상기 드레인 그루브에 각각 전극 형성 물질을 떨어트려 소스 전극 및 드레인 전극을 형성하는 단계인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 기판 상에 버퍼층을 형성하는 단계와, (ii) 상기 버퍼층 상에 게이트 그루브를 형성하는 단계와, (iii) 상기 게이트 그루브에 게이트 전극을 형성하는 단계와, (iv) 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, (v) 상기 게이트 전극을 중심으로 서로 이격되도록, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계와, (vi) 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계와, (vii) 상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 버퍼층 상에 게이트 그루브를 형성하는 단계는, 상기 버퍼층 상에 솔벤트를 떨어트려 게이트 그루브를 형성하는 단계이고, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계는, 상기 게이트 절연막 상의 상기 게이트 전극을 중심으로 서로 이격된 부분에 솔벤트를 떨어트려 소스 그루브 및 드레인 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 그루브에 게이트 전극을 형성하는 단계는, 상기 게이트 그루브에 전극 형성 물질을 떨어트려 게이트 전극을 형성하는 단계이고, 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 소스 그루브 및 상기 드레인 그루브에 각각 전극 형성 물질을 떨어트려 소스 전극 및 드레인 전극을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기 반도체층인 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1 내지 도 3은 본 발명의 바람직한 제 1 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 기판(1) 상에 소스 전극(5) 및 드레인 전극(6)을 형성한다. 기판(1)으로는, 글라스재의 기판, 금속재 기판 및 플라스틱재의 기판 등 다양한 재질의 기판이 사용될 수 있다. 이 기판(1) 상의 소스 전극(5) 및 드레인 전극(6)의 형성 방법 으로는, 도전성 물질로 된 층을 기판(1)의 전면(全面)에 증착 등의 방법으로 형성한 후 이를 패터닝하는 방법이 사용될 수도 있고, 마스크를 이용한 증착의 방법이 사용될 수도 있으며, 도전성 물질을 소정의 위치에 떨어트리는 잉크젯 프린팅 방법이 이용될 수도 있는 등 다양한 방법이 이용될 수 있다.
소스 전극(5) 및 드레인 전극(6)을 형성한 후, 이 소스 전극(5) 및 드레인 전극(6)에 각각 접하도록, 즉 그 상부에 반도체층(3)을 형성한다. 이 반도체층(3)은 다양한 무기 반도체 물질 또는 유기 반도체 물질로 형성될 수 있다.
무기 반도체 물질로 형성되는 경우에는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC 또는 Si를 포함하는 것일 수 있다. 유기 반도체 물질로 형성되는 경우에는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 유기 반도체 물질로 반도체층(15)을 형성하는 경우, 디핑(deeping) 또는 스핀 코팅(spin coating) 등의 다양한 방법이 이용될 수 있다.
반도체층(3)을 형성한 후 그 반도체층(3) 상에 게이트 절연막(4)을 형성하여 도 1에 도시된 것과 같은 구조를 만든다. 이 게이트 절연막(4)은 유전체 물질로 형성될 수 있다. 게이트 절연막(4)을 형성하고 이를 대략 80℃에서 소프트 베이킹한 후, 그 표면 에너지(surface energy)를 조절하기 위해 카본 테트라플루오라이드(CF4) 플라즈마, 헥사메틸디실록산(HMDSO: hexamethyldisiloxane) 플라즈마 또는 자기조직화막(SAM: self assembled monolayer) 처리 등을 이용하여 표면처리를 한다. 이 표면처리의 목적은 후술한다.
그 후, 도 2에 도시된 것처럼 적어도 소스 전극(5)과 드레인 전극(6) 사이에 대응하도록, 게이트 절연막(4) 상에 게이트 그루브(7a)를 형성한다. 이 게이트 그루브(7a)를 형성하는 방법으로는 다양한 방법이 이용될 수 있는데, 특히 게이트 절연막(4)의 소스 전극(5)과 드레인 전극(6) 사이에 대응하는 부분에 솔벤트를 떨어트리고 이 솔벤트가 게이트 절연막(4)을 식각하도록 함으로써 게이트 그루브(7a)를 형성할 수 있다.
이때, 이 게이트 그루브(7a)의 폭과 깊이는 게이트 그루브(7a)를 형성하기 위해 떨어트리는 솔벤트의 양을 조절함으로써 제어할 수 있다. 즉, 솔벤트를 배출하는 노즐과 게이트 절연막(4) 사이의 거리, 떨어트리는 횟수, 한 횟수 당 떨어트리는 솔벤트의 양 등을 조절함으로써 생성되는 게이트 그루브(7a)의 폭과 깊이를 조절할 수 있다. 예컨대 솔벤트를 배출하는 노즐과 게이트 절연막(4) 사이의 거리를 증가시키면 솔벤트가 게이트 절연막(4) 상에 더 넓게 퍼지게 되어 형성되는 게이트 그루브(7a)의 폭이 커지게 될 것이다.
이때, 게이트 절연막(4) 상에 떨어진 솔벤트가 과도하게 퍼지지 않도록 하는 것이 필요하다. 즉, 게이트 절연막(4)의 표면이 매끄러워 솔벤트가 넓게 퍼지게 되면 형성되는 게이트 그루브(7a)의 폭이 커지게 되므로, 매우 얇게 게이트 그루브(7a)를 형성하기 위해서는 게이트 절연막(4) 상에 떨어진 솔벤트가 과도하게 퍼지지 않도록 하는 것이 필요하다. 전술한 게이트 절연막(4)의 표면처리는 이를 위한 것이다. 즉, 솔벤트를 게이트 절연막(4) 상에 떨어트려 게이트 그루브(7a)를 형성하기 전에 게이트 절연막(4)을 표면처리 하여 솔벤트와 게이트 절연막(4)의 접촉 각도(contact angle)를 증가시킴으로써, 필요 이상으로 솔벤트가 게이트 절연막(4) 상에 퍼지지 않도록 할 수 있다.
게이트 그루브(7a)를 형성한 후, 이 게이트 그루브(7a)에 게이트 전극(7)을 형성하여 도 3에 도시된 것과 같이 박막 트랜지스터를 완성한다. 이 박막 트랜지스터는 소위 스태거드(staggered)형 박막 트랜지스터이다. 이때, 게이트 전극(7)을 형성하는 방법으로는 증착 및 포토리소그래피 등과 같은 다양한 방법을 이용할 수 있는데, 잉크젯 프린팅 방법을 이용하는 것이 바람직하다.
즉, 전술한 바와 같이 증착 또는 포토리소그래피 등과 같은 방법은 공정이 복잡하며, 특히 포토리소그래피 방법은 습식 에칭 공정이 혼입되는바 이미 형성된 반도체층(3)이 유기물로 형성될 경우에는 그 반도체층(3)에 손상을 주어 불량을 야기할 수 있다. 따라서 게이트 그루브(7a)에 전극 형성 물질을 떨어트려 게이트 전극(7)을 형성하는 잉크젯 프린팅 방법을 이용하는 것이 바람직하다.
이때, 게이트 전극(7)이 형성될 위치에는 게이트 그루브(7a)가 이미 형성되 어 있으므로 전극 형성 물질을 떨어트릴 시 퍼지지 않고 소정의 위치에 게이트 전극(7)이 형성될 수 있다. 또한 이와 같이 제조된 박막 트랜지스터는 게이트 전극(7)이 게이트 그루브(7a) 내에 형성됨으로써 게이트 절연막(4) 외부로 돌출되지 않는다. 따라서 상부에 평탄화막 또는 보호막과 같은 다른 층이 형성될 경우, 그 막이 평탄하게 형성되지 않는 등의 문제점을 방지할 수 있다. 또한 전술한 바와 같이 게이트 전극(7)이 게이트 그루브(7a) 내에 형성되어 게이트 절연막(4) 외부로 돌출되지 않도록 함으로써, 후속 공정 중 게이트 전극(7)에 스트레스가 가해져서 게이트 전극(7)과 게이트 절연막(4)의 접착이 약화되어 후에 불량을 야기하거나, 게이트 전극(7)이 손상되는 것을 방지할 수 있다.
도 4 내지 도 10은 본 발명의 바람직한 제 2 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 4에 도시된 것과 같이 기판(1) 상에 버퍼층(2)을 형성한다. 버퍼층은 기판(1)의 평활성을 유지함과 동시에 기판(1)을 통해 후에 형성될 박막 트랜지스터로 불순물이 침투하는 것을 방지하는 역할을 한다. 버퍼층(2)을 형성하고 이를 대략 80℃에서 소프트 베이킹한 후, 그 표면 에너지를 조절하기 위해 카본 테트라플루오라이드 플라즈마, 헥사메틸디실록산 플라즈마 또는 자기조직화막 처리 등을 이용하여 표면처리를 한다. 이는, 후에 솔벤트를 버퍼층(2) 상에 떨어트려 소정의 그루브를 형성할 시 솔벤트와 버퍼층(2)의 접촉 각도를 증가시킴으로써, 필요 이상으로 솔벤트가 버퍼층(2) 상에 퍼지지 않도록 하기 위함이다.
그 후, 도 5에 도시된 것과 같이 버퍼층(2) 상에 서로 이격된 소스 그루브 (5a) 및 드레인 그루브(6a)를 형성한다. 이 그루브들의 형성 역시 버퍼층(2) 상의 서로 이격된 위치에 솔벤트를 떨어트리고 이 솔벤트가 버퍼층(2)을 식각하도록 함으로써 이루어질 수 있다. 물론 전술한 제 1 실시예에서 설명한 것과 같이 이 소스 그루브(5a) 및 드레인 그루브(6a)의 폭과 깊이 등은, 솔벤트를 배출하는 노즐과 버퍼층(2) 사이의 거리, 떨어트리는 횟수, 한 횟수 당 떨어트리는 솔벤트의 양 등을 조절함으로써 조절할 수 있다.
그 후, 도 6에 도시된 것과 같이 소스 그루브(5a) 및 드레인 그루브(6a)에 각각 소스 전극(5) 및 드레인 전극(6)을 형성한다. 이 소스 전극(5) 및 드레인 전극(6)을 형성하는 방법으로는 증착 및 포토리소그래피 등과 같은 다양한 방법을 이용할 수 있는데, 잉크젯 프린팅 방법을 이용하는 것이 바람직하다.
전술한 제 1 실시예에서는 소스 전극과 드레인 전극은 증착 등의 방법을 이용하여 형성하였으며, 잉크젯 프린팅 방법을 이용하더라도 그루브 내에 배치되지 않고 그 하부 층 상에 돌출되도록 형성되었다. 그러나 그와 같이 돌출되어 형성될 경우, 그 상부에 형성되는 게이트 절연막과 같은 다른 층이 평탄하게 형성되지 않는 문제점이 발생할 수 있으며, 후속 공정 중 돌출된 소스 전극(5) 및 드레인 전극(6)에 스트레스가 가해져서 소스 전극(5) 또는 드레인 전극(6)과 버퍼층(2)의 접착이 약화되어 후에 불량을 야기하거나, 소스 전극(5) 또는 드레인 전극(6)이 손상될 수 있다. 따라서 본 실시예에서와 같이 버퍼층(2)에 소스 그루브(5a) 및 드레인 그루브(6a)를 형성하고 이 그루브에 소스 전극(5) 및 드레인 전극(6)을 형성함으로써, 그러한 문제점들을 방지할 수 있다.
소스 전극(5)과 드레인 전극(6)을 형성한 후, 도 7에 도시된 것과 같이 이 소스 전극(5) 및 드레인 전극(6)과 각각 접촉하도록 반도체층(3)을 형성한다. 전술한 바와 같이, 이 반도체층(3)은 다양한 무기 반도체 물질 또는 유기 반도체 물질로 형성될 수 있다. 유기 반도체 물질로 형성될 경우에는 디핑 또는 스핀 코팅법을 이용하여 형성할 수 있다.
그 후, 도 8에 도시된 것처럼 반도체층(3) 상에 게이트 절연막(4)을 형성하며, 버퍼층(2)을 표면처리한 것과 유사한 방법으로 표면처리를 한다. 표면처리를 한 후, 이 게이트 절연막(4) 상에 도 9에 도시된 것과 같이 적어도 소스 전극(5)과 드레인 전극(6) 사이에 대응하도록 게이트 그루브(7a)를 형성한다. 이 게이트 그루브(7a)는 소스 그루브(5a) 및 드레인 그루브(6a)를 형성한 방법과 동일한 방법으로 형성될 수 있다. 그리고 그 후 이 게이트 그루브(7a)에 게이트 전극(7)을 형성함으로써, 스태거드형 박막 트랜지스터를 완성할 수 있다. 게이트 전극(6)의 형성 역시 소스 전극(5) 및 드레인 전극(6)의 형성방법을 이용할 수 있다.
도 11 내지 도 14는 본 발명의 바람직한 제 3 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 11에 도시된 것처럼 기판(1) 상에 게이트 전극(7)을 형성하고 이를 덮도록 게이트 절연막(4)을 형성한다. 게이트 전극(7)의 형성방법으로는 증착, 포토리소그래피 또는 잉크젯 프린팅 등을 이용할 수 있다.
그 후, 도 12에 도시된 것과 같이 게이트 전극(7)을 중심으로 서로 이격되도록, 게이트 절연막(4) 상에 소스 그루브(5a) 및 드레인 그루브(6a)를 형성한다. 이 소스 그루브(5a) 및 드레인 그루브(6a)를 형성함에 있어서 솔벤트를 게이트 절연막(4) 상에 떨어트려 형성할 경우에는, 이 소스 그루브(5a) 및 드레인 그루브(6a)의 형성에 앞서 게이트 절연막(4)을 표면처리하는 단계가 더 추가될 수 있다. 이 표면처리의 목적 및 방법은 전술한 실시예에서 설명한 것과 동일하다.
소스 그루브(5a) 및 드레인 그루브(6a)를 형성한 후, 도 13에 도시된 것과 같이 소스 그루브(5a) 및 드레인 그루브(6a)에 각각 소스 전극(5) 및 드레인 전극(6)을 형성한다. 이 소스 전극(5) 및 드레인 전극(6)의 형성방법으로는 증착과 같은 방법을 이용할 수 있으나, 공정을 보다 단순화하기 위해 잉크젯 프린팅 법을 이용하는 것이 바람직하다.
그 후, 도 14에 도시된 것과 같이 소스 전극(5) 및 드레인 전극(6)과 각각 접촉하도록 반도체층(3)을 형성함으로써 인버티드 코플래나(inverted coplanar)형 박막 트랜지스터를 완성할 수 있다. 물론 이 경우에도 반도체층(3)으로는 다양한 무기 반도체 물질 또는 유기 반도체 물질을 이용할 수 있다.
한편, 상기 제 3 실시예에 따른 박막 트랜지스터의 제조공정에서는 게이트 전극은 그 하부의 층, 즉 기판(1) 상에 돌출되도록 형성되었으나, 그와 달리 게이트 그루브가 형성되고 그 게이트 그루브에 게이트 전극이 형성되도록 할 수도 있다. 도 15 내지 도 21은 본 발명의 바람직한 제 4 실시예에 따른 박막 트랜지스터 제조공정을 개략적으로 도시하는 단면도들로서, 그와 같은 제조공정을 나타내고 있다.
즉, 도 15에 도시된 것과 같이 기판(1) 상에 버퍼층(2)을 형성한 후, 도 16 에 도시된 것과 같이 이 버퍼층(2) 상에 게이트 그루브(7a)를 형성한다. 이 게이트 그루브(7a)의 형성 방법으로는 전술한 바와 같이 솔벤트를 소정 위치에 떨어트리는 방법을 이용할 수 있다. 게이트 그루브(7a)를 형성한 후, 도 17에 도시된 것과 같이 게이트 그루브(7a)에 게이트 전극(7)을 형성하는데, 이를 위해 다양한 방법을 이용할 수 있으나 역시 전술한 것과 같이 잉크젯 프린팅 법을 이용하는 것이 바람직하다.
이 후에 이루어지는 게이트 절연막(4)의 형성(도 18 참조), 게이트 절연막(4) 상의 소스 그루브(5a) 및 드레인 그루브(6a)의 형성(도 19 참조), 소스 전극(5) 및 드레인 전극(6)의 형성(도 20 참조), 그리고 반도체층(3)의 형성(도 21 참조) 등의 공정은 전술한 제 3 실시예에서 설명한 바와 동일하다.
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 층(layer)에 솔벤트를 떨어트려 소정 깊이와 폭의 그루브를 형성하고 이 그루브에 전극을 형성하여 전극이 층 상에 돌출되지 않도록 함으로써, 그 상부에 형성되는 다른 층이 평탄하게 형성되도록 할 수 있다.
둘째, 층(layer)에 솔벤트를 떨어트려 소정 깊이와 폭의 그루브를 형성하고 이 그루브에 전극을 형성하여 전극이 층 상에 돌출되지 않도록 함으로써, 후속 고정 중 전극에 스트레스가 가해져 전극과 그 하부의 층 사이의 접착이 약화되는 것을 방지할 수 있다.
셋째, 전극을 잉크젯 프린팅 법을 이용하고 습식 에칭 공정이 혼입된 방법을 이용하지 않음으로써, 전극 형성 전에 형성된 유기물이 손상되는 것을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (13)
- 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계;상기 반도체층 상에 게이트 절연막을 형성하는 단계;적어도 상기 소스 전극과 상기 드레인 전극 사이에 대응하도록, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계; 및상기 게이트 그루브에 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계는, 상기 게이트 절연막의 상기 소스 전극과 상기 드레인 전극 사이에 대응하는 부분에 솔벤트를 떨어트려 게이트 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 2항에 있어서,상기 게이트 그루브에 게이트 전극을 형성하는 단계는, 상기 게이트 그루브에 전극 형성 물질을 떨어트려 게이트 전극을 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 기판 상에 버퍼층을 형성하는 단계;상기 버퍼층 상에 서로 이격된 소스 그루브 및 드레인 그루브를 형성하는 단계;상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계;상기 반도체층 상에 게이트 절연막을 형성하는 단계;적어도 상기 소스 전극과 상기 드레인 전극 사이에 대응하도록, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계; 및상기 게이트 그루브에 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 4항에 있어서,상기 버퍼층 상에 서로 이격된 소스 그루브 및 드레인 그루브를 형성하는 단계는, 상기 버퍼층의 서로 이격된 위치에 각각 솔벤트를 떨어트려 소스 그루브 및 드레인 그루브를 형성하는 단계이고, 상기 게이트 절연막 상에 게이트 그루브를 형성하는 단계는, 상기 게이트 절연막의 상기 소스 전극과 상기 드레인 전극 사이에 대응하는 부분에 솔벤트를 떨어트려 게이트 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 5항에 있어서,상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 소스 그루브 및 상기 드레인 그루브에 각각 전극 형성 물질을 떨어트려 소스 전극 및 드레인 전극을 형성하는 단계이고, 상기 게이트 그루브에 게이트 전극을 형성하는 단계는, 상기 게이트 그루브에 전극 형성 물질을 떨어트려 게이트 전극을 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;상기 게이트 전극을 중심으로 서로 이격되도록, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계;상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 7항에 있어서,상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계는, 상기 게이트 절연막 상의 상기 게이트 전극을 중심으로 서로 이격된 부분에 솔벤트를 떨어트려 소스 그루브 및 드레인 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 8항에 있어서,상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 소스 그루브 및 상기 드레인 그루브에 각각 전극 형성 물질을 떨어트려 소스 전극 및 드레인 전극을 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 기판 상에 버퍼층을 형성하는 단계;상기 버퍼층 상에 게이트 그루브를 형성하는 단계;상기 게이트 그루브에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;상기 게이트 전극을 중심으로 서로 이격되도록, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계;상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 소스 전극 및 상기 드레인 전극과 각각 접촉하도록 반도체층을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 10항에 있어서,상기 버퍼층 상에 게이트 그루브를 형성하는 단계는, 상기 버퍼층 상에 솔벤트를 떨어트려 게이트 그루브를 형성하는 단계이고, 상기 게이트 절연막 상에 소스 그루브 및 드레인 그루브를 형성하는 단계는, 상기 게이트 절연막 상의 상기 게이트 전극을 중심으로 서로 이격된 부분에 솔벤트를 떨어트려 소스 그루브 및 드레인 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 11항에 있어서,상기 게이트 그루브에 게이트 전극을 형성하는 단계는, 상기 게이트 그루브에 전극 형성 물질을 떨어트려 게이트 전극을 형성하는 단계이고, 상기 소스 그루브 및 상기 드레인 그루브에 각각 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 소스 그루브 및 상기 드레인 그루브에 각각 전극 형성 물질을 떨어트려 소스 전극 및 드레인 전극을 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 1항 내지 제 12항 중 어느 한 항에 있어서,상기 반도체층은 유기 반도체층인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030943A KR100637223B1 (ko) | 2005-04-14 | 2005-04-14 | 박막 트랜지스터 제조방법 |
| DE602005025074T DE602005025074D1 (de) | 2004-12-08 | 2005-12-06 | Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors |
| EP05111732A EP1670079B1 (en) | 2004-12-08 | 2005-12-06 | Method of forming a conductive pattern of a thin film transistor |
| JP2005353685A JP2006163418A (ja) | 2004-12-08 | 2005-12-07 | 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 |
| US11/296,874 US7485576B2 (en) | 2004-12-08 | 2005-12-08 | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same |
| CN2005101380916A CN1825548B (zh) | 2004-12-08 | 2005-12-08 | 形成导电图案的方法、薄膜晶体管及其制造方法 |
| JP2008284798A JP2009105413A (ja) | 2004-12-08 | 2008-11-05 | 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030943A KR100637223B1 (ko) | 2005-04-14 | 2005-04-14 | 박막 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060108791A KR20060108791A (ko) | 2006-10-18 |
| KR100637223B1 true KR100637223B1 (ko) | 2006-10-23 |
Family
ID=37628352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050030943A KR100637223B1 (ko) | 2004-12-08 | 2005-04-14 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100637223B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI681460B (zh) | 2014-10-31 | 2020-01-01 | 日商Ｊｓｒ股份有限公司 | 使用親撥材料的薄膜電晶體的製造方法、金氧半導體場效電晶體及其製造方法 |
-
2005
- 2005-04-14 KR KR1020050030943A patent/KR100637223B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060108791A (ko) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7485576B2 (en) | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same | |
| US7485507B2 (en) | Organic thin-film transistor, method of fabricating the same, and flat panel display having the same | |
| KR100647693B1 (ko) | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치 | |
| EP2077698B1 (en) | Organic el device and method for manufacturing the same | |
| KR100647695B1 (ko) | 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치 | |
| US7655943B2 (en) | Organic electroluminescent display device having OTFT and method of fabricating the same | |
| US20100264408A1 (en) | Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same | |
| JP2006179855A (ja) | 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法 | |
| KR20060102697A (ko) | 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치 | |
| KR20090128511A (ko) | 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법 | |
| CN107408510B (zh) | 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置 | |
| KR20060064318A (ko) | 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법 | |
| CN101419944B (zh) | 平板显示器的制备方法 | |
| US20080076204A1 (en) | Method for manufacturing a thin film transistor array panel | |
| KR100670379B1 (ko) | 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 | |
| US8710502B2 (en) | Thin film transistor and flat panel display device including the same | |
| US7960207B2 (en) | Organic thin film transistor and method of fabricating the same | |
| KR100637223B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100719546B1 (ko) | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법 | |
| KR100647694B1 (ko) | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법 | |
| JP2008010676A (ja) | 有機薄膜トランジスタ | |
| KR100828967B1 (ko) | 유기 트랜지스터 및 그 제조 방법 | |
| JP2010123655A (ja) | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ | |
| KR101117713B1 (ko) | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 14 |