JP2006179855A - 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法 - Google Patents

薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法 Download PDF

Info

Publication number
JP2006179855A
JP2006179855A JP2005190559A JP2005190559A JP2006179855A JP 2006179855 A JP2006179855 A JP 2006179855A JP 2005190559 A JP2005190559 A JP 2005190559A JP 2005190559 A JP2005190559 A JP 2005190559A JP 2006179855 A JP2006179855 A JP 2006179855A
Authority
JP
Japan
Prior art keywords
derivatives
semiconductor layer
organic semiconductor
source
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005190559A
Other languages
English (en)
Other versions
JP4504877B2 (ja
Inventor
Nam-Choul Yang
南▲チョル▼ 楊
Keito Kin
慧東 金
Min-Chul Suh
▲ミン▼徹 徐
Jae-Bon Koo
在本 具
Sang-Min Lee
▲尚▼旻 李
Hun-Jung Lee
憲貞 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006179855A publication Critical patent/JP2006179855A/ja
Application granted granted Critical
Publication of JP4504877B2 publication Critical patent/JP4504877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Element Separation (AREA)

Abstract

【課題】薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法を提供する。
【解決手段】ゲート電極と、ゲート電極と絶縁されたソース及びドレイン電極と、ゲート電極と絶縁され、ソース及びドレイン電極にそれぞれ接する有機半導体層を含み、有機半導体層は、少なくともチャンネル領域の周囲に、他部と少なくともその結晶構造が異なって変質した変性領域を有することを特徴とする薄膜トランジスタ。
【選択図】図1

Description

本発明は、薄膜トランジスタ(Thin Film Transistor:以下、TFTという)、それを備えた平板表示装置、前記TFTの製造方法、及び前記平板表示装置の製造方法に係り、より詳細には、簡単に有機半導体層のパターニング効果が得られるTFTとそれを備えた平板表示装置、前記TFTの製造方法、及び前記平板表示装置の製造方法に関する。
液晶ディスプレイ素子や有機電界発光ディスプレイ素子または無機電界発光ディスプレイ素子などの平板表示装置に使用されるTFTは、各ピクセルの動作を制御するスイッチング素子及びピクセルを駆動させる駆動素子として使用されている。
このようなTFTは、高農度の不純物でドーピングされたソース/ドレイン領域と、そのソース/ドレイン領域の間に形成されたチャンネル領域を有する半導体層を有し、さらにその半導体層と絶縁されて前記チャンネル領域に対応する領域に位置するゲート電極と、前記ソース/ドレイン領域にそれぞれ接触されるソース/ドレイン電極とを有している。
一方、最近の平板ディスプレイ装置は、薄型化と共にフレキシブルな特性が要求されている。
このようなフレキシブルな特性を得るために、ディスプレイ装置の基板を従来のガラス基板と異なるプラスチック基板を使用する試みが多く行われているが、一方、このようにプラスチック基板を使用する場合には、高温工程を使用することができず、低温工程を使用しなければならない。したがって、従来のポリシリコン系TFTを使用し難いという問題があった。
それを解決するために、最近では有機半導体が紹介されている。有機半導体は、低温工程で形成することができ、低コスト型のTFTを実現できるという長所を有している。
ところが、前記有機半導体は、従来のパターニング方法のフォトリソグラフィ方法を用いてパターニングできないという限界がある。すなわち、アクティブチャンネルの形成のためにパターニングが必要であるが、そのために、従来のような湿式または乾式エッチング工程を利用した方法を使用すれば、有機半導体に損傷を与える虞があり、これらの方法は使用できない。
したがって、半導体層について新たなパターニング方法が要求されている。
本発明は、前記のような問題点を解決するためになされたものであって、半導体層に簡単にパターニング効果が得られるTFTとそれを備えた平板表示装置、前記TFTの製造方法、及び前記平板表示装置の製造方法を提供するところにその目的がある。
前記目的を達成するために、本発明は、ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層を含み、前記有機半導体層は、少なくともチャンネル領域の周囲に、他部と少なくともその結晶構造が異なって変質した変性領域を有することを特徴とするTFTを提供する。
また本発明は、前記した目的を達成するために、基板と、該基板上に備えられたものであって、ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層とを含む少なくとも一つのTFTと、該TFTのソース及びドレイン電極のうち、何れか一つと電気的に連結された画素電極を含み、前記有機半導体層は、少なくともチャンネル領域の周囲に、他部と少なくともその結晶構造が異なって変質した変性領域を有することを特徴とする平板表示装置を提供する。
本発明は、また、ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層を含むTFTの製造方法において、前記有機半導体層を形成した後に、前記有機半導体層の少なくともチャンネル領域の周囲を光照射するか、熱処理するステップを更に含むことを特徴とするTFTの製造方法を提供する。
さらに、本発明は、基板上に、ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、を含むTFTを形成するステップと、前記TFTのソース及びドレイン電極のうち、何れか一つと電気的に連結された画素電極を形成するステップを含み、前記有機半導体層を形成した後には、前記有機半導体層の少なくともチャンネル領域の周囲を光照射するか、熱処理するステップと、を更に含むことを特徴とする平板表示装置の製造方法を提供する。
本発明によれば、次のような効果が得られる。
第一に、半導体層を形成するに際して別途のパターニング工程なしに、結晶サイズの差により隣接したTFTと区別するパターニング効果が得られるので、複雑なパターニング工程を省略できる。
第二に、乾式または湿式エッチング工程が除かれて、アクティブチャンネルの特性の低下を最小化できる。
第三に、アクティブチャンネルを除いた部位の半導体層全体をエッチングする必要がないため、工程時間の短縮及び効率性の向上を図ることができる。そして、パターニング工程による湿式工程が除かれるため、工程単純化及び効率性を向上させることが可能である。
第四に、チャンネル領域を隣接したTFTと区別させることで漏れ電流を減少させることができる。
第五に、チャンネル領域の結晶のサイズを拡大して、モビリティの特性を向上させることが可能である。
以下、添付された図面に示された本発明の一実施形態を参照して、本発明を更に詳細に説明する。
図1は、本発明の好ましい一実施形態に係るTFTを示す断面図である。
まず、図1から分かるように、本発明に係るTFT10、10’は基板11上に備えられている。前記基板11としては、フレキシブル基板を使用することができ、例えば、プラスチック材の基板を利用することができる。しかし、必ずしもそれに限定されるものではなく、ガラス材または金属材の基板の場合にも、薄く形成されたフレキシブルなものであれば如何なるものでもよい。
基板11上に形成されたTFT10、10’は、隣接して備えられたものであって、その構造が同一である。以下では、まず、そのうち一つのTFT10についてその構造を説明する。
前記基板11上には、所定パターンのゲート電極12が形成され、そのゲート電極12を覆うようにゲート絶縁膜13が形成されている。そして、ゲート絶縁膜13の上部には、ソース/ドレイン電極14がそれぞれ形成されている。そのソース/ドレイン電極14は、図1から分かるように、ゲート電極12の一部と重畳させることができるが、必ずしもこれに限定されるものではない。前記ソース/ドレイン電極14の上部には有機半導体層15が全面に形成されている。
前記有機半導体層15は、ソース/ドレイン領域15bとそのソース/ドレイン領域15bとを連結するチャンネル領域15aを備えている。前記有機半導体層15としては、n型またはp型有機半導体を使用してもよく、ソース/ドレイン領域15bのみにn型またはp型不純物をドーピングしてももよい。
前記有機半導体層15を形成する有機半導体物質としては、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体などを使用することができる。
このように形成された有機半導体層15は、図1から分かるように、全面蒸着されているため、別途のパターニングを行わない場合、隣接したTFT10、10’の間にクロストークを引き起こす。
このような隣接したTFT10、10’の間のクロストークを防止するために、本発明では、隣接したTFT10、10’の間に他部と少なくともその結晶構造を異ならせるために変質した変性領域15cを備えている。
この境界領域15cは、一つのTFT10の観点から見れば、そのチャンネル領域15aの周囲に位置されており、有機半導体層15をパターニングする効果を引き起こす。
このような変性領域15cは、有機半導体層15を分解、相変化または光酸化させてその結晶構造を異ならせて形成されており、本発明の一実施形態は、そのために有機半導体層15に図2及び図3のように光照射を行う。
図2は、有機半導体層15にレーザーを照射して変性領域15cを形成する方法を示したものであり、図3は、紫外線を利用した露光方法を示したものである。
すなわち、図2のように、有機半導体層15の変性領域15cに対応する領域にレーザーを照射すれば、そのレーザーにより局部的に発生した熱が、前記有機半導体層15の有機物を分解、相変化または光酸化させて、その結晶構造を他部と異なる状態に変質させる。
また、図3のように、遮蔽部41と開口部42とを有するマスク40を介して紫外線で露光すれば、開口部42を通じて露光された部分の有機半導体層15が分解、相変化、または光酸化されて、その結晶構造が他部と異なった状態に変質する。
このように変質した変性領域15cは、他部よりその結晶のサイズが小さくなるなど、その他の有機物の特性が変わる。
このように、有機半導体層15に他部と結晶構造とが異なる変性領域15cを形成するのは、変性領域15cにおける抵抗成分を増大させて、その部分を通じてキャリアの移動を防止するためである。
有機半導体層15において、有機物の結晶のサイズが小さくなるなどの有機物が変質すると有機物の抵抗が大きくなり、それにより、変性領域15cがキャリア移動に対する障壁となる。したがって、隣接したTFTとのパターニング効果が得られる。
このように有機半導体層15に光照射を行うと、その光照射された部分での電流移動度は急激に低下する。このことは、J.Fickerらによって既に明らかになっている(Applied Physics Letters vol.85(2004)、pp.1377−1379を参照)。
本発明者らはこのような原理を利用して、有機半導体層15をパターニングする効果を得て、有機半導体層15の特定領域のみに局部的に光照射して前記した変性領域15cを形成し、その変性領域15cにより有機半導体層15がパターニングされる効果を得た。
一方、前記のような変性領域15cは、その他にも多様な方法によって得ることができる。
Rongbin・Yeらによれば、常温で蒸着されたペンタセン膜は、温度を上げれば約60℃で最大結晶度を示すが、80℃以上では結晶のグレインサイズが小さくなり、表面粗度が大きく増加するという事実が明らかになっている(Jpn.J.Appl.Phys.Vol.42(2003)、pp.4473−4475を参照)。
また、F.Dinelliらによれば、alpha−sexithienyl(a−6T)を90℃でアニーリングすれば、モーフォロジーが変わって素子特性が低下するという事実が明らかになっており(Synthetic Metals 146(2004)pp.373376を参照)、Brian・A.Mattisらによれば、ポリ(3−ヘキシルチオフェン)を高温でアニーリングすれば、更に酸化されやすく、素子の特性が低下するという事実が明らかになっている(Mat.Res.Soc.Symp.Proc.Vol.771(2003)L10.35.1を参照)。
このような事実を利用すれば、前記変性領域15cに対応する有機半導体層15の一部を局部的に熱処理すると、その部分で有機半導体層15の変性が起こり、特性が低下した変性領域15cを形成することができる。
このような局部的な熱処理は、前記変性領域15cに対応する有機半導体層15の一部に赤外線などの加熱可能な光照射を利用することができるが、必ずしもこれに限定されるものではなく、基板11の下部にヒーティング用の熱線パターンを配置させて、有機半導体層15に局部的な熱処理を行うことができる。
このような変性領域は多様なパターンで形成することができる。
図4ないし図17は、そのパターンについての実施形態を示すものであり、変性領域15cのパターンは、図面に例示されたパターンに限定されず多様なパターンが考えられる。図4ないし図17で図面符号12aは、ゲート電極12にゲート信号を与えるゲート配線であり、14aは、ソース/ドレイン電極14のうち、何れか一方に連結された配線である。
図4ないし図7は、前記変性領域15cの境界が少なくてもチャンネル領域15aを取り囲んだ閉曲線状に形成された形態を示すものである。その時、変性領域15cは、図4及び図6から分かるように、所定の厚さを有する線状に閉曲線を形成してもよく、図5及び図7から分かるように、チャンネル領域15aの外側の全領域に変性領域15cを形成して、内側境界を閉曲線状に形成してもよい。
前記変性領域15cの境界が、図4及び図5から分かるように、ゲート電極12の一部が重畳するように形成されてもよく、図6及び図7から分かるように、ゲート電極12の外側に形成されてもよい。その時、図4及び図5に係る実施形態のように、グルーブ16をゲート配線12aの内側に位置させ、図6及び図7に係る実施形態のように、グルーブ16をゲート配線12aの外側に位置させても良い。
前記変性領域15cは、図8ないし図15から分かるように、その境界が一対の平行線状に形成することができる。その時、前記平行線の間にチャンネル領域15aが位置している。
その時、変性領域15cは、図8、図10、図12及び図14から分かるように、所定の厚さを有する線状に形成してもよく、図9、図11、図13及び図15から分かるように、チャンネル領域15aの外側の全領域に変性領域15cを形成させて、内側境界を平行線状にしてもよい。
また、それらの一対の平行線は、図8ないし図11のように、ゲート配線12aに平行していてもよく、図12ないし図15のように、ソース/ドレイン電極14のうち、何れか一方に連結された配線14aに平行していてもよい。
そして、前記変性領域15cは、その内側境界が図8及び図9から分かるように、ゲート電極12を横切ってゲート配線12aの内側に位置するように形成してもよく、図10及び図11から分かるように、ゲート電極12の外側にゲート配線12aの外側に形成されてもよい。
また、前記変性領域15cは、その内側境界が図12及び図13から分かるように、ソース/ドレイン電極14を横切って形成してもよく、図14及び図15から分かるように、ソース/ドレイン電極14の外側に形成してもよい。
さらに、前記変性領域15cは、図16及び図17から分かるように、ニ対の平行線状に形成することができる。その時、前記二対の平行線状の変性領域15cの間にチャンネル領域15aが位置する。それらの二対の平行線のうち、一対はゲート配線12aに平行していてもよく、他の一対は、ソース/ドレイン電極14のうち、何れか一つに連結された配線14aに平行していてもよい。そして、その範囲も、図16から分かるように、ゲート電極12及びソース/ドレイン電極14を横切るように形成してもよく、図17から分かるように、ゲート電極12及びソース/ドレイン電極14の外側に形成してもよい。
このように、図4ないし図17から分かるように、前記変性領域15cは、少なくとも前記ソース/ドレイン領域15bとチャンネル領域15aとを連結する線にほぼ平行な線を更に含むことができる。これにより、ゲート電極12に信号が入力された時に形成されるチャンネル領域15aの幅を設定する効果が得られ、結果的に、半導体層15のパターニング効果を更に上げ得る。
一方、本発明のTFTは、このように図1のような積層構造を有する形態だけではなく、多様な積層構造を有するように形成することができる。
その一実施形態は、図18から分かるように、ゲート絶縁膜13を形成した後に有機半導体層15を形成し、その後、ソース/ドレイン電極14を有機半導体層15上に形成したものである。この際、有機半導体層15に光照射して変性領域15cを形成する工程は、有機半導体層15の形成後であって、ソース/ドレイン電極14の形成前に行う。
図19は、本発明の他の一実施形態を示すものであって、有機半導体層15を別途の保護膜17の上部に形成したものである。図19での保護膜17は、ソース/ドレイン電極14、14’を覆うように形成されたものであって、所定の開口部17a、17a’が形成されており、その一部にチャンネル領域15a、15a’を備えている。
前記保護膜17としては、無機物及び/または有機物を使用することができるが、無機物としてSiO、SiNx、Al、TiO、Ta、HfO、ZrO、BST、PZTなどが使用可能であり、有機物として一般汎用高分子(PMMA、PS)、フェノール基を有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、ふっ素系高分子、p−キシレン系高分子、ビニルアルコール系高分子及びそれらのブレンドなどが使用可能である。また、無機−有機積層膜も利用可能である。
また、前記保護膜17の有機半導体層15と隣接した最上部には、OTS、HMDSなどのSAM処理が可能であり、ふっ素系高分子や一般汎用高分子の超薄膜のコーティング処理が可能である。
図20は、本発明のその他の一実施形態を示すものであって、スタッガード構造のTFTに適用したものである。
すなわち、基板上にソース/ドレイン電極14、14’が形成され、そのソース/ドレイン電極14、14’を覆うように有機半導体層15が形成されている。そして、有機半導体層15を覆うようにゲート絶縁膜13が形成され、有機半導体層15のチャンネル領域15a、15a’に対応するようにゲート電極12、12’が形成されている。
その時、TFT10、10’の間の有機半導体層15には、変性領域15cが備えられている。
したがって、有機半導体層15への局部的な変質、例えば、前記した光照射または熱処理は、基板11上にソース/ドレイン電極14、14’を形成し、それを覆うように有機半導体層15を形成した後に行われる。
また、図21のように、第一に有機半導体層15を基板11上に形成した後、ソース/ドレイン電極14、14’を形成してもよい。その時にはもちろん、基板11上に有機半導体層15を形成した後、直ちに光照射または熱処理を行うことができる。
図20及び図21のような実施形態において、前記基板11の有機半導体層15と隣接した最上部には、OTS、HMDSなどのSAM処理が可能であり、ふっ素系高分子や一般汎用高分子の超薄膜のコーティング処理が可能である。
そのような変性領域15cは、その外にも多様なTFT構造に適用できる。
前記のような構造のTFTは、LCDまたは有機電界発光表示装置のような平板表示装置に用いることができる。
図22は、そのうちの一例である有機電界発光表示装置に前記TFTを適用したものである。
図22は、有機電界発光表示装置の一つの副画素を示すものであり、そのような各副画素には、自発光素子として有機電界発光素子(以下、“EL素子”という)を備えており、少なくても一つ以上のTFTが備えられている。そして、図示されていないが、別途のキャパシタが更に備えられている。
そのような有機電界発光表示装置は、EL素子(OLED)の発光色によって多様な画素パターンを有するが、好ましくは、赤色(R)、緑色(G)、青色(B)の画素を備えている。
そのようなR、G、Bの各副画素は、図22から分かるようなTFT構造と自発光素子であるEL素子(OLED)を有する。そして、TFTを備えているが、そのTFTは、前記した実施形態に係るTFTを用いることができる。しかし、必ずしもそれに限定されるものではなく、多様な構造のTFTを使用することができる。
図22から分かるように、絶縁基板21上に前記したTFT20が備えられている。
図22に示すように、前記TFT20は、基板21上に所定パターンのゲート電極22が形成され、そのゲート電極22を覆うようにゲート絶縁膜23が形成されている。そして、ゲート絶縁膜23の上部にはソース/ドレイン電極24がそれぞれ形成されている。前記ソース/ドレイン電極24の上部には有機半導体層25が覆われている。
前記有機半導体層25は、ソース/ドレイン領域25bと、そのソース/ドレイン領域25bとを連結するチャンネル領域25aを備えており、変性領域25cを有している。その変性領域25cについては、前記した通りであるため、その詳細な説明を省略する。
有機半導体層25が形成された後には、前記TFT20を覆うようにパッシベーション膜28が形成されるが、そのパッシベーション膜28は、単層または複数層の構造として形成されており、有機物、無機物、または有/無機複合物から形成することができる。
前記パッシベーション膜28の上部には、EL素子30の一電極である画素電極31が形成され、その上部に画素定義膜29が形成されており、その画素定義膜29に所定の開口部29aを形成した後、EL素子30の有機発光膜32を形成する。
前記EL素子30は、電流の流れによってR、G、Bの光を発光して所定の画像情報を表示するものであって、TFT20のソース/ドレイン電極24のうち、何れか一方の電極に連結された画素電極31と、全体画素を覆うように備えられた対向電極33、及びそれらの画素電極31と対向電極33の間に配置されて発光する有機発光膜32から構成されている。
前記画素電極31と対向電極33は、前記有機発光膜32によって互いに絶縁されており、有機発光膜32に相異なる極性の電圧を与えて、有機発光膜32で発光させる。
前記有機発光膜32としては、低分子または高分子の有機膜が使用できるが、低分子有機膜を使用する場合、ホール注入層(Hole Injection Layer:HIL)、ホール輸送層(Hole Transport Layer:HTL)、発光層(Emission Layer:EML)、電子輸送層(Electron Transport Layer:ETL)、電子注入層(Electron Injection Layer:EIL)などが単一あるいは複合の構造として積層されて形成されることができ、使用できる有機材料も銅フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニル−ベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq3)などをはじめとして多様に適用できる。それらの低分子有機膜は、真空蒸着の方法で形成することができる。
高分子有機膜の場合には、概略ホール輸送層(HTL)及び発光層(EML)で形成された構造を有していてもよく、その時、前記ホール輸送層としてPEDOTを使用し、発光層としてPPV(Poly−Phenylenevinylene)系及びポリフルオレン(Polyfluorene)系などの高分子有機物質を使用し、それをスクリーン印刷やインクジェット印刷方法などで形成できる。
前記のような有機膜は、必ずしもそれに限定されるものではなく、多様な実施形態を適用することができる。
前記画素電極31はアノード電極の機能を有し、前記対向電極33はカソード電極の機能を有するが、もちろん、それらの画素電極31と対向電極33との極性は逆であっても構わない。
本発明は、必ずしも上述の構造に限定されるものではなく、多様な有機電界発光表示装置の構造をそのまま適用することができる。
液晶表示装置の場合には、それとは異なり、前記画素電極31を覆う下部配向膜(図示せず)を形成することによって、液晶表示装置の下部基板の製造を完成する。
このように、本発明に係るTFTは、図22のように各副画素に搭載されてもよく、画像が具現されていないドライバ回路(図示せず)またはその他の電子回路にも搭載できる。
また、有機電界発光表示装置は、基板21としてフレキシブルなプラスチック基板への使用に適している。
以上のように、本発明の好ましい実施形態を参照して説明したが、当業者ならば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することが可能である。
本発明の方法及び装置は、TFTを利用した平板表示装置の製造技術分野に好適に適用することができる。
本発明の好ましい一実施形態に係るTFTの構造を示す断面図である。 図1のTFTを製造する方法の一例を示す断面図である。 図1のTFTを製造する方法の他の一例を示す断面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 変性領域のパターンを示す平面図である。 TFTの積層構造を示す断面図である。 TFTの積層構造を示す断面図である。 TFTの積層構造を示す断面図である。 TFTの積層構造を示す断面図である。 図1に係るTFTを有機電界発光表示装置に適用した場合の断面図である。
符号の説明
10、10’ 薄膜トランジスタ(TFT)
11 基板
12 ゲート電極
13 ゲート絶縁膜
14、14’ ソース/ドレイン電極
15 有機有機半導体層
15a、15a’ チャンネル領域
15b、15b’ ソース/ドレイン領域
15c 変性領域

Claims (38)

  1. ゲート電極と、
    該ゲート電極と絶縁されたソース及びドレイン電極と、
    前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、を備え、
    前記有機半導体層は、少なくともチャンネル領域の周囲に、他部と少なくともその結晶構造が異なって変質した変性領域を有することを特徴とする薄膜トランジスタ。
  2. 前記変性領域の結晶のサイズは、他部の結晶のサイズより小さいことを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記変性領域は、他部より電流移動度が小さいことを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 前記変性領域は、該変性領域が形成される領域に対する光照射によって備えられていることを特徴とする請求項1に記載の薄膜トランジスタ。
  5. 前記変性領域は、該変性領域が形成される領域に対する熱処理によって備えられていることを特徴とする請求項1に記載の薄膜トランジスタ。
  6. 前記変性領域は、少なくともその境界が前記チャンネル領域を取り囲んだ閉曲線状になるように備えられていることを特徴とする請求項1に記載の薄膜トランジスタ。
  7. 前記変性領域は、少なくともその境界が、その間に前記チャンネル領域が位置した少なくとも一対の平行線状からなることを特徴とする請求項1に記載の薄膜トランジスタ。
  8. 前記変性領域は、少なくともその境界が、少なくとも前記ソース領域、チャンネル領域及びドレイン領域を連結する線にほぼ平行に備えられていることを特徴とする請求項1に記載の薄膜トランジスタ。
  9. 前記ゲート電極を覆うように絶縁膜が備えられ、
    前記有機半導体層は、前記絶縁膜上に形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  10. 前記ゲート電極を覆うように絶縁膜が備えられ、
    前記ソース及びドレイン電極は前記絶縁膜上に形成され、
    前記絶縁膜とソース及びドレイン電極とを覆い、前記ゲート電極に対応するように開口部を有する保護膜更に備えられ、
    前記有機半導体層は、前記保護膜上に形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  11. 基板上に前記ソース及びドレイン電極が備えられ、
    前記有機半導体層は、前記ソース及びドレイン電極を覆うように前記基板上に形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  12. 基板上に前記有機半導体層が備えられ、
    前記ソース及びドレイン電極は、前記有機半導体層上に形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  13. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  14. 基板と、
    該基板上に備えられたものであって、ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層を含む少なくとも一つの薄膜トランジスタと、
    前記薄膜トランジスタのソース及びドレイン電極のうち、何れか一方と電気的に連結された画素電極と、を含み、
    前記有機半導体層は、少なくともチャンネル領域の周囲に、他部と少なくともその結晶構造が異なって変質した変性領域を有することを特徴とする平板表示装置。
  15. 前記変性領域の結晶のサイズは、他部の結晶のサイズより小さいことを特徴とする請求項14に記載の平板表示装置。
  16. 前記変性領域は、他部より電流移動度が小さいことを特徴とする請求項14に記載の平板表示装置。
  17. 前記変性領域は、該変性領域が形成される領域に対する光照射により備えられていることを特徴とする請求項14に記載の平板表示装置。
  18. 前記変性領域は、該変性領域が形成される領域に対する熱処理により備えられていることを特徴とする請求項14に記載の平板表示装置。
  19. 前記変性領域は、少なくともその境界が前記チャンネル領域を取り囲んだ閉曲線状になるように備えられていることを特徴とする請求項14に記載の平板表示装置。
  20. 前記変性領域は、少なくともその境界が、その間に前記チャンネル領域が位置した少なくとも一対の平行線状からなることを特徴とする請求項14に記載の平板表示装置。
  21. 前記変性領域は、少なくともその境界が、少なくとも前記ソース領域、チャンネル領域、及びドレイン領域を連結する線にほぼ平行に備えられていることを特徴とする請求項14に記載の平板表示装置。
  22. 前記ゲート電極を覆うように絶縁膜が備えられ、
    前記有機半導体層は、前記絶縁膜上に形成されていることを特徴とする請求項14に記載の平板表示装置。
  23. 前記ゲート電極を覆うように絶縁膜が備えられ、
    前記ソース及びドレイン電極は前記絶縁膜上に形成され、
    前記絶縁膜とソース及びドレイン電極とを覆い、前記ゲート電極に対応するように開口部を有する保護膜が更に備えられ、
    前記有機半導体層は、前記保護膜上に形成されていることを特徴とする請求項14に記載の平板表示装置。
  24. 基板上に前記ソース及びドレイン電極が備えられ、
    前記有機半導体層は、前記ソース及びドレイン電極を覆うように前記基板上に形成されていることを特徴とする請求項14に記載の平板表示装置。
  25. 基板上に前記有機半導体層が備えられ、
    前記ソース及びドレイン電極は、前記有機半導体層上に形成されていることを特徴とする請求項14に記載の平板表示装置。
  26. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項14に記載の平板表示装置。
  27. ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、を含む薄膜トランジスタの製造方法において、
    前記有機半導体層を形成した後には、前記有機半導体層の少なくともチャンネル領域の周囲を光照射するステップを更に含むことを特徴とする薄膜トランジスタの製造方法。
  28. 前記光照射するステップは、前記有機半導体層にレーザーを照射するステップであることを特徴とする請求項27に記載の薄膜トランジスタの製造方法。
  29. 前記光照射するステップは、前記有機半導体層に紫外線を照射するステップであることを特徴とする請求項27に記載の薄膜トランジスタの製造方法。
  30. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項27に記載の薄膜トランジスタの製造方法。
  31. ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、を含む薄膜トランジスタの製造方法において、
    前記有機半導体層を形成した後には、前記有機半導体層の少なくともチャンネル領域の周囲を熱処理するステップを更に含むことを特徴とする薄膜トランジスタの製造方法。
  32. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項31に記載の薄膜トランジスタの製造方法。
  33. 基板上に、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、を含む薄膜トランジスタを形成するステップと、
    前記薄膜トランジスタのソース及びドレイン電極のうち、何れか一方と電気的に連結された画素電極を形成するステップと、を含み、
    前記有機半導体層を形成した後には、前記有機半導体層の少なくともチャンネル領域の周囲を光照射するステップを更に含むことを特徴とする平板表示装置の製造方法。
  34. 前記光照射するステップは、前記有機半導体層にレーザーを照射するステップであることを特徴とする請求項33に記載の平板表示装置の製造方法。
  35. 前記光照射するステップは、前記有機半導体層にUV紫外線を照射するステップであることを特徴とする請求項33に記載の平板表示装置の製造方法。
  36. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項33に記載の平板表示装置の製造方法。
  37. 基板上に、ゲート電極と、該ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、を含む薄膜トランジスタを形成するステップと、
    前記薄膜トランジスタのソース及びドレイン電極のうち、何れか一方と電気的に連結された画素電極を形成するステップと、を含み、
    前記有機半導体層を形成した後には、前記有機半導体層の少なくともチャンネル領域の周囲を熱処理するステップを更に含むことを特徴とする平板表示装置の製造方法。
  38. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有しないフタロシアニン及びそれらの誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸ジアンヒドリド及びその誘導体、ピロメリットジアンヒドリド及びその誘導体、ピロメリットジイミド及びそれらの誘導体、チオフェンを含む共役系高分子及びその誘導体、及びフルオレンを含む高分子及びその誘導体のうち、少なくとも何れか一つを含むことを特徴とする請求項37に記載の平板表示装置の製造方法。
JP2005190559A 2004-12-23 2005-06-29 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法 Active JP4504877B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111097A KR100670255B1 (ko) 2004-12-23 2004-12-23 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
JP2006179855A true JP2006179855A (ja) 2006-07-06
JP4504877B2 JP4504877B2 (ja) 2010-07-14

Family

ID=36075536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190559A Active JP4504877B2 (ja) 2004-12-23 2005-06-29 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法

Country Status (6)

Country Link
US (2) US20060138405A1 (ja)
EP (1) EP1675196B1 (ja)
JP (1) JP4504877B2 (ja)
KR (1) KR100670255B1 (ja)
CN (1) CN1819299B (ja)
DE (1) DE602005019839D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034578A (ja) * 2006-07-28 2008-02-14 Sony Corp 半導体装置およびその製造方法
JP2010045327A (ja) * 2008-08-11 2010-02-25 Korea Electronics Telecommun 有機薄膜の局所的結晶化方法及びこれを利用した有機薄膜トランジスタの製造方法
JP2011258891A (ja) * 2010-06-11 2011-12-22 Fuji Xerox Co Ltd 有機トランジスタ及び有機トランジスタの製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
KR100787438B1 (ko) * 2005-12-12 2007-12-26 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 유기발광 디스플레이 장치
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI358964B (en) * 2006-04-12 2012-02-21 Au Optronics Corp Electroluminescence display element and method for
JP5147215B2 (ja) * 2006-10-31 2013-02-20 株式会社日立製作所 表示素子の画素駆動回路およびこれを利用した表示装置
CN101325219B (zh) * 2007-06-15 2010-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
JP4589373B2 (ja) * 2007-10-29 2010-12-01 株式会社リコー 有機トランジスタ、有機トランジスタアレイ及び表示装置
KR101424012B1 (ko) * 2008-03-04 2014-08-04 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
KR101084198B1 (ko) * 2010-02-24 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
CN102723307A (zh) * 2011-03-30 2012-10-10 京东方科技集团股份有限公司 一种制备阵列基板的方法及tft结构
CN102504213B (zh) * 2011-11-15 2013-08-28 上海交通大学 可溶性含苯四羰基二亚胺基团的全共轭聚合物及制备方法
GB2515750B (en) * 2013-07-01 2017-11-15 Flexenable Ltd Supressing Leakage Currents in a Multi - TFT Device
JP2015019000A (ja) * 2013-07-12 2015-01-29 ソニー株式会社 電子デバイス及びその製造方法、並びに、画像表示装置及び画像表示装置を構成する基板
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818125A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JP2003508797A (ja) * 1999-08-24 2003-03-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
JP2005101520A (ja) * 2003-09-24 2005-04-14 Lucent Technol Inc 凹凸パターン化を伴う半導体層

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498114B1 (en) * 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
WO2001008241A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device
US6696370B2 (en) * 2000-06-16 2004-02-24 The Penn State Research Foundation Aqueous-based photolithography on organic materials
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2005079203A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
KR100592278B1 (ko) * 2004-06-08 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818125A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JP2003508797A (ja) * 1999-08-24 2003-03-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
JP2005101520A (ja) * 2003-09-24 2005-04-14 Lucent Technol Inc 凹凸パターン化を伴う半導体層

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034578A (ja) * 2006-07-28 2008-02-14 Sony Corp 半導体装置およびその製造方法
JP2010045327A (ja) * 2008-08-11 2010-02-25 Korea Electronics Telecommun 有機薄膜の局所的結晶化方法及びこれを利用した有機薄膜トランジスタの製造方法
JP2011258891A (ja) * 2010-06-11 2011-12-22 Fuji Xerox Co Ltd 有機トランジスタ及び有機トランジスタの製造方法

Also Published As

Publication number Publication date
US20100099215A1 (en) 2010-04-22
KR100670255B1 (ko) 2007-01-16
US20060138405A1 (en) 2006-06-29
JP4504877B2 (ja) 2010-07-14
CN1819299B (zh) 2013-01-30
CN1819299A (zh) 2006-08-16
DE602005019839D1 (de) 2010-04-22
EP1675196B1 (en) 2010-03-10
EP1675196A1 (en) 2006-06-28
US8043887B2 (en) 2011-10-25
KR20060072451A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
JP4504877B2 (ja) 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法
KR100829743B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
KR20050119889A (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
JP2006253675A (ja) 有機薄膜トランジスタ及びそれを備えた平板ディスプレイ装置
JP2006245582A (ja) 薄膜トランジスタの製造方法、この方法によって製造された薄膜トランジスタ、及びこの薄膜トランジスタを含む表示装置
JP2010239143A (ja) 薄膜トランジスタ,および薄膜トランジスタを具備した平板ディスプレイ装置
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100719566B1 (ko) 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
JP4602920B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100719569B1 (ko) 평판 디스플레이 장치
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Ref document number: 4504877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250