JP2011159909A - 薄膜トランジスタおよびその製造方法、ならびに電子機器 - Google Patents

薄膜トランジスタおよびその製造方法、ならびに電子機器 Download PDF

Info

Publication number
JP2011159909A
JP2011159909A JP2010022161A JP2010022161A JP2011159909A JP 2011159909 A JP2011159909 A JP 2011159909A JP 2010022161 A JP2010022161 A JP 2010022161A JP 2010022161 A JP2010022161 A JP 2010022161A JP 2011159909 A JP2011159909 A JP 2011159909A
Authority
JP
Japan
Prior art keywords
semiconductor layer
organic semiconductor
organic
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010022161A
Other languages
English (en)
Other versions
JP5651961B2 (ja
Inventor
Gen Yagi
巖 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010022161A priority Critical patent/JP5651961B2/ja
Priority to CN201110025941.7A priority patent/CN102142520B/zh
Priority to US13/015,972 priority patent/US8729531B2/en
Publication of JP2011159909A publication Critical patent/JP2011159909A/ja
Priority to US13/626,275 priority patent/US8652875B2/en
Application granted granted Critical
Publication of JP5651961B2 publication Critical patent/JP5651961B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】性能向上を図ることが可能な薄膜トランジスタを提供する。
【解決手段】ソース電極4およびドレイン電極5は、互いに離間されていると共にそれぞれ有機半導体層3の上に重なっている。有機半導体層3は、下部有機半導体層3Aの上に上部有機半導体層3Bが形成された積層構造を有している。下部有機半導体層3Aは、ソース電極4と重なる領域R1からドレイン電極5と重なる領域R2まで延在している。上部有機半導体層3Bは、領域R1,R2に互いに離間されるように配置されており、下部有機半導体層3Aよりも高い溶解性および導電性を有している。
【選択図】図1

Description

本発明は、有機半導体層を備えた薄膜トランジスタおよびその製造方法、ならびに薄膜トランジスタを用いた電子機器に関する。
近年、表示装置に代表される多くの電子機器にアクティブマトリクス駆動方式が導入されており、そのスイッチング(画素選択)用の素子として薄膜トランジスタ(TFT)が用いられている。
図9は、従来のチャネルエッチ型のTFTの断面構成を表している。このTFTは、ゲート電極101およびゲート絶縁層102の上に半導体層103が形成され、その半導体層103にソース電極104およびドレイン電極105が接続されたものである。ソース電極104およびドレイン電極105は、互いに離間されると共にそれぞれ半導体層103の上側に重なるように配置されている。
図9に示した領域R1〜R3は、半導体層103とソース電極104およびドレイン電極105との位置関係により決定される領域を表している。半導体層103がソース電極104と重なる領域R1、半導体層103がドレイン電極105と重なる領域R2である。また、領域R1,R2の間に位置し、半導体層103がソース電極104およびドレイン電極105のいずれとも重ならない領域R3である。この領域R1〜R3の意味するところは、以降においても同様である。
チャネル層である半導体層103は、下部半導体層103Aの上に上部半導体層103Bが形成された積層構造を有している。下部半導体層103Aは、非晶質ケイ素により形成されていると共に、領域R1から領域R3を経由して領域R2まで延在している。上部半導体層103Bは、n型ドープされた非晶質ケイ素により形成されていると共に、領域R1,R2に互いに離間されるように配置されている。
このような半導体層103を形成する際には、まず、領域R1から領域R2まで延在するように下部半導体層103Aおよび上部半導体層103Bを形成したのち、ソース電極104およびドレイン電極105を形成する。こののち、ソース電極104およびドレイン電極105をマスクとして上部半導体層103Bを選択的にエッチングする。これにより、領域R3において上部半導体層103Bの一部が除去されるため、その上部半導体層103Bが領域R1,R2だけに残存する。
このチャネルエッチ型のTFTでは、n型ドープされている上部半導体層103Bの電気抵抗がn型ドープされていない下部半導体層103Aの電気抵抗よりも低くなる。これにより、ソース電極104およびドレイン電極105と上部半導体層103Bとの間の接触抵抗が低下するため、ソース電極104およびドレイン電極105と半導体層103との間において電荷が出入りしやすくなる。
ところで、最近では、チャネル層として有機半導体層を用いた有機TFTが注目されている。有機TFTでは、チャネル層を塗布形成できるため、低コスト化を図ることができる。また、蒸着法などよりも低い温度でチャネル層を形成できるため、低耐熱性でフレキシブルなプラスチックフィルムなどに有機TFTを実装できる。
図10は、従来の有機TFTの断面構成を表している。この有機TFTは、半導体層103に代えて有機半導体層203を備えていることを除き、図9に示したTFTと同様の構成を有している。具体的には、ゲート電極201およびゲート絶縁層202の上に有機半導体層203が形成されており、その有機半導体層203にソース電極204およびドレイン電極205が接続されている。この有機半導体層203は、単層構造を有しており、領域R1から領域R2まで延在している。
この有機TFTの構造としては、従来のTFTと同様に、トップコンタクト型、ボトムコンタクト型、トップゲート型またはボトムゲート型などの各種構造が検討されている。中でも、ソース電極およびドレイン電極が有機半導体層の上側に重なるように配置されるトップコンタクト型が一般的である(例えば、特許文献1参照。)。
国際公開第2007/055119号パンフレット
有機TFTの利点を活かして電子機器の薄型化およびフレキシブル化を図るために、その有機TFTの性能、特に移動度およびオンオフ比を改善することが強く望まれている。
そこで、図9に示したチャネルエッチ型の構造を有機TFTに適用することが検討されているが、その試みは、チャネル層が有機半導体であることに起因して困難な状況にある。なぜなら、有機半導体を除去するためには、一般的に、有機物を燃焼させる酸素プラズマエッチング法が用いられるが、そのエッチング法では、有機半導体を選択的に(必要な部分だけを)エッチングすることが困難だからである。この場合には、有機半導体を積層したのち、上層だけをエッチングしようとしても、少なからず下層までエッチングされてしまう。これにより、下層の厚さが減少すると共に、その特性がエッチング時に受けたダメージに起因して劣化してしまう。
本発明はかかる問題点に鑑みてなされたもので、その目的は、性能向上を図ることが可能な薄膜トランジスタおよびその製造方法、ならびに電子機器を提供することにある。
本発明の薄膜トランジスタは、有機半導体層と、互いに離間されると共にそれぞれ有機半導体層と重なるように配置されたソース電極およびドレイン電極とを備えている。この有機半導体層は、下部有機半導体層と、その上に形成されると共にそれよりも高い溶解性および導電性を有する上部有機半導体層とを含んでいる。下部有機半導体層は、ソース電極と重なる領域からドレイン電極と重なる領域まで延在しているのに対して、上部有機半導体層は、ソース電極およびドレイン電極のそれぞれと重なる領域に互いに離間されるように配置されている。また、本発明の電子機器は、上記した本発明の薄膜トランジスタを備えている。
本発明の薄膜トランジスタの製造方法は、以下の工程を含んでいる。下部有機半導体層を形成する工程と、下部有機半導体層の上にそれよりも高い溶解性および導電性を有する上部有機半導体層を形成する工程とである。また、互いに離間されると共にそれぞれ上部有機半導体層と重なるようにソース電極およびドレイン電極を形成する工程と、ソース電極およびドレイン電極をマスクとして上部有機半導体層を選択的に溶解させる工程とである。
本発明の薄膜トランジスタおよびその製造方法、ならびに電子機器によれば、上部有機半導体層が下部有機半導体層よりも高い溶解性および導電性を有している。この場合には、酸素プラズマエッチング法を用いなくても、有機溶媒などの溶剤を用いた単純な溶解処理により上部有機半導体層が選択的に除去される。これにより、ソース電極と重なる領域からドレイン電極と重なる領域まで延在するように下部有機半導体層が形成されると共に、ソース電極と重なる領域およびドレイン電極と重なる領域に互いに離間されるように上部有機半導体層が形成される。このため、有機半導体層を備えたチャネルエッチ型の薄膜トランジスタが容易かつ安定に製造される。よって、移動度およびオンオフ比が向上するため、性能向上を図ることができる。
本発明の一実施形態における薄膜トランジスタの構成を表す断面図である。 薄膜トランジスタの製造方法を説明するための断面図である。 図2に続く工程を説明するための断面図である。 薄膜トランジスタの適用例である液晶表示装置の主要部の構成を表す断面図である。 図4に示した液晶表示装置の回路構成を表す図である。 薄膜トランジスタの適用例である有機エレクトロルミネセンス(EL)表示装置の主要部の構成を表す断面図である。 図6に示した有機EL表示装置の回路構成を表す図である。 薄膜トランジスタの適用例である電子ペーパー表示装置の主要部の構成を表す断面図である。 従来の薄膜トランジスタの構成を表す断面図である。 従来の有機薄膜トランジスタの構成を表す断面図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。

1.薄膜トランジスタ(有機TFT)およびその製造方法
2.薄膜トランジスタ(有機TFT)の適用例(電子機器)
2−1.液晶表示装置
2−2.有機EL表示装置
2−3.電子ペーパー表示装置
<1.有機TFTおよびその製造方法>
[薄膜トランジスタの全体構成]
図1は、本発明の一実施形態における薄膜トランジスタである有機TFTの断面構成を表している。
有機TFTは、有機半導体層3がゲート絶縁層2を介してゲート電極1に対向配置され、その有機半導体層3にソース電極4およびドレイン電極5が接続されたものである。ソース電極4およびドレイン電極5は、互いに離間(分離)されていると共に、それぞれ有機半導体層3と重なるように配置されている。
ここで説明する有機TFTは、ゲート電極1が有機半導体層3よりも下側に位置すると共にソース電極4およびドレイン電極5が有機半導体層3の上側に重なっているトップコンタクト・ボトムゲート型である。
ゲート電極1は、例えば、金属材料、無機導電性材料、有機導電性材料または炭素材料のいずれか1種類または2種類以上により形成されている。金属材料は、例えば、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、パラジウム(Pd)、金(Au)、銀(Ag)、白金(Pt)またはそれらを含む合金などである。無機導電性材料は、例えば、酸化インジウム(In)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)または酸化亜鉛(ZnO)などである。有機導電性材料は、例えば、ポリエチレンジオキシチオフェン(PEDOT)またはポリスチレンスルホン酸(PSS)などである。炭素材料は、例えば、グラファイトなどである。なお、ゲート電極1は、上記した各種材料の層が2層以上積層されたものでもよく、そのように積層されていてもよいことは、後述するゲート絶縁層2、有機半導体層3、ソース電極4およびドレイン電極5についても同様である。
ゲート絶縁層2は、例えば、無機絶縁性材料または有機絶縁性材料のいずれか1種類または2種類以上により形成されている。無機材料は、例えば、酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸化アルミニウム(Al)、酸化チタン(TiO)、酸化ハフニウム(HfO)またはチタン酸バリウム(BaTiO)などである。有機絶縁性材料は、例えば、ポリビニルフェノール(PVP)、ポリイミド、ポリメタクリル酸アクリレート、感光性ポリイミド、感光性ノボラック樹脂またはポリパラキシリレンなどである。
有機半導体層3は、下部有機半導体層3Aの上に上部有機半導体層3Bが形成された積層構造を有している。なお、下部有機半導体層3Aおよび上部有機半導体層3Bは、それぞれ単層でもよいし多層でもよい。
下部有機半導体層3Aは、ソース電極4と重なる領域R1からドレイン電極5と重なる領域R2まで延在しており、有機半導体材料のいずれか1種類または2種類以上により形成されている。このような有機半導体材料は、例えば、アセンまたはその誘導体などである。アセンは、例えば、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレンまたはサーカムアントラセンなどである。アセンの誘導体は、例えば、炭素(C)の一部が窒素(N)、硫黄(S)または酸素(O)などの他の元素により置換された材料、あるいは、一部の基がカルボニル基などの官能基により置換された材料である。この誘導体の具体例としては、トリフェノジオキサジン、トリフェノジチアジンまたはヘキサセン−6,15−キノンなどが挙げられる。この他、有機半導体材料は、例えば、アントラジチオフェン、ジナフト[2,3−b:2’,3’−f]チエノ[3,2−b]チエノフェン、2,9−ジフェニル−ペリ−キサンテノキサンテンまたは2,9−ジナフチル−ペリ−キサンテノキサンテンなどのペリ−キサンテノキサンテン化合物、あるいは銅フタロシアニンなどでもよい。
上部有機半導体層3Bは、ソース電極4と重なる領域R1およびドレイン電極5と重なる領域R2に互いに離間されるように配置されており、下部有機半導体層3Aよりも高い溶解性および導電性を有している。
上記した「溶解性」とは、有機溶媒などの溶剤に対する溶解度である。また、「高い溶解性」とは、下部有機半導体層3Aおよび上部有機半導体層3Bを溶剤と接触させた場合に、上部有機半導体層3Bが溶解(除去)されるのに対して下部有機半導体層3Aが溶解されない(そのまま残存する)ような選択比が得られる溶解度である。下部有機半導体層3Aおよび上部有機半導体層3Bの形成材料(有機半導体材料の組み合わせ)は、上記した溶解度に関する選択比が得られるように選択される。
この上部有機半導体層3Bは、例えば、低抵抗を得るためにドーピングされた有機半導体材料のいずれか1種類または2種類以上により形成されている。ドーピング前の有機半導体材料(主材料)は、例えば、α−クウォーターチオフェン、ポリ−(β−ヘキシルチオフェン)またはポリ(2,5−ビス(3−ドデシル−5−(3−ドデシルチオフェン−2−イル)チオフェン−2−イル)チアゾロ[5,4−d]チアソールなどである。ドーピング材料としては、例えば、p型ドーピング材料であるテトラシアノキノジメタン(TCNQ)またはテトラフルオロTCNQ(F4−TCNQ)などの電荷移動錯体が挙げられる。上部有機半導体層3Bのイオン化ポテンシャルは、下部有機半導体層3Aのイオン化ポテンシャルよりも小さいことが好ましい。有機半導体層3の内部を電荷が移動しやすくなるからである。
中でも、上部有機半導体層3Bの形成材料(主材料)は、下部有機半導体層3Aの形成材料に溶解性を付与するための置換基が導入された材料(下部有機半導体層3Aの形成材料の誘導体)であることが好ましい。置換基を有しない材料の溶解度が十分に低ければ、置換基を有する材料と置換基を有しない材料との間における溶解度の差異が大きくなるため、十分な選択比が得られるからである。
一例を挙げると、下部有機半導体層3Aの形成材料は、化1で表されるペンタセンであると共に、上部有機半導体層3Bの形成材料(主材料)は、化2で表されるペンタセンの誘導体である。化2に示した「i−Pr」は、イソプロピル基を表している。この誘導体は、ペンタセンに側鎖として2つのトリイソプロピルシリルエチニル(TIPS)基が導入された材料である。なお、TIPS基の導入位置および数は、必ずしも化2に示した場合に限られず、任意に変更可能である。
Figure 2011159909
Figure 2011159909
ここで、上記した溶剤としては、例えば、ジクロロメタン、テトラリンまたはキシレンなどが挙げられる。この場合には、溶剤に対するペンタセンの溶解度はほぼゼロであり、ペンタセンはほとんど溶解しないが、その溶剤に対する誘導体の溶解度はペンタセンよりも飛躍的に高くなり、誘導体は容易に溶解する。これらのペンタセンと誘導体との組み合わせは、その誘導体が可溶性でありながら、いずれも真空蒸着法などを用いて形成可能である点においても好ましい。
ソース電極4およびドレイン電極5は、例えば、上記したゲート電極1と同様の材料により形成されており、有機半導体層3にオーミック接触していることが好ましい。
なお、有機TFTは、上記以外の他の構成要素を備えていてもよい。このような他の構成要素としては、例えば、有機TFTを支持する基体などが挙げられる。この基体は、例えば、ガラス、プラスチック材料または金属材料などの基板でもよいし、プラスチック材料または金属材料などのフィルムでもよいし、紙(一般紙)でもよい。プラスチック材料は、例えば、ポリエーテルサルフォン(PES)、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)またはポリエチルエーテルケトン(PEEK)などである。金属材料は、例えば、アルミニウム、ニッケルまたはステンレスなどである。なお、基体の表面には、例えば、密着性を確保するためのバッファ層またはガス放出を防止するためのガスバリア層などの各種層が設けられていてもよい。
[有機TFTの製造方法]
この有機TFTは、以下の手順により製造される。図2および図3は、有機TFTの製造方法を説明するためのものであり、図1に対応する断面構成を示している。以下では、一連の構成要素の形成材料については既に説明したので、それらの説明を随時省略する。なお、ここで説明する有機TFTの製造方法はあくまで一例であり、各構成要素の形成材料および形成方法などは適宜変更可能である。
最初に、図2に示したように、ゲート電極1を形成する。この場合には、例えば、金属材料層を形成したのち、その金属材料層の上にレジストパターンなどのマスク(図示せず)を形成する。続いて、マスクを用いて金属材料層をエッチングしたのち、アッシング法またはエッチング法などを用いて使用済みのマスクを除去する。金属材料層の形成方法は、例えば、真空成膜法、塗布法または鍍金法などである。真空成膜法は、例えば、真空蒸着法、フラッシュ蒸着法、スパッタリング法、物理的気相成長法(PVD)、化学的気相成長法(CVD)、パルスレーザ堆積法(PLD)またはアーク放電法などである。塗布法は、例えば、スピンコート法、スリットコート法、バーコート法またはスプレーコート法などである。鍍金法は、例えば、電解鍍金法または無電解鍍金法などである。レジストパターンを形成する場合には、例えば、フォトレジストを塗布してフォトレジスト膜を形成したのち、フォトリソグラフィ法、レーザ描画法、電子線描画法またはX線描画法などを用いてフォトレジスト膜をパターニングする。ただし、レジスト転写法などを用いてレジストパターンを形成してもよい。金属材料層のエッチング方法は、例えば、ドライエッチング法、またはエッチャント溶液を用いたウェットエチング法であり、そのドライエッチング法は、例えば、イオンミリングまたは反応性イオンエッチング(RIE)などである。マスクを除去するためのエッチング方法も、同様である。なお、ゲート電極1の形成方法は、例えば、インクジェット法、スクリーン印刷法、グラビア印刷法またはグラビアオフセット印刷法などの印刷法でもよい。また、レーザアブレーション法、マスク蒸着法またはレーザ転写法などを用いて、マスクとしてレジストパターンの代わりに金属パターンを形成してもよい。もちろん、ゲート電極1を形成するために、金属材料層の代わりに無機導電性材料層、有機導電性材料層または炭素材料層などを形成してもよい。
続いて、ゲート電極1を覆うようにゲート絶縁層2を形成する。このゲート絶縁層2の形成手順は、例えば、その形成材料により異なる。無機絶縁性材料を用いる場合の形成手順は、例えば、塗布法がゾル・ゲル法などでもよいことを除き、ゲート電極1を形成した場合と同様である。有機絶縁性材料を用いる場合の形成手順は、例えば、フォトリソグラフィ法などを用いて感光性材料をパターニングしてもよいことを除き、ゲート電極1を形成した場合と同様である。
続いて、ゲート絶縁層2の上に、化1に示したペンタセンなどを用いて下部有機半導体層3Aをパターン形成する。この場合には、ゲート電極1を形成した場合と同様の手順を用いる。具体的には、ゲート絶縁層2を覆うように下部有機半導体層3Aを形成したのち、フォトリソグラフィ法などを用いて下部有機半導体層3Aをエッチングする。
続いて、下部有機半導体層3Aの上に、化2に示したペンタセンの誘導体などとドーピング材料とを用いて上部有機半導体層3Bをパターン形成する。この場合には、下部有機半導体層3Aを形成した場合と同様の手順および形成方法を用いると共に、領域R1から領域R2まで延在するようにする。
なお、下部有機半導体層3Aおよび上部有機半導体層3Bを個別にパターン形成する代わりに、両者を一括してパターン形成してもよい。この場合には、ゲート絶縁層2の表面を覆うように下部有機半導体層3Aおよび上部有機半導体層3Bを積層形成したのち、フォトリソグラフィ法またはレーザアブレーション法などを用いて下部有機半導体層3Aおよび上部有機半導体層3Bを一括してパターニングすればよい。
下部有機半導体層3Aおよび上部有機半導体層3Bを形成する場合には、例えば、いずれにおいても真空蒸着法またはスパッタリング法などの真空成膜法を用いることが好ましい。真空環境中において下部有機半導体層3Aの上に上部有機半導体層3Bが積層されるため、両者の界面に異物が混入しにくいと共にダメージが及びにくいからである。この場合には、主材料をドーピング材料と一緒に共蒸着すればよい。
続いて、下部有機半導体層3A、上部有機半導体層3Bおよびその周辺のゲート絶縁層2を覆うように電極層6を形成する。この電極層6は、ソース電極4およびドレイン電極5を形成するための準備層であり、その形成材料としては、ソース電極4およびドレイン電極5と同様の材料を用いる。電極層6の形成方法は、例えば、ゲート電極1を形成した場合と同様であり、特に、下部有機半導体層3Aおよび上部有機半導体層3Bにダメージを与えにくい方法が好ましい。
続いて、電極層6を選択的にエッチングして、図3に示したように、ソース電極4およびドレイン電極5を形成する。この場合には、ゲート電極1を形成した場合と同様の手順を用いる。具体的には、電極層6の上にレジストパターンなどを形成したのち、それをマスクとして電極層6をエッチングする。特に、電極層6のエッチング方法は、例えば、下部有機半導体層3Aおよび上部有機半導体層3Bにダメージを与えにくいウェットエッチング法などが好ましい。この場合には、エッチャント溶液に対する上部有機半導体層3Bの溶解度が無視できる程度に小さくなるようにする。
最後に、ソース電極4およびドレイン電極5をマスクとして、溶剤を用いて上部有機半導体層3Bを選択的に溶解させる。この溶剤の種類は、下部有機半導体層3Aおよび上部有機半導体層3Bの形成材料(両者の溶解度に関する選択比)に応じて、任意に選択可能である。これにより、図1に示したように、上部有機半導体層3Bの一部(領域R3に位置する部分)が除去され、その上部有機半導体層3Bが領域R1,R2だけに残存する。この場合には、上部有機半導体層3Bが溶解された箇所に下部有機半導体層3Aが露出しても、その下部有機半導体層3Aは選択比に応じてほとんど溶解されない。これにより、有機TFTが完成する。
[有機TFTおよびその製造方法に関する作用および効果]
上記した有機TFTおよびその製造方法によれば、上部有機半導体層3Bが下部有機半導体層3Aよりも高い溶解性および導電性を有している。この場合には、酸素プラズマエッチング法を用いなくても、有機溶媒などの溶剤を用いた単純な溶解処理により上部有機半導体層3Bが選択的に除去される。しかも、十分な選択比が得られるように下部有機半導体層3Aおよび上部有機半導体層3Bの溶解度を設定すれば、上部有機半導体層3Bだけが溶解されるのに対して、下部有機半導体層3Aはほとんど溶解されない。これにより、領域R1から領域R2まで延在するように下部有機半導体層3Aが形成されると共に、領域R1,R2に互いに離間されるように上部有機半導体層3Bが形成されるため、有機半導体層3を備えたチャネルエッチ型の有機TFTが容易かつ安定に製造される。よって、移動度およびオンオフ比が向上するため、性能向上を図ることができる。
<2.有機TFTの適用例(電子機器)>
次に、上記した有機TFTの適用例について説明する。この有機TFTは、例えば、以下で順に説明するように、いくつかの電子機器に適用可能である。
<2−1.液晶表示装置>
有機TFTは、例えば、液晶表示装置に適用される。図4および図5は、それぞれ液晶表示装置の主要部の断面構成および回路構成を表している。なお、以下で説明する装置構成(図4)および回路構成(図5)はあくまで一例であり、それらの構成は適宜変更可能である。
ここで説明する液晶表示装置は、例えば、有機TFTを用いたアクティブマトリクス駆動方式の透過型液晶ディスプレイであり、その有機TFTは、スイッチング(画素選択)用の素子として用いられる。この液晶表示装置は、図4に示したように、駆動基板20と対向基板30との間に液晶層41が封入されたものである。
駆動基板20は、例えば、支持基板21の一面に有機TFT22、平坦化絶縁層23および画素電極24がこの順に形成されていると共に、複数の有機TFT22および画素電極24がマトリクス状に配置されたものである。ただし、1画素内に含まれる有機TFT22の数は、1つでもよいし、2つ以上でもよい。図4および図5では、例えば、1画素内に1つの有機TFT22が含まれる場合を示している。
支持基板21は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、有機TFT22は、上記した有機TFTと同様の構成を有している。プラスチック材料の種類は、例えば、有機TFTについて説明した場合と同様であり、そのことは、以下で随時説明する場合においても同様である。平坦化絶縁層23は、例えば、ポリイミドなどの絶縁性樹脂材料により形成されており、画素電極24は、例えば、ITOなどの透過性導電性材料により形成されている。なお、画素電極24は、平坦化絶縁層23に設けられたコンタクトホール(図示せず)を通じて有機TFT22に接続されている。
対向基板30は、例えば、支持基板31の一面に対向電極32が全面形成されたものである。支持基板31は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極32は、例えば、ITOなどの導電性材料により形成されている。
駆動基板20および対向基板30は、液晶層41を挟んで画素電極24と対向電極32とが対向するように配置されていると共に、シール材40により貼り合わされている。液晶層41に含まれる液晶分子の種類は、任意に選択可能である。
この他、液晶表示装置は、例えば、位相差板、偏光板、配向膜およびバックライトユニットなどの他の構成要素(いずれも図示せず)を備えていてもよい。
液晶表示装置を駆動させるための回路は、例えば、図5に示したように、有機TFT22および液晶表示素子44(画素電極24、対向電極32および液晶層41を含む素子部)と共に、キャパシタ45を含んでいる。この回路では、行方向に複数の信号線42が配列されていると共に列方向に複数の走査線43が配列されており、それらが交差する位置に有機TFT22、液晶表示素子44およびキャパシタ45が配置されている。有機TFT22におけるソース電極、ゲート電極およびドレイン電極の接続先は、図5に示した態様に限らず、任意に設定可能である。信号線42および走査線43は、それぞれ図示しない信号線駆動回路(データドライバ)および走査線駆動回路(走査ドライバ)に接続されている。
この液晶表示装置では、有機TFT22により液晶表示素子44が選択され、その画素電極24と対向電極32との間に電界が印加されると、その電界強度に応じて液晶層41における液晶分子の配向状態が変化する。これにより、液晶分子の配向状態に応じて光の透過量(透過率)が制御されるため、階調画像が表示される。
この液晶表示装置によれば、有機TFT22が上記した有機TFTと同様の構成を有しているので、その移動度およびオンオフ比が向上する。よって、表示性能を向上させることができる。なお、液晶表示装置は、透過型に限らずに反射型でもよい。
<2−2.有機EL表示装置>
有機TFTは、例えば、有機EL表示装置に適用される。図6および図7は、それぞれ有機EL表示装置の主要部の断面構成および回路構成を表している。なお、以下で説明する装置構成(図6)および回路構成(図7)はあくまで一例であり、それらの構成は適宜変更可能である。
ここで説明する有機EL表示装置は、例えば、有機TFTをスイッチング用の素子として用いたアクティブマトリクス駆動方式の有機ELディスプレイである。この有機EL表示装置は、駆動基板50と対向基板60とが接着層70を介して貼り合わされたものであり、例えば、対向基板60を経由して光を放出するトップエミッション型である。
駆動基板50は、例えば、支持基板51の一面に有機TFT52、保護層53、平坦化絶縁層54、画素分離絶縁層55、画素電極56、有機層57、対向電極58および保護層59がこの順に形成されたものである。複数の有機TFT52、画素電極56および有機層57は、マトリクス状に配置されている。ただし、1画素内に含まれる有機TFT52の数は、1つでもよいし、2つ以上でもよい。図6および図7では、例えば、1画素内に2つの有機TFT52(選択用TFT52Aおよび駆動用TFT52B)が含まれる場合を示している。
支持基板51は、例えば、ガラスまたはプラスチック材料などにより形成されている。トップエミッション型では対向基板60から光が取り出されるため、支持基板51は、透過性材料または非透過性材料のいずれにより形成されていてもよい。有機TFT52は、上記した有機TFTと同様の構成を有しており、保護層53は、例えば、ポリビニルアルコール(PVA)またはポリパラキシリレンなどの高分子材料により形成されている。平坦化絶縁層54および画素分離絶縁層55は、例えば、ポリイミドなどの絶縁性樹脂材料により形成されている。この画素分離絶縁層55は、例えば、形成工程を簡略化すると共に所望の形状に成形可能にするために、光パターニングまたはリフローなどにより成形可能な感光性樹脂材料により形成されていることが好ましい。なお、保護層53により十分な平坦性が得られていれば、平坦化絶縁層54は省略されてもよい。
画素電極56は、例えば、アルミニウム、銀、チタンまたはクロムなどの反射性材料により形成されており、対向電極58は、例えば、ITOまたはIZOなどの透過性導電性材料により形成されている。ただし、カルシウム(Ca)などの透過性の金属材料またはその合金や、PEDOTなどの透過性の有機導電性材料により形成されていてもよい。有機層57は、赤色、緑色または青色などの光を発生させる発光層を含んでおり、必要に応じて正孔輸送層および電子輸送層などを含む積層構造を有していてもよい。発光層の形成材料は、発生させる光の色に応じて任意に選択可能である。画素電極56および有機層57は、画素分離絶縁層55により離間されながらマトリクス状に配置されているのに対して、対向電極58は、有機層57を介して画素電極56に対向しながら連続的に延在している。保護層59は、例えば、酸化珪素(SiO)、酸化アルミニウム(AlO)、窒化ケイ素(SiN)、ポリパラキシリレンまたはウレタンなどの光透過性誘電材料により形成されている。なお、画素電極56は、保護層53および平坦化絶縁層54に設けられたコンタクトホール(図示せず)を通じて有機TFT52に接続されている。
対向基板60は、例えば、支持基板61の一面にカラーフィルタ62が設けられたものである。支持基板61は、例えば、ガラスまたはブラスチック材料などの透過性材料により形成されており、カラーフィルタ62は、有機層57において発生する光の色に対応する複数の色領域を有している。ただし、カラーフィルタ62は省略されてもよい。
接着層70は、例えば、熱硬化型樹脂などの接着剤である。
有機EL表示装置を駆動させるための回路は、例えば、図7に示したように、有機TFT52(選択用TFT52Aおよび駆動用TFT52B)および有機EL表示素子73(画素電極56、有機層57および対向電極58を含む素子部)と共に、キャパシタ74を含んでいる。この回路では、複数の信号線71および走査線72が交差する位置に、有機TFT52、有機EL表示素子73およびキャパシタ74が配置されている。選択用TFT52Aおよび駆動用TFT52Bにおけるソース電極、ゲート電極およびドレイン電極の接続先は、図7に示した態様に限らず、任意に設定可能である。
この有機EL表示装置では、例えば、選択用TFT52Aにより有機EL表示素子73が選択されると、その有機EL表示素子73が駆動用TFT52Bにより駆動される。これにより、画素電極56と対向電極58との間に電界が印加されると、有機層57において光が発生する。この場合には、例えば、隣り合う3つの有機EL表示素子73において、それぞれ赤色、緑色または青色の光が発生する。これらの光の合成光が対向基板60を経由して外部へ放出されるため、階調画像が表示される。
この有機EL表示装置によれば、有機TFT52が上記した有機TFTと同様の構成を有しているので、液晶表示装置と同様に表示性能を向上させることができる。
なお、有機EL表示装置は、トップエミッション型に限らず、駆動基板50を経由して光を放出するボトムエミッション型でもよいし、駆動基板50および対向基板60の双方を経由して光を放出するデュアルエミッション型でもよい。この場合には、画素電極56および対向電極58のうち、光が放出される側の電極が透過性材料により形成され、光が放出されない側の電極が反射性材料により形成されることになる。
<2−3.電子ペーパー表示装置>
有機TFTは、例えば、電子ペーパー表示装置に適用される。図8は、電子ペーパー表示装置の断面構成を表している。なお、以下で説明する装置構成(図8)および図5を参照して説明する回路構成はあくまで一例であり、それらの構成は適宜変更可能である。
ここで説明する電子ペーパー表示装置は、例えば、有機TFTをスイッチング用の素子として用いたアクティブマトリクス駆動方式の電子ペーパーディスプレイである。この電子ペーパー表示装置は、例えば、駆動基板80と複数の電気泳動素子93を含む対向基板90とが接着層100を介して貼り合わされたものである。
駆動基板80は、例えば、支持基板81の一面に有機TFT82、保護層83、平坦化絶縁層84および画素電極85がこの順に形成されていると共に、複数の有機TFT82および画素電極85がマトリクス状に配置されたものである。支持基板81は、例えば、ガラスまたはプラスチック材料などにより形成されており、有機TFT82は、上記した有機TFTと同様の構成を有している。保護層83および平坦化絶縁層84は、例えば、ポリイミドなどの絶縁性樹脂材料により形成されており、画素電極85は、例えば、銀(Ag)などの金属材料により形成されている。なお、画素電極85は、保護層83および平坦化絶縁層84に設けられたコンタクトホール(図示せず)を通じて有機TFT82に接続されている。また、保護層83により十分な平坦性が得られていれば、平坦化絶縁層84は省略されてもよい。
対向基板90は、例えば、支持基板91の一面に対向電極92、および複数の電気泳動素子93を含む層がこの順に形成されていると共に、その対向電極92が全面形成されたものである。支持基板91は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極92は、例えば、ITOなどの透過性導電性材料により形成されている。電気泳動素子93は、例えば、絶縁性液体中に荷電粒子が分散され、それらがマイクロカプセル中に封入されたものである。荷電粒子は、例えば、グラファイト微粒子などである黒粒子と、酸化チタン微粒子などである白粒子とを含んでいる。
この他、電子ペーパー表示装置は、例えば、カラーフィルタなどの他の構成要素(図示せず)を備えていてもよい。
電子ペーパー表示装置を駆動させるための回路は、例えば、図5に示した液晶表示装置の回路と同様の構成を有している。電子ペーパー表示装置の回路は、有機TFT22および液晶表示素子44の代わりに、それぞれ有機TFT82および電子ペーパー表示素子(画素電極85、対向電極92および電気泳動素子93を含む素子部)を含んでいる。
この電子ペーパー表示装置では、有機TFT82により電子ペーパー表示素子が選択され、その画素電極85と対向電極92との間に電界が印加されると、その電界に応じて電気泳動素子93中の黒粒子または白粒子が対向電極92に引き寄せられる。これにより、黒粒子および白粒子によりコントラストが表現されるため、階調画像が表示される。
この電子ペーパー表示装置によれば、有機TFT82が上記した有機TFTと同様の構成を有しているので、液晶表示装置と同様に表示性能を向上させることができる。
以上、実施形態を挙げて本発明を説明したが、本発明は実施形態で説明した態様に限定されず、種々の変形が可能である。例えば、本発明の薄膜トランジスタの構造は、トップコンタクト・ボトムゲート型に限らず、トップコンタクト・トップゲート型でもよい。この場合においても、有機半導体層(下部有機半導体層および上部有機半導体層)を備えたチャネルエッチ型の有機TFTが容易かつ安定に製造されるため、トップコンタクト・ボトムゲート型と同様の効果を得ることができる。
また、例えば、本発明の薄膜トランジスタが適用される電子機器は、液晶表示装置、有機EL表示装置または電子ペーパー表示装置に限らず、他の表示装置でもよい。このような他の表示装置としては、例えば、MEMS(Micro Electro Mechanical Systems)表示部などが挙げられる。この場合においても、表示性能を向上させることができる。
さらに、例えば、本発明の薄膜トランジスタは、表示装置以外の他の電子機器に適用されてもよい。このような電子機器としては、例えば、センサマトリックスまたはメモリセルなどが挙げられる。この場合においても、よって、薄膜トランジスタの移動度およびオンオフ比が向上するため、性能向上を図ることができる。
1…ゲート電極、2…ゲート絶縁層、3…有機半導体層、3A…下部有機半導体層、3B…上部有機半導体層、4…ソース電極、5…ドレイン電極、R1〜R3…領域。

Claims (6)

  1. 有機半導体層と、互いに離間されると共にそれぞれ前記有機半導体層と重なるように配置されたソース電極およびドレイン電極と、を備え、
    前記有機半導体層は、下部有機半導体層と、その上に形成されると共にそれよりも高い溶解性および導電性を有する上部有機半導体層と、を含み、
    前記下部有機半導体層は、前記ソース電極と重なる領域から前記ドレイン電極と重なる領域まで延在しているのに対して、前記上部有機半導体層は、前記ソース電極および前記ドレイン電極のそれぞれと重なる領域に互いに離間されるように配置されている、
    薄膜トランジスタ。
  2. 前記上部有機半導体層のイオン化ポテンシャルは前記下部有機半導体層のイオン化ポテンシャルよりも小さい、請求項1記載の薄膜トランジスタ。
  3. 前記上部有機半導体層は、前記下部有機半導体層の形成材料に溶解性を付与するための置換基が導入された材料を含んでいる、請求項1記載の薄膜トランジスタ。
  4. 前記上部有機半導体層は、抵抗を低下させるためのドーピング材料を含んでいる、請求項1記載の薄膜トランジスタ。
  5. 下部有機半導体層を形成する工程と、
    前記下部有機半導体層の上に、それよりも高い溶解性および導電性を有する上部有機半導体層を形成する工程と、
    互いに離間されると共にそれぞれ前記上部有機半導体層と重なるようにソース電極およびドレイン電極を形成する工程と、
    前記ソース電極および前記ドレイン電極をマスクとして前記上部有機半導体層を選択的に溶解させる工程と、を含む
    薄膜トランジスタの製造方法。
  6. 有機半導体層と、互いに離間されると共にそれぞれ前記有機半導体層と重なるように配置されたソース電極およびドレイン電極と、を含む薄膜トランジスタを備え、
    前記有機半導体層は、下部有機半導体層と、その上に形成されると共にそれよりも高い溶解性および導電性を有する上部有機半導体層と、を含み、
    前記下部有機半導体層は、前記ソース電極と重なる領域から前記ドレイン電極と重なる領域まで延在しているのに対して、前記上部有機半導体層は、前記ソース電極および前記ドレイン電極のそれぞれと重なる領域に互いに離間されるように配置されている、
    電子機器。
JP2010022161A 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、ならびに電子機器 Expired - Fee Related JP5651961B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010022161A JP5651961B2 (ja) 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、ならびに電子機器
CN201110025941.7A CN102142520B (zh) 2010-02-03 2011-01-24 薄膜晶体管及其制造方法和电子装置
US13/015,972 US8729531B2 (en) 2010-02-03 2011-01-28 Thin-film transistor, method of manufacturing the same, and electronic device
US13/626,275 US8652875B2 (en) 2010-02-03 2012-09-25 Method of manufacturing a thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010022161A JP5651961B2 (ja) 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2011159909A true JP2011159909A (ja) 2011-08-18
JP5651961B2 JP5651961B2 (ja) 2015-01-14

Family

ID=44340826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010022161A Expired - Fee Related JP5651961B2 (ja) 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、ならびに電子機器

Country Status (3)

Country Link
US (2) US8729531B2 (ja)
JP (1) JP5651961B2 (ja)
CN (1) CN102142520B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013012098A1 (en) 2011-07-21 2013-01-24 Hitachi Koki Co., Ltd. Electric tool
JP2013115098A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、トランジスタの製造方法、表示装置および電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
CN104599746B (zh) 2015-01-27 2017-06-09 京东方科技集团股份有限公司 一种触控元件及其制备方法和触摸屏
CN109683370B (zh) * 2019-01-28 2021-04-27 Tcl华星光电技术有限公司 一种液晶显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005334864A (ja) * 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにelテレビジョン
JP2006049577A (ja) * 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2007157752A (ja) * 2005-11-30 2007-06-21 Sharp Corp 有機薄膜トランジスタ及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655126B2 (ja) * 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
KR100192347B1 (ko) * 1996-03-26 1999-06-15 구자홍 액정표시장치의 구조 및 제조방법
KR20020062482A (ko) * 2001-01-22 2002-07-26 안계동 차량 탑승자의 정전기 쇼크를 방지하기 위한 방법 및장치
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法,液晶电视系统,和el电视系统
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
US7045814B2 (en) * 2004-06-24 2006-05-16 Lucent Technologies Inc. OFET structures with both n- and p-type channels
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
JP4065874B2 (ja) * 2004-12-22 2008-03-26 シャープ株式会社 有機薄膜トランジスタ及びその製造方法
JP4989907B2 (ja) * 2005-03-24 2012-08-01 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2007055119A (ja) 2005-08-25 2007-03-08 Konica Minolta Medical & Graphic Inc 平版印刷版材料及びそれを用いた印刷方法
GB2430546A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A semiconductor film comprising domains of an organic semiconductor and a method of its fabrication
JPWO2007055119A1 (ja) 2005-11-11 2009-04-30 コニカミノルタホールディングス株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法、tftシート
JP2009021297A (ja) * 2007-07-10 2009-01-29 Sumitomo Chemical Co Ltd 有機半導体素子の製造方法、有機半導体素子及び有機半導体装置
EP2355139B1 (en) * 2008-11-28 2018-03-14 Sony Corporation Method of manufacturing a thin film transistor
JP2011077500A (ja) * 2009-09-04 2011-04-14 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5884306B2 (ja) * 2011-06-13 2016-03-15 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005334864A (ja) * 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにelテレビジョン
JP2006049577A (ja) * 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2007157752A (ja) * 2005-11-30 2007-06-21 Sharp Corp 有機薄膜トランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013012098A1 (en) 2011-07-21 2013-01-24 Hitachi Koki Co., Ltd. Electric tool
JP2013115098A (ja) * 2011-11-25 2013-06-10 Sony Corp トランジスタ、トランジスタの製造方法、表示装置および電子機器

Also Published As

Publication number Publication date
US8729531B2 (en) 2014-05-20
US20130029462A1 (en) 2013-01-31
JP5651961B2 (ja) 2015-01-14
CN102142520B (zh) 2015-11-11
CN102142520A (zh) 2011-08-03
US20110186824A1 (en) 2011-08-04
US8652875B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
US7622738B2 (en) Display device having a multi-layer conductive layer and manufacturing method therefore
JP4579890B2 (ja) 表示装置とその製造方法
KR100662557B1 (ko) 표시장치와 그 제조방법
KR101418621B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법, 이중 트랜지스터 구조물, 유기 전자 디바이스 및 그 제조 방법, 이중 tft구조물 제조 방법, 액티브 매트릭스 oled 디스플레이
US8405073B2 (en) Organic thin film transistor with a protective layer between source and drain electrodes and electronic device
JP2008159935A (ja) フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
US8642364B2 (en) Thin film transistor structure, method of manufacturing the same, and electronic device
JP4589830B2 (ja) フレキシブルディスプレイ及びその製造方法
US20220393122A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
JP5651961B2 (ja) 薄膜トランジスタおよびその製造方法、ならびに電子機器
KR20070002492A (ko) 디스플레이장치 및 그 제조방법
JP2007164191A (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR20070054799A (ko) 디스플레이장치 및 그 제조방법
US20130049118A1 (en) Thin-film transistor and method of manufacturing the same, and electronic unit
KR20080016282A (ko) 표시장치와 그 제조방법
JP4707996B2 (ja) フレキシブルディスプレイ及びその製造方法
JP2008159934A (ja) フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
US7825589B2 (en) Display device and manufacturing method of the same
JP2010212326A (ja) 半導体装置
US9368738B2 (en) Thin film transistor and method of manufacturing the same, and electronic apparatus
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
KR20070071412A (ko) 스위칭 소자의 제조 방법 및 표시 기판
JP2011165947A (ja) 薄膜トランジスタおよび電子機器
JP2013033886A (ja) 薄膜トランジスタおよびその製造方法、電子機器
KR20070073094A (ko) 표시장치 및 그 제조방법과 표시장치 제조용 잉크 조성물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

R151 Written notification of patent or utility model registration

Ref document number: 5651961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees