JPH0653654A - 多層回路基板及びその製造方法 - Google Patents
多層回路基板及びその製造方法Info
- Publication number
- JPH0653654A JPH0653654A JP20340192A JP20340192A JPH0653654A JP H0653654 A JPH0653654 A JP H0653654A JP 20340192 A JP20340192 A JP 20340192A JP 20340192 A JP20340192 A JP 20340192A JP H0653654 A JPH0653654 A JP H0653654A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- circuit board
- hole
- hole conductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ビアホール導体となるスル
ーホールに導電性ペーストを充填した時に、充填したビ
アホール導体の表面に発生する凹みを防止し、ビアホー
ル導体の導通不良を皆無とした多層回路基板を提供す
る。 【構成】 ガラス−セラミックから成る多層回路基板1
0であって、内部配線3間及び内部配線3と表面配線と
を接続するビアホール導体5が、導電性粉末と、無機バ
インダーと、有機ビヒクルからなる導電性ペーストを焼
成して形成されるとともに、重量平均分子量が約7.2
×104 〜2.1×105 且つ全有機ビヒクルの3〜5
wt%の有機バインダーを含むでいる。
ーホールに導電性ペーストを充填した時に、充填したビ
アホール導体の表面に発生する凹みを防止し、ビアホー
ル導体の導通不良を皆無とした多層回路基板を提供す
る。 【構成】 ガラス−セラミックから成る多層回路基板1
0であって、内部配線3間及び内部配線3と表面配線と
を接続するビアホール導体5が、導電性粉末と、無機バ
インダーと、有機ビヒクルからなる導電性ペーストを焼
成して形成されるとともに、重量平均分子量が約7.2
×104 〜2.1×105 且つ全有機ビヒクルの3〜5
wt%の有機バインダーを含むでいる。
Description
【0001】
【産業上の利用分野】本発明は電子機器に利用される多
層回路基板、特にガラスフリットにアルミナを添加した
低温焼成可能な多層回路基板に関するものである。
層回路基板、特にガラスフリットにアルミナを添加した
低温焼成可能な多層回路基板に関するものである。
【0002】
【従来の技術】一般に電子機器に使用される多層回路基
板は高密度化、高速化、高信頼性化、低価格化などが求
められている。従来は、これらの要求に対応するために
銅張りしたエポキシ・フェノールなどを用いた有機基
板、もしくはMo、Wなどを配線材料として用いたアル
ミナセラミック多層回路基板が用いられていた。しか
し、近年、先に述べた高密度化等の要求もさらに厳しく
なってきている。前述の有機基板においては熱膨張係数
が高く、熱伝導率が悪いために熱的信頼性に劣り、ま
た、アルミナセラミック多層回路基板においては配線材
料としてMo、Wなどを使用するために導体抵抗が高
く、高速化への対応に限界があり、かつ高温焼成である
ため価格にも高いという欠点があった。
板は高密度化、高速化、高信頼性化、低価格化などが求
められている。従来は、これらの要求に対応するために
銅張りしたエポキシ・フェノールなどを用いた有機基
板、もしくはMo、Wなどを配線材料として用いたアル
ミナセラミック多層回路基板が用いられていた。しか
し、近年、先に述べた高密度化等の要求もさらに厳しく
なってきている。前述の有機基板においては熱膨張係数
が高く、熱伝導率が悪いために熱的信頼性に劣り、ま
た、アルミナセラミック多層回路基板においては配線材
料としてMo、Wなどを使用するために導体抵抗が高
く、高速化への対応に限界があり、かつ高温焼成である
ため価格にも高いという欠点があった。
【0003】これらの要求に応えるために、基板材料と
して、ガラスフリットにアルミナ等の無機物フィラーを
添加し、内部配線にAu、Ag、Cuなどの低融点、低
抵抗の貴金属材料、即ち、低抵抗の金属材料を用いた低
温焼成可能な多層回路基板が提案されている(例えば、
特開昭61−108192号公報参照)。
して、ガラスフリットにアルミナ等の無機物フィラーを
添加し、内部配線にAu、Ag、Cuなどの低融点、低
抵抗の貴金属材料、即ち、低抵抗の金属材料を用いた低
温焼成可能な多層回路基板が提案されている(例えば、
特開昭61−108192号公報参照)。
【0004】ここで、多層回路基板は、低抵抗の金属材
料の内部配線を配置したガラス−セラミックから成る絶
縁層を積層した回路基板本体の表面に、表面配線を配置
するとともに、前記絶縁層内に内部配線間及び内部配線
と表面配線とを接続するビアホール導体を形成した構造
となっている。
料の内部配線を配置したガラス−セラミックから成る絶
縁層を積層した回路基板本体の表面に、表面配線を配置
するとともに、前記絶縁層内に内部配線間及び内部配線
と表面配線とを接続するビアホール導体を形成した構造
となっている。
【0005】このような多層回路基板の製造は、まずガ
ラス−セラミックから成るグリーンシートを形成し、こ
のグリーンシートにビアホール導体が充填されるスルー
ホールを形成し、次にこのスルーホール内に導電性ペー
ストを充填し、さらに所定形状の内部配線となる導電性
ペーストで印刷、乾燥する。このように形成されたグリ
ーンシートを複数枚圧着積層して、所定雰囲気、所定温
度条件で一体焼結を行う。その後、焼成した回路基板本
体上に所定形状の表面配線となる導電性ペーストで印刷
形成し、所定雰囲気、所定温度条件で焼きつける。
ラス−セラミックから成るグリーンシートを形成し、こ
のグリーンシートにビアホール導体が充填されるスルー
ホールを形成し、次にこのスルーホール内に導電性ペー
ストを充填し、さらに所定形状の内部配線となる導電性
ペーストで印刷、乾燥する。このように形成されたグリ
ーンシートを複数枚圧着積層して、所定雰囲気、所定温
度条件で一体焼結を行う。その後、焼成した回路基板本
体上に所定形状の表面配線となる導電性ペーストで印刷
形成し、所定雰囲気、所定温度条件で焼きつける。
【0006】前記多層回路基板の製造工程では、ガラス
−セラミックから成る絶縁層の焼結は、通常のアルミナ
セラミックに比較して、900℃前後の低温で焼成され
るため、この絶縁層と同時に焼成される内部配線及びビ
アホール導体を構成する導電性ペーストの焼結挙動を絶
縁層(グリーンシート)の焼結挙動と近似させることが
重要である。通常、内部配線、ビアホール導体として、
低融点で且つ低抵抗の金属粉末を主成分とする導電性ペ
ーストが用いられる。しかし、導電性粉末の融点が低い
ために、内部配線と基板の絶縁層との焼結挙動が合わず
基板の反りを生ずる。特に、Au及びCuに比べて融点
が低いAgを用いた場合は基板の反りが顕著である。
−セラミックから成る絶縁層の焼結は、通常のアルミナ
セラミックに比較して、900℃前後の低温で焼成され
るため、この絶縁層と同時に焼成される内部配線及びビ
アホール導体を構成する導電性ペーストの焼結挙動を絶
縁層(グリーンシート)の焼結挙動と近似させることが
重要である。通常、内部配線、ビアホール導体として、
低融点で且つ低抵抗の金属粉末を主成分とする導電性ペ
ーストが用いられる。しかし、導電性粉末の融点が低い
ために、内部配線と基板の絶縁層との焼結挙動が合わず
基板の反りを生ずる。特に、Au及びCuに比べて融点
が低いAgを用いた場合は基板の反りが顕著である。
【0007】このような基板の反りを解決するために、
内部配線及びビアホール導体を構成する導電性ペースト
に低融点ガラスフリットを添加して焼結挙動を近似させ
ることが提案されている。
内部配線及びビアホール導体を構成する導電性ペースト
に低融点ガラスフリットを添加して焼結挙動を近似させ
ることが提案されている。
【0008】
【発明が解決しようとする問題点】しかし、内部配線及
びビアホール導体を形成する導電性ペーストにガラスフ
リットを添加したものを用いると、上述の製造工程で、
グリーンシートのスルーホールにビアホール導体となる
導電性ペーストを充填し、さらにグリーンシート上に内
部配線となる配線パターンを印刷し、このグリーンシー
トを複数枚積層する際に、スルーホールの開口で充填し
た導電性ペーストの凹みが発生してしまう。
びビアホール導体を形成する導電性ペーストにガラスフ
リットを添加したものを用いると、上述の製造工程で、
グリーンシートのスルーホールにビアホール導体となる
導電性ペーストを充填し、さらにグリーンシート上に内
部配線となる配線パターンを印刷し、このグリーンシー
トを複数枚積層する際に、スルーホールの開口で充填し
た導電性ペーストの凹みが発生してしまう。
【0009】この状態で、焼成工程で、導電性ペースト
のガラス成分が凹みに流入して、ビアホール導体での導
通不良が発生することがある。
のガラス成分が凹みに流入して、ビアホール導体での導
通不良が発生することがある。
【0010】このような導通不良を解消するには、ビア
ホール導体となるスルーホールに導電性ペーストを充填
した時に、スルーホールに充填した導電性ペーストの表
面が凹まないようにすることが重要となる。この、凹み
発生の原因としては、スルーホールに導電性ペーストを
充填する際には、敷紙上にグリーンシートを載置して、
内部配線となる配線パターンの形成と同時にスルーホー
ル内に導電性ペーストを充填するが、この工程を終了し
た後、グリーンシートを敷紙から剥離した時に、この敷
紙上に、スルーホールに充填した導電性ペーストの一部
が残存してしまい、この結果、スルーホール内の導電性
ペーストの充填量が不足してしまうため、グリーンシー
トの裏面側のスルーホールの開口やまた表面側の開口で
凹みが発生してしまう。
ホール導体となるスルーホールに導電性ペーストを充填
した時に、スルーホールに充填した導電性ペーストの表
面が凹まないようにすることが重要となる。この、凹み
発生の原因としては、スルーホールに導電性ペーストを
充填する際には、敷紙上にグリーンシートを載置して、
内部配線となる配線パターンの形成と同時にスルーホー
ル内に導電性ペーストを充填するが、この工程を終了し
た後、グリーンシートを敷紙から剥離した時に、この敷
紙上に、スルーホールに充填した導電性ペーストの一部
が残存してしまい、この結果、スルーホール内の導電性
ペーストの充填量が不足してしまうため、グリーンシー
トの裏面側のスルーホールの開口やまた表面側の開口で
凹みが発生してしまう。
【0011】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、ビアホール導体となるスル
ーホールに導電性ペーストを充填した時に、充填したビ
アホール導体の表面に発生する凹みを防止し、ビアホー
ル導体の導通不良を皆無とした多層回路基板及びその製
造方法を提供することである。
たものであり、その目的は、ビアホール導体となるスル
ーホールに導電性ペーストを充填した時に、充填したビ
アホール導体の表面に発生する凹みを防止し、ビアホー
ル導体の導通不良を皆無とした多層回路基板及びその製
造方法を提供することである。
【0012】
【問題点を解決するための手段】第1の本発明は、ガラ
ス−セラミックから成る絶縁層間に低抵抗の金属材料か
ら成る内部配線を配置した回路基板本体の表面に、表面
配線を配置するとともに、前記内部配線間及び内部配線
と表面配線とをビアホール導体を介して接続して成る多
層回路基板であって、前記ビアホール導体は、導電性粉
末と、無機バインダーと、有機ビヒクルから成り、さら
に前記有機ビヒクルには重量平均分子量が約7.2×1
04 〜2.1×105 で、且つ全有機ビヒクルの3〜5
wt%の有機バインダーを含む導電性ペーストを焼成し
て形成されていることを特徴とする多層回路基板であ
る。
ス−セラミックから成る絶縁層間に低抵抗の金属材料か
ら成る内部配線を配置した回路基板本体の表面に、表面
配線を配置するとともに、前記内部配線間及び内部配線
と表面配線とをビアホール導体を介して接続して成る多
層回路基板であって、前記ビアホール導体は、導電性粉
末と、無機バインダーと、有機ビヒクルから成り、さら
に前記有機ビヒクルには重量平均分子量が約7.2×1
04 〜2.1×105 で、且つ全有機ビヒクルの3〜5
wt%の有機バインダーを含む導電性ペーストを焼成し
て形成されていることを特徴とする多層回路基板であ
る。
【0013】第2の本発明によれば、スルーホールを形
成したガラス−セラミックから成るグリーンシート上に
導電性ペーストをスルーホール内に充填し、所定パター
ンに印刷塗布し、次にグリーンシートを複数枚積層する
とともに、これを焼成一体化して多層回路基板となる多
層回路基板の製造方法において、前記グリーンシートの
厚みをx、スルーホールの穴径をy、導電性ペーストの
粘度をzポイズとした時、y/x値を0.5〜1.3
に、z/(y/x)値を1000〜1500に設定した
ことを特徴とする多層回路基板の製造方法である。
成したガラス−セラミックから成るグリーンシート上に
導電性ペーストをスルーホール内に充填し、所定パター
ンに印刷塗布し、次にグリーンシートを複数枚積層する
とともに、これを焼成一体化して多層回路基板となる多
層回路基板の製造方法において、前記グリーンシートの
厚みをx、スルーホールの穴径をy、導電性ペーストの
粘度をzポイズとした時、y/x値を0.5〜1.3
に、z/(y/x)値を1000〜1500に設定した
ことを特徴とする多層回路基板の製造方法である。
【0014】
【作用】第1の本発明によれば、ビアホール導体となる
スルーホールが形成されたガラス−セラミックの絶縁層
となるグリーンシート上に、内部配線及びビアホール導
体となる導電性ペーストを印刷及び充填した際、特にス
ルーホールの開口部分での凹み現象が改善される。即
ち、前記ビアホール導体に使用される導電性ペーストの
ビヒクルが、重量平均分子量が7.2×104 〜2.1
×105 で、且つ有機ビヒクルに対して3〜5wt%の
バインダーを含む導電性ペーストを用いて形成されてい
る。有機ビヒクル中の有機バインダーの重量平均分子量
が7.2×104 未満及び含有率が3wt%未満では、
導電性ペーストを長期保管していると導電性粉末や無機
バインダーなどの固形成分の比重が大きいために有機バ
インダーが固形成分を支えきれず、固形成分が沈降現象
を起こし、また、グリーンシート上に配線パターンの印
刷やスルーホールの充填際に、スクリーンの目詰まり等
が生じて印刷性を悪化させる。有機ビヒクル中の有機バ
インダーの重量平均分子量が2.1×105 を越え及び
含有率が5wt%を越えると、導電性ペーストの粘着力
が向上してしまい、印刷するグリーンシートの下部に設
置され、印刷されたことを確認する敷紙に導電性ペース
トが大量に取られてしまい、導通不良が発生する。
スルーホールが形成されたガラス−セラミックの絶縁層
となるグリーンシート上に、内部配線及びビアホール導
体となる導電性ペーストを印刷及び充填した際、特にス
ルーホールの開口部分での凹み現象が改善される。即
ち、前記ビアホール導体に使用される導電性ペーストの
ビヒクルが、重量平均分子量が7.2×104 〜2.1
×105 で、且つ有機ビヒクルに対して3〜5wt%の
バインダーを含む導電性ペーストを用いて形成されてい
る。有機ビヒクル中の有機バインダーの重量平均分子量
が7.2×104 未満及び含有率が3wt%未満では、
導電性ペーストを長期保管していると導電性粉末や無機
バインダーなどの固形成分の比重が大きいために有機バ
インダーが固形成分を支えきれず、固形成分が沈降現象
を起こし、また、グリーンシート上に配線パターンの印
刷やスルーホールの充填際に、スクリーンの目詰まり等
が生じて印刷性を悪化させる。有機ビヒクル中の有機バ
インダーの重量平均分子量が2.1×105 を越え及び
含有率が5wt%を越えると、導電性ペーストの粘着力
が向上してしまい、印刷するグリーンシートの下部に設
置され、印刷されたことを確認する敷紙に導電性ペース
トが大量に取られてしまい、導通不良が発生する。
【0015】さらに、第2の発明によれば、グリーンシ
ート厚み、スルーホールの穴径及び充填する導電性ペー
ストを所定範囲に設定したため、グリーンシート厚み、
スルーホールの穴径に対する適正の粘度を有する導電性
ペーストで、スルーホールの充填が可能となるため、ス
ルーホールの開口部分における凹みを防止できる。
ート厚み、スルーホールの穴径及び充填する導電性ペー
ストを所定範囲に設定したため、グリーンシート厚み、
スルーホールの穴径に対する適正の粘度を有する導電性
ペーストで、スルーホールの充填が可能となるため、ス
ルーホールの開口部分における凹みを防止できる。
【0016】
【実施例】以下、本発明を図面に基づいて詳説する。図
において、多層回路基板10は、絶縁層2a、2b、2
cと、内部配線3・・と、表面配線4と、ビアホール導
体5・・・とから成る回路基板本体1と、該回路基板本
体1上形成された表面導体4とから構成されている。
において、多層回路基板10は、絶縁層2a、2b、2
cと、内部配線3・・と、表面配線4と、ビアホール導
体5・・・とから成る回路基板本体1と、該回路基板本
体1上形成された表面導体4とから構成されている。
【0017】回路基板本体1は、絶縁層2a、2b、2
cの層間に所定回路パターンに対応して内部配線3・・
・が形成され、さらに該内部配線3及び表面に形成され
る表面配線4と内部配線3・・・とを接続するために、
絶縁層2a、2b、2cを貫くビアホール導体5・・か
ら成り、焼成された回路基板本体1においては、絶縁層
2a、2b、2cは、絶縁層2a、2b、2cの焼結反
応により一体化されることになる。
cの層間に所定回路パターンに対応して内部配線3・・
・が形成され、さらに該内部配線3及び表面に形成され
る表面配線4と内部配線3・・・とを接続するために、
絶縁層2a、2b、2cを貫くビアホール導体5・・か
ら成り、焼成された回路基板本体1においては、絶縁層
2a、2b、2cは、絶縁層2a、2b、2cの焼結反
応により一体化されることになる。
【0018】絶縁層2a、2b、2cは、低温焼成可能
なガラス−セラミック材料、例えばMgO−SiO2 −
Al2 O3 −B2 O3 系、CaO−SiO2 −Al2 O
3 −B2 O3 系、MgO−SiO2 −Al2 O3 系、C
aO−SiO2 −Al2 O3系、MgO−CaO−Si
O2 −Al2 O3 系のガラス成分とアルミナ、ムライ
ト、コージェライトなどの無機物フィラーとを主成分と
するグリーンシート部材を焼成して得られる。尚、無機
物フィラーはガラス成分に対して通常10〜45wt%
程度添加される。
なガラス−セラミック材料、例えばMgO−SiO2 −
Al2 O3 −B2 O3 系、CaO−SiO2 −Al2 O
3 −B2 O3 系、MgO−SiO2 −Al2 O3 系、C
aO−SiO2 −Al2 O3系、MgO−CaO−Si
O2 −Al2 O3 系のガラス成分とアルミナ、ムライ
ト、コージェライトなどの無機物フィラーとを主成分と
するグリーンシート部材を焼成して得られる。尚、無機
物フィラーはガラス成分に対して通常10〜45wt%
程度添加される。
【0019】内部配線3は、絶縁層2a、2b、2c間
に配置され、所定回路パターンを達成する所定パターン
に形成されている。具体的には、グリーンシート部材の
主面に内部配線3となるAg系導電性ペーストを厚膜手
法により形成し、シート部材と同時に焼成することによ
り形成される。
に配置され、所定回路パターンを達成する所定パターン
に形成されている。具体的には、グリーンシート部材の
主面に内部配線3となるAg系導電性ペーストを厚膜手
法により形成し、シート部材と同時に焼成することによ
り形成される。
【0020】ビアホール導体5は絶縁層2a、2b、2
c間の内部配線3・・・及び内部配線3・・と表面配線
4・・とを接続するために形成され、具体的にはシート
上にスルーホールを形成して置き、上述の内部配線3・
・・を形成するAg系導電性ペーストを印刷する際に、
この導電性ペーストをスルーホール内に充填し、さらに
シート部材と同時に焼成することにより形成される。
c間の内部配線3・・・及び内部配線3・・と表面配線
4・・とを接続するために形成され、具体的にはシート
上にスルーホールを形成して置き、上述の内部配線3・
・・を形成するAg系導電性ペーストを印刷する際に、
この導電性ペーストをスルーホール内に充填し、さらに
シート部材と同時に焼成することにより形成される。
【0021】表面配線4は、回路基板本体1の一方又は
両主面に所定の高密度パターンで形成されている。表面
配線4は、例えば、マイグレーションを起こしにくいC
u系導電性ペーストの印刷、焼きつけにより形成され
る。尚、表面配線4の形成と同時に、回路基板本体1上
に搭載される電子部品6の端子電極パッドや、信号の出
力端子を形成することができる。
両主面に所定の高密度パターンで形成されている。表面
配線4は、例えば、マイグレーションを起こしにくいC
u系導電性ペーストの印刷、焼きつけにより形成され
る。尚、表面配線4の形成と同時に、回路基板本体1上
に搭載される電子部品6の端子電極パッドや、信号の出
力端子を形成することができる。
【0022】また、基板本体1の一方又は両主面に必要
に応じて電子部品6などが搭載される。
に応じて電子部品6などが搭載される。
【0023】次に、上述の多層回路基板1の製造方法を
説明する。
説明する。
【0024】先ず、上述のガラス成分と無機物フィラー
を所定組成量比となるように秤量・混合し、さらに有機
ビヒクルを加え、ガラス−セラミックペーストを作成す
る。
を所定組成量比となるように秤量・混合し、さらに有機
ビヒクルを加え、ガラス−セラミックペーストを作成す
る。
【0025】このペーストをドクターブレード法で10
0〜200μmのガラス−セラミックテープを作成す
る。
0〜200μmのガラス−セラミックテープを作成す
る。
【0026】次に、このテープ部材を複数又は1つの多
層回路基板が抽出できる寸法に裁断してガラス−セラミ
ックのグリーンシート部材を作成する。
層回路基板が抽出できる寸法に裁断してガラス−セラミ
ックのグリーンシート部材を作成する。
【0027】次に、絶縁層2aに対応するグリーンシー
ト部材に、ビアホール導体が形成される位置にスルーホ
ールをパンチング加工を行う。この時、スルーホールの
穴径は80〜230μmである。具体的にはグリーンシ
ート部材の厚みをx、スルーホールの穴径をyとした
時、y/x(穴径/厚比率:α値)が0.5〜1.3の
範囲になるように設定する。尚、絶縁層2b、2cに対
応するグリーンシート部材についてもパンチング加工を
行う。
ト部材に、ビアホール導体が形成される位置にスルーホ
ールをパンチング加工を行う。この時、スルーホールの
穴径は80〜230μmである。具体的にはグリーンシ
ート部材の厚みをx、スルーホールの穴径をyとした
時、y/x(穴径/厚比率:α値)が0.5〜1.3の
範囲になるように設定する。尚、絶縁層2b、2cに対
応するグリーンシート部材についてもパンチング加工を
行う。
【0028】次に、スクリーン印刷装置の印刷基準面
に、敷紙を敷いて、該敷紙上に上述のスルーホールが形
成されたグリーンシート部材を載置し、スクリーン印刷
法によって導電性ペーストをスルーホールに充填する。
また、スルーホールの充填が終了した後、導電性ペース
トをもちいて内部配線3となる配線パターンをスクリー
ン印刷する。尚、導電性ペーストの粘度などの特性によ
っては、一回のスクリーン印刷工程でスルーホール内に
導電性ペーストが充填し、且つグリーンシート上に内部
配線3となる配線パターンを形成してもよい。
に、敷紙を敷いて、該敷紙上に上述のスルーホールが形
成されたグリーンシート部材を載置し、スクリーン印刷
法によって導電性ペーストをスルーホールに充填する。
また、スルーホールの充填が終了した後、導電性ペース
トをもちいて内部配線3となる配線パターンをスクリー
ン印刷する。尚、導電性ペーストの粘度などの特性によ
っては、一回のスクリーン印刷工程でスルーホール内に
導電性ペーストが充填し、且つグリーンシート上に内部
配線3となる配線パターンを形成してもよい。
【0029】次に、前記敷紙から印刷を施したグリーン
シート部材を剥離する。この時、スルーホールに完全に
導電性ペーストが充填されていれば、敷紙上に導電性ペ
ーストが残存するため、充填の良否を判別することがで
きる。
シート部材を剥離する。この時、スルーホールに完全に
導電性ペーストが充填されていれば、敷紙上に導電性ペ
ーストが残存するため、充填の良否を判別することがで
きる。
【0030】次に、このグリーンシート部材を、所定回
路パターンに応じて、複数枚(図では絶縁層2a、2
b、2cの3枚)積層し、熱圧着を行い、未焼成の回路
基板本体1を作成する。
路パターンに応じて、複数枚(図では絶縁層2a、2
b、2cの3枚)積層し、熱圧着を行い、未焼成の回路
基板本体1を作成する。
【0031】次に、未焼成の回路基板本体1を、1つの
多層回路基板が抽出できるように、プレス成型によりス
ナップラインを形成する。
多層回路基板が抽出できるように、プレス成型によりス
ナップラインを形成する。
【0032】次に、未焼成の回路基板本体1を、大気雰
囲気又は中性雰囲気で、約900℃で焼成する。尚、焼
成工程は、グリーンシート部材を形成する絶縁ペースト
中に加えられた有機ビヒクルや導電性ペースト中の有機
ビヒクルを焼失される脱バイ工程と、グリーンシート部
材の主成分であるガラス−セラミックの焼結反応及び内
部配線3、ビアホール導体5を焼結反応を行う焼結工程
から成る。これにより、焼結された回路基板本体1が完
成する。
囲気又は中性雰囲気で、約900℃で焼成する。尚、焼
成工程は、グリーンシート部材を形成する絶縁ペースト
中に加えられた有機ビヒクルや導電性ペースト中の有機
ビヒクルを焼失される脱バイ工程と、グリーンシート部
材の主成分であるガラス−セラミックの焼結反応及び内
部配線3、ビアホール導体5を焼結反応を行う焼結工程
から成る。これにより、焼結された回路基板本体1が完
成する。
【0033】次に、回路基板本体1の一方又は両主面に
Cu系導電性ペーストを用いて、所定表面配線4となる
配線パターンを印刷し、さらに乾燥する。
Cu系導電性ペーストを用いて、所定表面配線4となる
配線パターンを印刷し、さらに乾燥する。
【0034】次に、表面配線4を形成した回路基板本体
1を還元性雰囲気又は中性雰囲気で870℃以下の温度
で焼成して、回路基板本体1に表面配線5を焼きつけ
る。
1を還元性雰囲気又は中性雰囲気で870℃以下の温度
で焼成して、回路基板本体1に表面配線5を焼きつけ
る。
【0035】さらに、必要に応じて、電子部品6を回路
基板本体1の表面配線4上に搭載し、スナップラインに
沿って分割して、多層回路基板10を抽出する。
基板本体1の表面配線4上に搭載し、スナップラインに
沿って分割して、多層回路基板10を抽出する。
【0036】尚、上述の実施例において、内部配線3、
ビアホール導体5と表面配線4とが同一条件で焼成可能
な場合、例えば、内部配線3、ビアホール導体5と表面
配線4とが共に、Ag系導体(Ag単体、又はAg−P
dのようなAg合金)、Cu系導体などの場合には、焼
結工程を表面配線4の配線パターンを形成した後の1回
にすることができる。またスナップラインに沿って分割
する工程を電子部品6の搭載前にするなど、工程順序を
変えることが可能である。
ビアホール導体5と表面配線4とが同一条件で焼成可能
な場合、例えば、内部配線3、ビアホール導体5と表面
配線4とが共に、Ag系導体(Ag単体、又はAg−P
dのようなAg合金)、Cu系導体などの場合には、焼
結工程を表面配線4の配線パターンを形成した後の1回
にすることができる。またスナップラインに沿って分割
する工程を電子部品6の搭載前にするなど、工程順序を
変えることが可能である。
【0037】本発明は、ビアホール導体5の表面部分で
の凹みが形成されないように、内部配線3及びビアホー
ル導体5を形成する導電性ペーストを厳密に管理するこ
とが重要である。
の凹みが形成されないように、内部配線3及びビアホー
ル導体5を形成する導電性ペーストを厳密に管理するこ
とが重要である。
【0038】この導電性ペーストは、導電性粉末と、無
機バインダーと、主に有機バインダーと有機溶剤からな
る有機ビヒクルとを均質混練して作成される。
機バインダーと、主に有機バインダーと有機溶剤からな
る有機ビヒクルとを均質混練して作成される。
【0039】導電性粉末は、Au、Ag、Cu及びその
合金などの低抵抗の金属材料が用いることができるが、
コストや焼成雰囲気を考慮して、Ag系の導電性粉末を
用いることが望ましい。このAg系導電性粉末の平均粒
径3〜8μmである。
合金などの低抵抗の金属材料が用いることができるが、
コストや焼成雰囲気を考慮して、Ag系の導電性粉末を
用いることが望ましい。このAg系導電性粉末の平均粒
径3〜8μmである。
【0040】無機バインダーは、屈伏点が700〜87
0℃のホウ珪酸系ガラスフリットやβ−石英固溶体など
が用いられる。この無機バインダーによって、絶縁層2
a〜2cのガラス−セラミック材料の焼結挙動を近時さ
せることができ、焼結後に導電性粉末間の均一に分散さ
れ、導電性粉末を強固を接合させるとともに、絶縁層2
a〜2cと導体との間で一定の接合強度を得るものであ
る。
0℃のホウ珪酸系ガラスフリットやβ−石英固溶体など
が用いられる。この無機バインダーによって、絶縁層2
a〜2cのガラス−セラミック材料の焼結挙動を近時さ
せることができ、焼結後に導電性粉末間の均一に分散さ
れ、導電性粉末を強固を接合させるとともに、絶縁層2
a〜2cと導体との間で一定の接合強度を得るものであ
る。
【0041】有機ビヒクルを構成する有機バインダー
は、導電性ペースト中における導電性粉末及び無機バイ
ンダーを均質に分散させ、また焼成されるまでの配線パ
ターンを印刷形状を維持させるものであり、例えば、重
量平均分子量が7.2×104〜2.1×105 のエチ
ルセルロースなどが用いられる。
は、導電性ペースト中における導電性粉末及び無機バイ
ンダーを均質に分散させ、また焼成されるまでの配線パ
ターンを印刷形状を維持させるものであり、例えば、重
量平均分子量が7.2×104〜2.1×105 のエチ
ルセルロースなどが用いられる。
【0042】有機ビヒクルを構成する有機溶剤は、有機
バインダーとともに、導電性ペーストの粘度を所定粘度
に制御して、印刷性の向上させるものであり、例えば
2.2.4−トリメチルー1.3−ペンタンジオールモ
ノイソブチレートが用いられる。尚、有機バインダー
は、有機ビヒクル中の3〜5wt%と設定することが重
要である。
バインダーとともに、導電性ペーストの粘度を所定粘度
に制御して、印刷性の向上させるものであり、例えば
2.2.4−トリメチルー1.3−ペンタンジオールモ
ノイソブチレートが用いられる。尚、有機バインダー
は、有機ビヒクル中の3〜5wt%と設定することが重
要である。
【0043】このような導電性ペーストを用いて、ビア
ホール導体5を形成するために、スルーホール内に充填
すれば、導電性ペーストの粘度を適正化することができ
るため、導電性ペーストをスルーホールに充填し、敷紙
からシート部材を剥離した時に、敷紙側に取られるペー
スト量を極小化させることができる。
ホール導体5を形成するために、スルーホール内に充填
すれば、導電性ペーストの粘度を適正化することができ
るため、導電性ペーストをスルーホールに充填し、敷紙
からシート部材を剥離した時に、敷紙側に取られるペー
スト量を極小化させることができる。
【0044】逆に、重量平均分子量が7.2×104 未
満及び含有率が3wt%未満の有機バインダーを用いる
と、ペーストを長期保管していると導電性粉末の比重が
大きいためにバインダーが導電性粉末を支えきれず、導
電性粉末が沈降現象を起こし、シート部材上に内部配線
3及びビアホール導体5を形成するため導電性ペースト
を印刷する際に、スクリーンの目詰まり等が生じて印刷
性を悪化させる。
満及び含有率が3wt%未満の有機バインダーを用いる
と、ペーストを長期保管していると導電性粉末の比重が
大きいためにバインダーが導電性粉末を支えきれず、導
電性粉末が沈降現象を起こし、シート部材上に内部配線
3及びビアホール導体5を形成するため導電性ペースト
を印刷する際に、スクリーンの目詰まり等が生じて印刷
性を悪化させる。
【0045】また、重量平均分子量が2.1×105 を
越え及び含有率が5wt%を越える有機バインダーを用
いると、導電性ペーストの粘着力が向上してしまい、印
刷するシート部材の下部に敷設された敷紙に導電性ペー
ストが大量に取られ前述のビアホール導体表面の凹みが
発生し、その空隙にペーストのガラス成分が流入して、
ビアホール導体での導通不良が発生する。
越え及び含有率が5wt%を越える有機バインダーを用
いると、導電性ペーストの粘着力が向上してしまい、印
刷するシート部材の下部に敷設された敷紙に導電性ペー
ストが大量に取られ前述のビアホール導体表面の凹みが
発生し、その空隙にペーストのガラス成分が流入して、
ビアホール導体での導通不良が発生する。
【0046】尚、導電性ペーストの粘度z(ポイズ)の
適正値とは、上述の穴径/厚み比率αによって決定され
る。即ち、粘度と穴径/厚みとの関係が、z/αが10
00〜1500である。このような範囲となるように導
電性ペーストの固形成分と有機ビヒクルとを所定量比に
なるように設定することが重要である。
適正値とは、上述の穴径/厚み比率αによって決定され
る。即ち、粘度と穴径/厚みとの関係が、z/αが10
00〜1500である。このような範囲となるように導
電性ペーストの固形成分と有機ビヒクルとを所定量比に
なるように設定することが重要である。
【0047】逆に、重量平均分子量が7.2×104 未
満及び含有率が3wt%未満の有機バインダーを用いる
と、ペーストを長期保管していると導電性粉末の比重が
大きいためにバインダーが導電性粉末を支えきれず、導
電性粉末が沈降現象を起こし、シート部材上に内部配線
3及びビアホール導体5を形成するために、印刷する際
に、スクリーンの目詰まり等が生じて印刷性を悪化させ
る。
満及び含有率が3wt%未満の有機バインダーを用いる
と、ペーストを長期保管していると導電性粉末の比重が
大きいためにバインダーが導電性粉末を支えきれず、導
電性粉末が沈降現象を起こし、シート部材上に内部配線
3及びビアホール導体5を形成するために、印刷する際
に、スクリーンの目詰まり等が生じて印刷性を悪化させ
る。
【0048】また、重量平均分子量が2.1×105 を
越え及び含有率が5wt%を越える有機バインダーを用
いると、導電性ペーストの粘着力が向上してしまい、印
刷するシート部材の下部に敷設された敷紙に導電性ペー
ストが大量に取られ前述のビアホール導体表面の凹みが
発生し、その空隙にペーストのガラス成分が流入して、
ビアホール導体での導通不良が発生する。
越え及び含有率が5wt%を越える有機バインダーを用
いると、導電性ペーストの粘着力が向上してしまい、印
刷するシート部材の下部に敷設された敷紙に導電性ペー
ストが大量に取られ前述のビアホール導体表面の凹みが
発生し、その空隙にペーストのガラス成分が流入して、
ビアホール導体での導通不良が発生する。
【0049】(実験1)本発明者らは、ビヒクル中のバ
インダーの含有量の変化による作用を確認するために、
重量平均分子量が上述の範囲の代表的な値である1.5
×105 の有機バインダー(エチルセルロース)を表1
に示す含有量で、導電性ペースト試料を作成し、厚み1
80μmのシート部材上に所定内部配線3のパターンを
形成して、上述の製造方法で多層回路基板1を作成し、
ビアホール導体5の断線の有無を確認した。また、同時
に導電性ペーストを3カ月間放置して、導電性粉末成分
の沈降状態を確認した。
インダーの含有量の変化による作用を確認するために、
重量平均分子量が上述の範囲の代表的な値である1.5
×105 の有機バインダー(エチルセルロース)を表1
に示す含有量で、導電性ペースト試料を作成し、厚み1
80μmのシート部材上に所定内部配線3のパターンを
形成して、上述の製造方法で多層回路基板1を作成し、
ビアホール導体5の断線の有無を確認した。また、同時
に導電性ペーストを3カ月間放置して、導電性粉末成分
の沈降状態を確認した。
【0050】尚、有機ビヒクル以外のペースト組成物と
して、導電性粉末に平均粒径が5μmのAg粉末を用
い、その重量比率は全ペーストの73重量%に設定し、
無機バインダーとして、ホウ珪酸系ガラスフリットを用
い、その重量比率は全ペーストの15重量%に設定し、
その残部として、上述の条件の有機ビヒクルを全ペース
トの12重量%に設定した。その結果を表1に示す。
して、導電性粉末に平均粒径が5μmのAg粉末を用
い、その重量比率は全ペーストの73重量%に設定し、
無機バインダーとして、ホウ珪酸系ガラスフリットを用
い、その重量比率は全ペーストの15重量%に設定し、
その残部として、上述の条件の有機ビヒクルを全ペース
トの12重量%に設定した。その結果を表1に示す。
【0051】
【表1】
【0052】その結果、試料番号1〜3のように、バイ
ンダーの含有率が3重量%未満であると、固形成分(導
電性粉末及び無機バインダー)の沈降現象が発生してし
まい、長期保管に適したペーストが達成できない。ま
た、このようなペーストを印刷しようとしてもスクリー
ンに目詰まりを起こして印刷不能の状態となってしま
う。
ンダーの含有率が3重量%未満であると、固形成分(導
電性粉末及び無機バインダー)の沈降現象が発生してし
まい、長期保管に適したペーストが達成できない。ま
た、このようなペーストを印刷しようとしてもスクリー
ンに目詰まりを起こして印刷不能の状態となってしま
う。
【0053】試料番号7、8のように、バインダーの含
有率が5重量%を越えると、有機バインダーの含有率が
高いためにペーストの粘着力が強く、印刷するシート部
材の裏面側に配置した敷紙にペーストが大量に取られ、
ビアホール導体の表面の凹みに起因する導通不良が発生
してしまう。
有率が5重量%を越えると、有機バインダーの含有率が
高いためにペーストの粘着力が強く、印刷するシート部
材の裏面側に配置した敷紙にペーストが大量に取られ、
ビアホール導体の表面の凹みに起因する導通不良が発生
してしまう。
【0054】従って、有機ビヒクル中のバイダーの含有
量としては、3〜5重量%が望ましい。
量としては、3〜5重量%が望ましい。
【0055】(実験2)次に、本発明者らは、バインダ
ーの重量平均分子量の変化による作用を確認するため
に、有機バインダー(エチルセルロース)の重量平均分
子量を表2に示すように種々変更した。尚、ビヒクル中
のバインダーの重量比率を代表的な値であ4wt%にと
して、その他の条件は上述の実験と同一とした。
ーの重量平均分子量の変化による作用を確認するため
に、有機バインダー(エチルセルロース)の重量平均分
子量を表2に示すように種々変更した。尚、ビヒクル中
のバインダーの重量比率を代表的な値であ4wt%にと
して、その他の条件は上述の実験と同一とした。
【0056】
【表2】
【0057】その結果、試料番号11のように、バイン
ダーの重量平均分子量が7.2×104 未満であると、
固形成分(導電性粉末及び無機バインダー)の沈降現象
が発生してしまい、長期保管に適したペーストが達成で
きない。また、このようなペーストを印刷しようとして
もスクリーンに目詰まりを起こして印刷不能の状態とな
ってしまう。
ダーの重量平均分子量が7.2×104 未満であると、
固形成分(導電性粉末及び無機バインダー)の沈降現象
が発生してしまい、長期保管に適したペーストが達成で
きない。また、このようなペーストを印刷しようとして
もスクリーンに目詰まりを起こして印刷不能の状態とな
ってしまう。
【0058】試料番号15のように、バインダーの重量
平均分子量が2.1×105 を越えると、ペーストの粘
着力が強く、印刷するシート部材の裏面側に配置した敷
紙にペーストが大量に取られ、ビアホール導体の表面の
凹みに起因する導通不良が発生してしまう。
平均分子量が2.1×105 を越えると、ペーストの粘
着力が強く、印刷するシート部材の裏面側に配置した敷
紙にペーストが大量に取られ、ビアホール導体の表面の
凹みに起因する導通不良が発生してしまう。
【0059】従って、有機ビヒクル中のバイダーの重量
平均分子量が7.2×104 〜2.1×105 が望まし
い。
平均分子量が7.2×104 〜2.1×105 が望まし
い。
【0060】結局、実験1、2から、ペーストの安定性
を考慮して、多層回路基板の導通不良を皆無とするに
は、ペースト中の有機ビヒクルには、重量平均分子量が
約7.2×104 〜2.1×105 且つ全有機ビヒクル
の3〜5wt%の有機バインダーを含有させることが重
要となる。
を考慮して、多層回路基板の導通不良を皆無とするに
は、ペースト中の有機ビヒクルには、重量平均分子量が
約7.2×104 〜2.1×105 且つ全有機ビヒクル
の3〜5wt%の有機バインダーを含有させることが重
要となる。
【0061】(実験3)さらに、本発明者らは、上述の
有機ビヒクルの範囲で、固形成分との混合比率による粘
度zの違いと、グリーンシートの厚みx、ビアホール導
体5となるスルーホールの穴径yとの関係による、導電
性ペースト充填後の導通不良を調べた。
有機ビヒクルの範囲で、固形成分との混合比率による粘
度zの違いと、グリーンシートの厚みx、ビアホール導
体5となるスルーホールの穴径yとの関係による、導電
性ペースト充填後の導通不良を調べた。
【0062】その結果を表3、表4に示す。尚、導電性
ペーストの填後、グリーンシート部材のスルーホールの
裏面側開口が、50μm以上の凹みが生じたものを導通
不良とした。
ペーストの填後、グリーンシート部材のスルーホールの
裏面側開口が、50μm以上の凹みが生じたものを導通
不良とした。
【0063】
【表3】
【0064】
【表4】
【0065】以上の結果より、構造的には、グリーンシ
ート部材の厚みxとスルーホールの穴径yとの関係(y
/x)のα値が0.5〜1.3とすることが重要であ
り、且つ、該α値と導電性ペーストの粘度zポイズとの
関係(z/α)が1000〜1500となるようにする
ことが重要である。
ート部材の厚みxとスルーホールの穴径yとの関係(y
/x)のα値が0.5〜1.3とすることが重要であ
り、且つ、該α値と導電性ペーストの粘度zポイズとの
関係(z/α)が1000〜1500となるようにする
ことが重要である。
【0066】尚、本発明において、グリーンシート部材
に、内部配線及びビアホール導体を形成するための導電
性ペースト中の有機ビヒクル中のバインダーの重量比率
及び重量平均分子量の値が極めて重要であって、有機ビ
ヒクルとして、その他に分散剤、消泡剤などを添加して
もよいし、その他のペースト、即ちグリーンシート部材
を形成する絶縁ペーストや表面配線を形成する導電性ペ
ーストの組成物や、多層配線基板の構造、製造工程など
は種々の変更が可能である。
に、内部配線及びビアホール導体を形成するための導電
性ペースト中の有機ビヒクル中のバインダーの重量比率
及び重量平均分子量の値が極めて重要であって、有機ビ
ヒクルとして、その他に分散剤、消泡剤などを添加して
もよいし、その他のペースト、即ちグリーンシート部材
を形成する絶縁ペーストや表面配線を形成する導電性ペ
ーストの組成物や、多層配線基板の構造、製造工程など
は種々の変更が可能である。
【0067】
【発明の効果】以上のように、本発明によれば、少なく
ともビアホール導体となる導電性ペーストとして、有機
ビヒクルには、重量平均分子量が約7.2×104 〜
2.1×105 且つ全有機ビヒクルの3〜5wt%の有
機バインダーを含有させたものを用いることにより、多
層回路基板中のビアホール導体の導通不良のない多層回
路基板が実現できる。また、導電性ペーストの混練状態
が安定し、長期保存に適し、また印刷性の向上が達成で
きる。
ともビアホール導体となる導電性ペーストとして、有機
ビヒクルには、重量平均分子量が約7.2×104 〜
2.1×105 且つ全有機ビヒクルの3〜5wt%の有
機バインダーを含有させたものを用いることにより、多
層回路基板中のビアホール導体の導通不良のない多層回
路基板が実現できる。また、導電性ペーストの混練状態
が安定し、長期保存に適し、また印刷性の向上が達成で
きる。
【0068】さらに、絶縁層となるクリーンシート厚
み、ビアホール導体となるスルーホールの穴径及び導電
性ペーストの粘度を所定範囲に設定したため、多層回路
基板中のビアホール導体の導通不良のない多層回路基板
が実現できる。
み、ビアホール導体となるスルーホールの穴径及び導電
性ペーストの粘度を所定範囲に設定したため、多層回路
基板中のビアホール導体の導通不良のない多層回路基板
が実現できる。
【図1】本発明の多層回路基板の断面構造を示す図であ
る。
る。
【符号の説明】 1・・回路基板本体 2・・基板本体 2a、2b、2c・・・シート 3・・・内部配線 4・・・表面配線 5・・・ビアホール導体 6・・・電子部品 10・・多層回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 和雅 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内
Claims (2)
- 【請求項1】 ガラス−セラミックから成る絶縁層間に
低抵抗の金属材料から成る内部配線を配置した回路基板
本体の表面に、表面配線を配置するとともに、前記内部
配線間及び内部配線と表面配線とをビアホール導体を介
して接続して成る多層回路基板であって、 前記ビアホール導体は、導電性粉末と、無機バインダー
と、有機ビヒクルから成り、さらに前記有機ビヒクルと
して重量平均分子量が約7.2×104 〜2.1×10
5 で、且つ全有機ビヒクルの3〜5wt%の有機バイン
ダーを含む導電性ペーストを焼成して形成されているこ
とを特徴とする多層回路基板。 - 【請求項2】 スルーホールを形成したガラス−セラミ
ックから成るグリーンシート上に導電性ペーストをスル
ーホール内に充填し、所定パターンに印刷塗布し、次に
グリーンシートを複数枚積層するとともに、これを焼成
一体化して多層回路基板となる多層回路基板の製造方法
において、 前記グリーンシートの厚みをx、スルーホールの穴径を
y、導電性ペーストの粘度をzポイズとした時、y/x
値を0.5〜1.3に、z/(y/x)値を1000〜
1500に設定したことを特徴とする多層回路基板の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20340192A JPH0653654A (ja) | 1992-07-30 | 1992-07-30 | 多層回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20340192A JPH0653654A (ja) | 1992-07-30 | 1992-07-30 | 多層回路基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0653654A true JPH0653654A (ja) | 1994-02-25 |
Family
ID=16473447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20340192A Pending JPH0653654A (ja) | 1992-07-30 | 1992-07-30 | 多層回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0653654A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005083719A1 (ja) * | 2004-02-27 | 2005-09-09 | Tdk Corporation | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
WO2005083720A1 (ja) * | 2004-02-27 | 2005-09-09 | Tdk Corporation | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
US7131194B2 (en) * | 2002-04-22 | 2006-11-07 | Seiko Epson Corporation | Method of manufacturing a device |
US7569247B2 (en) | 2003-11-27 | 2009-08-04 | Tdk Corporation | Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
US7572477B2 (en) | 2003-12-15 | 2009-08-11 | Tdk Corporation | Dielectric paste for spacer layer of a multi-layered ceramic electronic component |
-
1992
- 1992-07-30 JP JP20340192A patent/JPH0653654A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7131194B2 (en) * | 2002-04-22 | 2006-11-07 | Seiko Epson Corporation | Method of manufacturing a device |
US7370410B2 (en) | 2002-04-22 | 2008-05-13 | Seiko Epson Corporation | Method of manufacturing a device, device, non-contact type card medium, and electronic equipment |
US7569247B2 (en) | 2003-11-27 | 2009-08-04 | Tdk Corporation | Conductive paste for an electrode layer of a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
US7572477B2 (en) | 2003-12-15 | 2009-08-11 | Tdk Corporation | Dielectric paste for spacer layer of a multi-layered ceramic electronic component |
WO2005083719A1 (ja) * | 2004-02-27 | 2005-09-09 | Tdk Corporation | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
WO2005083720A1 (ja) * | 2004-02-27 | 2005-09-09 | Tdk Corporation | 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法 |
KR100734783B1 (ko) * | 2004-02-27 | 2007-07-04 | 티디케이가부시기가이샤 | 적층 세라믹 전자 부품용 도전체 페이스트 및 적층 세라믹전자 부품용 적층체 유닛의 제조 방법 |
KR100734785B1 (ko) * | 2004-02-27 | 2007-07-04 | 티디케이가부시기가이샤 | 적층 세라믹 전자 부품용 도전체 페이스트 및 적층 세라믹전자 부품용 적층체 유닛의 제조 방법 |
US7537713B2 (en) | 2004-02-27 | 2009-05-26 | Tdk Corporation | Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
US7560050B2 (en) | 2004-02-27 | 2009-07-14 | Tdk Corporation | Conductive paste for a multi-layered ceramic electronic component and a method for manufacturing a multi-layered unit for a multi-layered ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5337475A (en) | Process for producing ceramic circuit structures having conductive vias | |
JPH08148787A (ja) | 厚膜ペースト | |
GB1565421A (en) | Manufacture of electrical devices | |
JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
JPH0653654A (ja) | 多層回路基板及びその製造方法 | |
JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
US9307649B2 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
JPH0685466A (ja) | 多層回路基板 | |
JPH06224556A (ja) | 低温焼成多層基板 | |
JP3064047B2 (ja) | 多層セラミック回路基板 | |
JPH03108203A (ja) | 導体ペーストおよび配線基板 | |
JPH03272197A (ja) | 多層ガラスセラミック回路基板の製造方法 | |
JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
JP3130914B2 (ja) | 多層回路基板 | |
JPH05275861A (ja) | 多層回路基板 | |
EP0204261A2 (en) | Multilayer wiring board and method of manufacturing the same | |
JPH0878847A (ja) | 低温焼成多層回路基板 | |
JP3071514B2 (ja) | 多層回路基板 | |
JPS60167489A (ja) | セラミツク回路基板の製造方法 | |
JPH0653354A (ja) | 回路基板 | |
JPH0451059B2 (ja) | ||
JPH066046A (ja) | セラミック多層配線基板 |