JPH0653354A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0653354A JPH0653354A JP20384892A JP20384892A JPH0653354A JP H0653354 A JPH0653354 A JP H0653354A JP 20384892 A JP20384892 A JP 20384892A JP 20384892 A JP20384892 A JP 20384892A JP H0653354 A JPH0653354 A JP H0653354A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring layer
- glass
- conductive material
- substrate body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 信号速度の高速化を図りつつ、基板の反りを
抑制する。 【構成】 多層回路基板１は、ガラスセラミックス材料
からなる基板本体２と、基板本体２内に設けられた内部
配線層３と、基板本体２の両主面に形成された表面配線
４とから主に構成されている。内部配線層３及び表面配
線４は、タングステン及びモリブデンからなる群より選
択された少なくとも１種を３〜２０重量％含む銅系材料
からなる。
抑制する。 【構成】 多層回路基板１は、ガラスセラミックス材料
からなる基板本体２と、基板本体２内に設けられた内部
配線層３と、基板本体２の両主面に形成された表面配線
４とから主に構成されている。内部配線層３及び表面配
線４は、タングステン及びモリブデンからなる群より選
択された少なくとも１種を３〜２０重量％含む銅系材料
からなる。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板、特に、ガラ
スセラミックス材料からなる絶縁基板と、絶縁基板に配
置された配線層とを有する回路基板に関する。
スセラミックス材料からなる絶縁基板と、絶縁基板に配
置された配線層とを有する回路基板に関する。
【０００２】
【従来の技術】電子部品を搭載するための回路基板は、
絶縁層からなる基板本体と、基板本体に形成された配線
層とから主に構成されている。ところで、この種の回路
基板は、信号速度の高速化が要望されている。これを実
現するための回路基板として、配線層を導体抵抗が小さ
な銅系の導電材料により構成し、基板本体を誘電率が小
さなガラスセラミックス材料により構成したものがあ
る。
絶縁層からなる基板本体と、基板本体に形成された配線
層とから主に構成されている。ところで、この種の回路
基板は、信号速度の高速化が要望されている。これを実
現するための回路基板として、配線層を導体抵抗が小さ
な銅系の導電材料により構成し、基板本体を誘電率が小
さなガラスセラミックス材料により構成したものがあ
る。
【０００３】このような回路基板は、ガラスセラミック
ス材料からなるグリーンシートに銅系の導電材料のペー
ストを印刷し、これらを一体焼成すると形成できるが、
導電材料の焼結温度がガラスセラミックス材料の焼結温
度に比べて低いために導電材料が先に焼結してしまい、
この結果、基板本体が大きく反る場合が多い。このよう
な基板の反りを防止するために、特開昭６３−２９８９
０８号には、酸化チタンを所定量混合することにより焼
結温度を高めた銅系の導電材料を配線層に用いた回路基
板が示されている。
ス材料からなるグリーンシートに銅系の導電材料のペー
ストを印刷し、これらを一体焼成すると形成できるが、
導電材料の焼結温度がガラスセラミックス材料の焼結温
度に比べて低いために導電材料が先に焼結してしまい、
この結果、基板本体が大きく反る場合が多い。このよう
な基板の反りを防止するために、特開昭６３−２９８９
０８号には、酸化チタンを所定量混合することにより焼
結温度を高めた銅系の導電材料を配線層に用いた回路基
板が示されている。
【０００４】
【発明が解決しようとする課題】前記従来の回路基板
は、銅系の導電材料に絶縁性材料である酸化チタンを添
加しているので、配線層の抵抗値が高い。よって、信号
速度の高速化が図れない。本発明の目的は、信号速度の
高速化を図りつつ、基板の反りを抑制することにある。
は、銅系の導電材料に絶縁性材料である酸化チタンを添
加しているので、配線層の抵抗値が高い。よって、信号
速度の高速化が図れない。本発明の目的は、信号速度の
高速化を図りつつ、基板の反りを抑制することにある。
【０００５】
【課題を解決するための手段】本発明に係る回路基板
は、ガラスセラミックス材料からなる絶縁基板と、絶縁
基板に配置された配線層とを有している。この回路基板
は、配線層がタングステン及びモリブデンからなる群よ
り選択された少なくとも１種を３〜２０重量％含む銅系
材料により形成されている。
は、ガラスセラミックス材料からなる絶縁基板と、絶縁
基板に配置された配線層とを有している。この回路基板
は、配線層がタングステン及びモリブデンからなる群よ
り選択された少なくとも１種を３〜２０重量％含む銅系
材料により形成されている。
【０００６】
【作用】本発明に係る回路基板は、絶縁基板の誘電率が
小さく、また、配線層の抵抗値が小さいので、信号速度
の高速化を達成できる。また、配線層を構成する銅系材
料は、高融点成分であるタングステンやモリブデンを含
んでいるため、ガラスセラミックス材料との焼結温度差
が小さくなる。よって、回路基板は、反りが少ない。
小さく、また、配線層の抵抗値が小さいので、信号速度
の高速化を達成できる。また、配線層を構成する銅系材
料は、高融点成分であるタングステンやモリブデンを含
んでいるため、ガラスセラミックス材料との焼結温度差
が小さくなる。よって、回路基板は、反りが少ない。
【０００７】
【実施例】図１及び図２に、本発明の一実施例に係る多
層回路基板の一例を示す。図において、多層回路基板１
は、矩形の板状の基板本体２と、基板本体２内に形成さ
れた内部配線層３と、表面配線４とから主に構成されて
いる。基板本体２は、図２に示すように、例えば８枚の
セラミックグリーンシートを積層して一体焼成すること
により得られた一体化したシート２ａ，２ｂ，２ｃ，２
ｄ，２ｅ，２ｆ，２ｇ，２ｈから構成されている。各シ
ート２ａ…２ｈを構成するセラミックス材料は、例え
ば、ガラス複合系や結晶化ガラス系のガラスセラミック
ス材料である。ガラス複合系のセラミックス材料として
は、硼珪酸ガラス形成物質に修飾物質（例えばＭｇＯ、
ＣａＯ、Ａｌ2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、Ｚｎ
Ｏ、Ｌｉ2 Ｏ等）を加えたガラス粉末と、アルミナ，ム
ライト，コージェライト，石英等のセラミック粉末との
混合物を原料とするものが例示できる。また、結晶化ガ
ラス系のセラミック材料としては、コージェライト系、
αスポジュメン系等の結晶化するガラス粉末からなるも
のが例示できる。より具体的なガラスセラミックス材料
としては、アルミナ４０重量％、シリカ３０重量％、マ
グネシア１５重量％、酸化ホウ素１５重量％からなる平
均粒径が５．０μｍ以下のムライト質ガラスセラミック
ス粉末が挙げられる。
層回路基板の一例を示す。図において、多層回路基板１
は、矩形の板状の基板本体２と、基板本体２内に形成さ
れた内部配線層３と、表面配線４とから主に構成されて
いる。基板本体２は、図２に示すように、例えば８枚の
セラミックグリーンシートを積層して一体焼成すること
により得られた一体化したシート２ａ，２ｂ，２ｃ，２
ｄ，２ｅ，２ｆ，２ｇ，２ｈから構成されている。各シ
ート２ａ…２ｈを構成するセラミックス材料は、例え
ば、ガラス複合系や結晶化ガラス系のガラスセラミック
ス材料である。ガラス複合系のセラミックス材料として
は、硼珪酸ガラス形成物質に修飾物質（例えばＭｇＯ、
ＣａＯ、Ａｌ2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、Ｚｎ
Ｏ、Ｌｉ2 Ｏ等）を加えたガラス粉末と、アルミナ，ム
ライト，コージェライト，石英等のセラミック粉末との
混合物を原料とするものが例示できる。また、結晶化ガ
ラス系のセラミック材料としては、コージェライト系、
αスポジュメン系等の結晶化するガラス粉末からなるも
のが例示できる。より具体的なガラスセラミックス材料
としては、アルミナ４０重量％、シリカ３０重量％、マ
グネシア１５重量％、酸化ホウ素１５重量％からなる平
均粒径が５．０μｍ以下のムライト質ガラスセラミック
ス粉末が挙げられる。
【０００８】内部配線層３は、各シート２ａ…２ｈ間に
所定の内部配線パターンで形成されている。また、各シ
ート２ａ…２ｈ間に設けられた内部配線層３は、各シー
ト２ｂ…２ｇの厚み方向に貫通する導電性のスルーホー
ル６により相互に連結されている。スルーホール６を含
む内部配線層３は、銅系の導電材料を用いて構成されて
いる。この導電材料は、銅粉末にタングステン、モリブ
デンのうちの１種又は双方の粉末を添加したものであ
る。このような導電材料は、高融点成分であるタングス
テン、モリブデンを含むために焼結温度が銅よりも高く
なり、ガラスセラミックス材料との焼結温度差が小さく
なるので、基板本体２の反りを抑制できる。導電材料に
おいて、タングステン、モリブデンのうちの１種又は双
方は、３〜２０重量％、好ましくは５．０〜１５．０重
量％、添加されている。添加量が３重量％未満の場合
は、導電材料の焼結温度が９００℃程度の低温になり、
ガラスセラミックス材料との焼結温度差が大きくなるの
で、基板本体２に反りが生じる。添加量が２０重量％を
超えると、導電材料の焼結温度が１１００℃を超え、ガ
ラスセラミックス材料との焼結温度差が大きくなるの
で、基板本体２に反りが生じる。
所定の内部配線パターンで形成されている。また、各シ
ート２ａ…２ｈ間に設けられた内部配線層３は、各シー
ト２ｂ…２ｇの厚み方向に貫通する導電性のスルーホー
ル６により相互に連結されている。スルーホール６を含
む内部配線層３は、銅系の導電材料を用いて構成されて
いる。この導電材料は、銅粉末にタングステン、モリブ
デンのうちの１種又は双方の粉末を添加したものであ
る。このような導電材料は、高融点成分であるタングス
テン、モリブデンを含むために焼結温度が銅よりも高く
なり、ガラスセラミックス材料との焼結温度差が小さく
なるので、基板本体２の反りを抑制できる。導電材料に
おいて、タングステン、モリブデンのうちの１種又は双
方は、３〜２０重量％、好ましくは５．０〜１５．０重
量％、添加されている。添加量が３重量％未満の場合
は、導電材料の焼結温度が９００℃程度の低温になり、
ガラスセラミックス材料との焼結温度差が大きくなるの
で、基板本体２に反りが生じる。添加量が２０重量％を
超えると、導電材料の焼結温度が１１００℃を超え、ガ
ラスセラミックス材料との焼結温度差が大きくなるの
で、基板本体２に反りが生じる。
【０００９】表面配線４は、基板本体２の両主面に所定
の高密度パターンで形成されており、基板本体２の両主
面を構成するシート２ａ，２ｈの厚み方向に貫通する導
電性のスルーホール７により内部配線層３に接続されて
いる。表面配線４及びスルーホール７は、内部配線層３
と同じ導電材料から構成されている。スルーホール７は
内部配線層の一部である。なお、図１では、表面配線４
の一部のみを示し、詳細は省略している。
の高密度パターンで形成されており、基板本体２の両主
面を構成するシート２ａ，２ｈの厚み方向に貫通する導
電性のスルーホール７により内部配線層３に接続されて
いる。表面配線４及びスルーホール７は、内部配線層３
と同じ導電材料から構成されている。スルーホール７は
内部配線層の一部である。なお、図１では、表面配線４
の一部のみを示し、詳細は省略している。
【００１０】前記多層回路基板１において、基板本体２
上には、例えば半導体素子５が搭載される。半導体素子
５は、例えば銀ロウ等の接着剤８により表面配線４に接
続される。次に、前記多層回路基板１の製造方法につい
て説明する。まず、基板本体２を用意する。基板本体２
を製造する場合は、まず、セラミックグリーンシートを
複数枚用意する。セラミックグリーンシートは、上述の
ガラスセラミックス材料に適当なバインダー及び溶剤を
添加してスラリーを調整し、ドクターブレード法やカレ
ンダーロール法によりこのスラリーをシート状に成形す
ると得られる。なお、セラミックグリーンシートの厚さ
は０．１〜０．５ｍｍに設定するのが好ましい。
上には、例えば半導体素子５が搭載される。半導体素子
５は、例えば銀ロウ等の接着剤８により表面配線４に接
続される。次に、前記多層回路基板１の製造方法につい
て説明する。まず、基板本体２を用意する。基板本体２
を製造する場合は、まず、セラミックグリーンシートを
複数枚用意する。セラミックグリーンシートは、上述の
ガラスセラミックス材料に適当なバインダー及び溶剤を
添加してスラリーを調整し、ドクターブレード法やカレ
ンダーロール法によりこのスラリーをシート状に成形す
ると得られる。なお、セラミックグリーンシートの厚さ
は０．１〜０．５ｍｍに設定するのが好ましい。
【００１１】次に、各セラミックグリーンシートの所定
部位に打ち抜き等の手法により貫通孔を設ける。この貫
通孔は、スルーホール６，７を形成するためのものであ
る。貫通孔の直径は、０．２〜０．５ｍｍに設定するの
が好ましい。セラミックグリーンシートに設けた貫通孔
には、上述の導電材料からなるペーストを充填する。こ
のペーストは、上述の導電材料と適当なバインダー及び
溶剤とを混合して例えば３本ロールを用いて混練すると
得られる。なお、このペーストには、必要に応じてガラ
スフリットを添加してもよい。
部位に打ち抜き等の手法により貫通孔を設ける。この貫
通孔は、スルーホール６，７を形成するためのものであ
る。貫通孔の直径は、０．２〜０．５ｍｍに設定するの
が好ましい。セラミックグリーンシートに設けた貫通孔
には、上述の導電材料からなるペーストを充填する。こ
のペーストは、上述の導電材料と適当なバインダー及び
溶剤とを混合して例えば３本ロールを用いて混練すると
得られる。なお、このペーストには、必要に応じてガラ
スフリットを添加してもよい。
【００１２】次に、各セラミックグリーンシートの表面
に所定の内部配線パターン及び表面配線パターンを形成
する。これらのパターンは、上述の導電材料からなるペ
ーストをスクリーン印刷法により印刷すると形成でき
る。次に、各セラミックグリーンシートを所定の順に積
層して圧着し、グリーンシート積層体を形成する。この
グリーンシート積層体では、圧着時に各セラミックグリ
ーンシートが内部配線パターンに押されて塑性変形し、
各セラミックグリーンシートは内部配線パターンが形成
されていない部分で交互に密着している。また、内部配
線パターンは隣接するセラミックグリーンシートの貫通
孔に充填された導電材料のペーストに圧着する。なお、
セラミックグリーンシートの圧着条件は、８０〜１５０
℃で５０〜２５０ｋｇ／ｃｍ2 に設定するのが好まし
い。
に所定の内部配線パターン及び表面配線パターンを形成
する。これらのパターンは、上述の導電材料からなるペ
ーストをスクリーン印刷法により印刷すると形成でき
る。次に、各セラミックグリーンシートを所定の順に積
層して圧着し、グリーンシート積層体を形成する。この
グリーンシート積層体では、圧着時に各セラミックグリ
ーンシートが内部配線パターンに押されて塑性変形し、
各セラミックグリーンシートは内部配線パターンが形成
されていない部分で交互に密着している。また、内部配
線パターンは隣接するセラミックグリーンシートの貫通
孔に充填された導電材料のペーストに圧着する。なお、
セラミックグリーンシートの圧着条件は、８０〜１５０
℃で５０〜２５０ｋｇ／ｃｍ2 に設定するのが好まし
い。
【００１３】上述のグリーンシート積層体を中性又は還
元性雰囲気中で焼成すると、基板本体２が得られる。こ
の際、セラミックグリーンシートに印刷した導電材料
は、セラミックグリーンシートを構成しているガラスセ
ラミックス材料との焼結温度差が小さいので、セラミッ
クグリーンシートよりも先に焼結することによる収縮を
起こしにくく、基板本体２に反りを発生させにくい。
元性雰囲気中で焼成すると、基板本体２が得られる。こ
の際、セラミックグリーンシートに印刷した導電材料
は、セラミックグリーンシートを構成しているガラスセ
ラミックス材料との焼結温度差が小さいので、セラミッ
クグリーンシートよりも先に焼結することによる収縮を
起こしにくく、基板本体２に反りを発生させにくい。
【００１４】なお、焼成条件は、例えば１０００℃で１
２０分に設定するのが好ましい。 〔実験例〕アルミナ４０重量％、シリカ３０重量％、マ
グネシア１５重量％、酸化ホウ素１５重量％を含みかつ
平均粒径が５．０μｍ以下のムライト質ガラスセラミッ
クス材料からなる、５０×５０×０．５ｍｍのセラミッ
クグリーンシートを作成した。このセラミックグリーン
シートの表面に、表１に示す組成の導電材料を含むペー
ストを２０μｍの厚さに印刷し、セラミックグリーンシ
ート及び導電材料ペーストを約１０００℃の還元雰囲気
中で１２０分間焼成した。得られた基板の反りを測定し
た結果を表１に示す。なお、反りの値は、５個の試料に
ついての平均値であり、（−）は導電材料ペーストを印
刷した側への反りを示し、（＋）はその反対側への反り
を示している。
２０分に設定するのが好ましい。 〔実験例〕アルミナ４０重量％、シリカ３０重量％、マ
グネシア１５重量％、酸化ホウ素１５重量％を含みかつ
平均粒径が５．０μｍ以下のムライト質ガラスセラミッ
クス材料からなる、５０×５０×０．５ｍｍのセラミッ
クグリーンシートを作成した。このセラミックグリーン
シートの表面に、表１に示す組成の導電材料を含むペー
ストを２０μｍの厚さに印刷し、セラミックグリーンシ
ート及び導電材料ペーストを約１０００℃の還元雰囲気
中で１２０分間焼成した。得られた基板の反りを測定し
た結果を表１に示す。なお、反りの値は、５個の試料に
ついての平均値であり、（−）は導電材料ペーストを印
刷した側への反りを示し、（＋）はその反対側への反り
を示している。
【００１５】
【表１】
【００１６】なお、表１において、試料番号４〜９が本
発明の実施例であり、試料番号１〜３及び１０，１１は
比較例である。
発明の実施例であり、試料番号１〜３及び１０，１１は
比較例である。
【００１７】
【発明の効果】本発明に係る回路基板では、タングステ
ン及びモリブデンからなる群より選択された少なくとも
１種を３〜２０重量％含む銅系材料からなる配線層をガ
ラスセラミックス材料からなる絶縁基板上に形成したの
で、信号を高速で伝達でき、また、基板の反りが少な
い。
ン及びモリブデンからなる群より選択された少なくとも
１種を３〜２０重量％含む銅系材料からなる配線層をガ
ラスセラミックス材料からなる絶縁基板上に形成したの
で、信号を高速で伝達でき、また、基板の反りが少な
い。
【図１】本発明の一実施例に係る多層回路基板の斜視
図。
図。
【図２】図１のII−II断面拡大部分図。
１ 多層回路基板 ２ 基板本体 ３ 内部配線層 ４ 表面配線
Claims (1)
- 【請求項１】ガラスセラミックス材料からなる絶縁基板
と、前記絶縁基板に配置された配線層とを有する回路基
板において、 前記配線層は、タングステン及びモリブデンからなる群
より選択された少なくとも１種を３〜２０重量％含む銅
系材料よりなることを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20384892A JPH0653354A (ja) | 1992-07-30 | 1992-07-30 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20384892A JPH0653354A (ja) | 1992-07-30 | 1992-07-30 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653354A true JPH0653354A (ja) | 1994-02-25 |
Family
ID=16480701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20384892A Pending JPH0653354A (ja) | 1992-07-30 | 1992-07-30 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077805A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 配線基板およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263391A (ja) * | 1990-01-12 | 1991-11-22 | Sumitomo Metal Ind Ltd | 銅厚膜導体用ペースト及び銅厚膜回路基板 |
| JPH04334803A (ja) * | 1991-05-10 | 1992-11-20 | Asahi Glass Co Ltd | 導体ペースト組成物およびセラミックス基板 |
-
1992
- 1992-07-30 JP JP20384892A patent/JPH0653354A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263391A (ja) * | 1990-01-12 | 1991-11-22 | Sumitomo Metal Ind Ltd | 銅厚膜導体用ペースト及び銅厚膜回路基板 |
| JPH04334803A (ja) * | 1991-05-10 | 1992-11-20 | Asahi Glass Co Ltd | 導体ペースト組成物およびセラミックス基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077805A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH06237081A (ja) | 多層セラミック基板の製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| US5955938A (en) | RuO2 resistor paste, substrate and overcoat system | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JPH0653354A (ja) | 回路基板 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH11284296A (ja) | 配線基板 | |
| JP3064047B2 (ja) | 多層セラミック回路基板 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JPH05235550A (ja) | 低誘電率ガラスセラミック多層配線基板およびその製造方法 | |
| JP2004235347A (ja) | 絶縁性セラミックスおよびそれを用いた多層セラミック基板 | |
| JP4646362B2 (ja) | 導体組成物およびこれを用いた配線基板 | |
| JPH07326835A (ja) | 低温焼成セラミック回路基板 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JP3426920B2 (ja) | 配線基板 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP3495203B2 (ja) | 回路基板の製造方法 | |
| JP2605306B2 (ja) | 多層回路基板 | |
| JP3222296B2 (ja) | 導電性インキ |