DE3784764T2 - Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren. - Google Patents

Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren.

Info

Publication number
DE3784764T2
DE3784764T2 DE8787106589T DE3784764T DE3784764T2 DE 3784764 T2 DE3784764 T2 DE 3784764T2 DE 8787106589 T DE8787106589 T DE 8787106589T DE 3784764 T DE3784764 T DE 3784764T DE 3784764 T2 DE3784764 T2 DE 3784764T2
Authority
DE
Germany
Prior art keywords
conductor
conductors
multilayer
melting process
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787106589T
Other languages
English (en)
Other versions
DE3784764D1 (de
Inventor
Junzo Arimatsu Green He Fukuda
Hiroshi Corpo Tokai Kawabe
Susumu Nishigaki
Shinsuke Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Publication of DE3784764D1 publication Critical patent/DE3784764D1/de
Application granted granted Critical
Publication of DE3784764T2 publication Critical patent/DE3784764T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507More than two components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514One component Cu-based
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12896Ag-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

    HINTERGRUND DER ERFINDUNG [Technischer Bereich der Erfindung]
  • Die vorliegende Erfindung bezieht sich auf ein mehrschichtiges keramisches Substrat, das miteinander verbundene Schaltungsmuster enthält, welches in der elektronischen Industrie, wie etwa bei der Herstellung von elektronischen Einrichtungen oder Artikeln zur Verwendung im Haushalt oder Computern etc., verwendet wird.
  • Die vorliegende Erfindung bezieht sich insbesondere auf ein bei tiefen Temperaturen geschinolzenes bzw. gebranntes mehrschichtiges keramisches Substrat mit zwischenlagigen Silberleitern und äußeren Kupferleitern.
  • [Beschreibung des Standes der Technik]
  • Ehemals sind Schaltungssubstrate als Isolator in verschiedenen elektronischen Einrichtungen oder Gerätschaften verwendet worden.
  • Als typische Beispiele sind in einem zweiten Schmelzvorgang hergestellte mehrschichtige keramische Substrate bekannt gewesen, die Wolfram (W) oder Molybden (Mo) als Leiter zum Verdrahten verwenden, in welchen die Substrate in einem zweiten Schmelzvorgang mit den W- oder Mo-Leitern in einer reduzierenden Atmosphäre hergestellt worden sind, um die Oxidation der Leiter zu verhindern. Jedoch sind derartige konventionelle Substrate wegen der Verwendung der W- oder Mo-Leiter im Hinblick auf die folgenden Gesichtspunkte nachteilig.
  • (1) Einem hohen Leiterwiderstand von 10 bis 20 Milliohm/Quadrat.
  • (2) Eine Au-Beschichtung ist erforderlich, um eine Lötbarkeit zu erhalten.
  • (3) Die Leiter werden einer Oxidation ausgesetzt, wenn besonders widerstandsfähige Widerstände vom RuO&sub2;-Typ oder vom Bi&sub2;Ru&sub2;O&sub7;-Typ ausgebildet werden, welche in einer oxidierenden Atmosphäre geschmolzen werden müssen.
  • In jüngeren Jahren sind in einem zweiten Schmelzvorgang herstellbare mehrschichtige keramische Substrate entwickelt worden, die Ag als Basisleiter verwenden, wie etwa Ag, Ag-Pd, Ag-Pt oder Ag-Pd-Pt, welche Leiter einen niedrigen Leitungswiderstand aufweisen und in einer oxidierenden Atmosphäre zusammen mit einem keramischen Material als einem Isolator schmelzbar sind, welcher bei Temperaturen unterhalb des Schmelzpunktes des leitfähigen Materials geschmolzen bzw. gebrannt werden kann.
  • Auch auf Kupfer basierende Leiter sind bekannt geworden und die Leiter sind wegen ihrer Vorteile eines niedrigen Leitwiderstandes in der Größenordnung von 1,5 bis 3 Milliohm/Quadrat, guter Antimigrationseigenschaften und hohem Lötdurchlässigkeitswiderstand als externe Leiter besonders zweckmäßig.
  • Wenn ein auf Ag basierendes leitfähiges Material in dem zuvor genannten mehrschichtigen keramischen Substrat für die Leiter verwendet wird, wird eine Metallkomponente, wie etwa Ag usw., in den Leitern auf der äußeren Oberfläche des mehrschichtigen Substrats gebildet, das zum Migrieren tendiert und wodurch ernsthafte Probleme verursacht werden können, wie etwa ein Ansteigen des Isolationswiderstandes oder eines Kurzschlusses. Ferner weisen die Ag-Leiter keinen ausreichenden Lötdurchlässigkeitswiderstand auf. Als eine Maßnahme, um eine derartige Migration von Ag usw. zu verhindern, wird z.B. in einem Ag-Pd-Systemleiter der Palladiumgehalt erhöht. Jedoch wird der Leitungswiderstand in derartigen Fällen auf unvorteilhaft hohe Niveaus angehoben, z.B. in Größenordnungen von 20 bis 30 Milliohm/Quadrat (square), und beiin Erhalten externer Ag-Leiter aus Silber leitenden Materialien mit gut ausgewogenen Eigenschaften in jeglicher Hinsicht bezüglich der Eigenschaften des Leiterwiderstandes, des Migrationswiderstandes und des Lötdurchlässigkeitswiderstandes ist man auf Schwierigkeiten gestoßen.
  • Wenn andererseits Cu als Leiter in dem mehrschichtigen keramischen Substrat verwendet wird, wird das Schmelzen bzw. Brennen bei relativ niedrigen Temperaturen der Größenordnung von 800 bis 1100ºc durchgeführt und eine neutrale Atmosphäre oder eine reduzierende Atmosphäre wird angewendet, um die Oxidation des Kupfers zu verhindern. Bei derartigen Schmelz- bzw. Brennbedingungen wird ein organisches Bindemittel eingesetzt, um keramische Isolatormaterialien oder andere vergießbare Pulvermaterialien herzustellen, die nicht vollständig ausgebrannt werden können und Reste der Harzbindemittelkomponente verbleiben als Kohlenstoff, wodurch eine ernstliche Verminderung des Isolationswiderstandes bewirkt wird. Deshalb wird eine stark verlängerte Prozedur zur Entfernung des Bindemittels erforderlich und dieses ist für den praktischen Gebrauch unerwünscht. Die RuO&sub2;-Typ- oder Bi&sub2;Ru&sub2;O&sub7;-Typ-Widerstände, welche als äußerst zuverlässige Widerstände bekanntgeworden sind, können nicht mit den Cu-Leitern angewendet werden. Der Grund dafür ist, daß diese Widerstände in einer oxidierenden Atmosphäre geschmolzen bzw. gebrannt werden sollten, während eine derartige Atmosphäre das Oxidieren von Kupfer bewirkt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein mehrschichtiges keramisches Substrat mit Leitermustern im Hinblick auf die Ausräumung der vorstehenden Probleme, die im Stand der Technik erkannt wurden, zur Verfügung zu stellen.
  • Die vorliegende Erfindung ist auf ein mehrschichtiges keramisches Substrat mit Leitermustern gerichtet, in welchem innere Leiter zur Verdrahtung durch ein auf Ag basierendes leitendes Material ausgebildet werden, um in einer oxidierenden Atmosphäre geschmolzen bzw. gebrannt zu werden und externe Leiter, die elektrisch mit den inneren Leitern verbunden werden, werden durch ein auf Cu basierendes leitendes Material ausgebildet, wobei die externen Cu- Leiter auf eine derartige Weise ausgebildet werden, daß zwischen dem Cu-Leiter und dein Ag-Leiter eine flüssige Cu- Ag-Phase an der Grenzfläche ausgebildet wird. In einer derartigen Anordnung gemäß der vorliegenden Erfindung werden Cu-Leiter, welche einen niedrigen Widerstand aufweisen und hervorragend in der Antimigrationseigenschaft und dem Lötdurchlässigkeitswiderstand sind, an der Oberfläche des Substrates verwendet und Ag-Leiter werden innerhalb des Substrates verwendet.
  • Bei der Herstellung der obigen mehrschichtigen keramischen Substrate gemäß der vorliegenden Erfindung werden Trägerblätter bzw. -platten aus einem keramischen Isolatormaterial mit auf Ag basierenden Leitern darin zu einer mehrschichtigen Form zusammenlaminiert und werden anschließend gleichzeitig in einer oxidierenden Atmosphäre geschmolzen bzw. gebrannt. Auf der Oberfläche des resultierenden geschmolzenen bzw. gebrannten Körpers wird ein aus Cu-leitendem Material hergestelltes Leitermuster in einer derartigen Weise ausgebildet, daß das Cu-Leitermuster elektrisch mit den inneren Ag-Leitern zusammenverbunden wird und anschließend in einer neutralen oder reduzierenden Atmosphäre in einem Schmelz- oder Brennvorgang hergestellt wird.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der Cu-Leiter durch Schmelzen bei Temperaturen unterhalb des eutektischen Schmelzpunktes des Cu- Leiters und des Ag-Leiters ausgebildet, wodurch die Ausbildung der Cu-Ag-Flüssigkeitsphase an der Grenzschicht zwischen den zwei unterschiedlichen Arten von Leitern verhindert wird.
  • In einer weiteren Ausführungsform wird eine von den Cu- Leitern und den Ag-Leitern verschiedene Schicht zwischen diesen zwei Arten von Leitern zu dem gleichen Zweck angeordnet.
  • Bei einer noch weiteren Ausführungsform werden die Cu-Leiter durch ein galvanisches Beschichtungsverfahren bzw. in Plattierungsverfahren ausgebildet.
  • Die vorliegende Erfindung wird nun nachfolgend im einzelnen unter Bezugnahme auf die beigefügten Zeichnungen erörtert. In dieser Beschreibung werden "Ag-Leiter" oder "Cu- Leiter" in einem mit dem Stand der Technik gemeinschaftlichen Sinne verwendet und können zusätzlich leitfähige Materialien, wie etwa Pd und/oder Pt, als Zusatz zu den Hauptkomponenten Ag oder Cu enthalten.
  • GENAUE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine schematische Ansicht, die den Aufbau eines mehrschichtigen Substrats gemäß der vorliegenden Erfindung darstellt.
  • Fig. 2 ist eine schematische Ansicht, die eine Ausführungsform gemäß der vorliegenden Erfindung darstellt.
  • Fig. 3 ist eine Kurve, die die Ergebnisse von Migrationstests zeigt.
  • Fig. 4 ist eine Draufsicht auf eine Versuchsprobe für den Migrationstest.
  • Fig. 5, 6 und 7 sind schematische Ansichten, die weitere Ausführungsformen gemäß der vorliegenden Erfindung darstellen.
  • Fig. 8 bis 11 sind schematische Ansichten, die aufeinanderfolgende Schritte zur Ausbildung eines Cu- Leitermusters durch ein galvanisches Beschichtungsverfahren bzw. Plattierungsverfahren darstellen.
  • Fig. 12 ist eine schematische Ansicht, die eine andere Ausführungsform zum Ausbilden eines Cu-Leitermusters durch ein galvanisches Beschichtungsverfahren darstellt.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Keramische Materialien, welche bei Temperaturen brennbar bzw. schmelzbar sind, die niedriger sind als der Schmelzpunkt eines innerhalb des mehrschichtigen Substrats liegenden Ag-leitenden Materials, können für das keramische Isolatormaterial verwendet werden. Z.B. ist es erforderlich, wenn Ag oder eine auf Ag basierende Legierung, die Pd oder Pt in einer geringen Menge enthält, als das leitende Material verwendet wird, daß das keramische Isolatormaterial bei Temperaturen brennbar bzw. schmelzbar ist, die von 800 bis 1100ºC reichen, da diese zwischengeschichteten leitenden Metalle relativ niedrige Schmelzpunkte von ungefähr 900 bis 1200ºC aufweisen. Typische Beispiele derartiger bei niedrigen Temperaturen brennbarer bzw. schmelzbarer keramischer Isolatormaterialien enthalten die folgenden Materialien.
  • (1) Mischungen aus Glaspulver und keramischem Pulver, wobei das Glaspulver ein Borsilikat-Glaspulver oder ein verschiedene Arten von Oxiden (z.B. Oxiden von Alkalimetallen oder Erdalkalimetallen; oder PbO, ZnO, Al&sub2;O&sub3; MnO, Cr&sub2;O&sub3;) enthaltendes Borsilikat-Glaspulver ist und das keramische Pulver Aluminiumoxid, Quarz, Chromoxid, Mullit, Cordierit bzw. Dichroite usw. sein kann. Bei dem Schmelz- bzw. Brennprozeß für die Mischung kann die Glaskomponente kristallisiert werden aufgrund der Reaktion mit dem keramischen Pulver oder ein sicher kristallisiertes Produkt erzeugen.
  • (2) Ein kristallisierbares Glaspulver, welches Kristallite aus Cordierit, Alpha-Spodumen, Celsian, Anorthit bzw. Biothin, Wollastonit usw. zur Verfügung stellt.
  • (3) Ein glasfreies Isolatormaterial, das aus einem Alkalimetalloxid, einem Erdalkalimetalloxid, SiO&sub2; und anderen Oxidzusätzen, wie etwa B&sub2;O&sub3;, Al&sub2;O&sub3;, Cr&sub2;O&sub3;, ZnO, ZrO&sub2;, zusammengesetzt ist. Bei der Verwendung eines derartigen Materials können als Ausgangsmaterialien thermisch zersetzbare Verbindungen (z.B. CaO oder CaCO&sub3;) verwendet werden und in diesem Falle werden die Verbindungen vermischt und geglüht bzw. kalziniert, um das vorstehende Material auszubilden.
  • Bei der Herstellung eines mehrschichtigen Substrataufbaus kann unter Verwendung der oben angegebenen Materialien ein Preß bzw. Laminierungsverfahren für Trägerblätter oder ein Druckverfahren für Trägerblätter bzw. -platten angewendet werden.
  • Wenn das Preßverfahren bzw. Laminierungsverfahren durchgeführt wird, wird eine Schlämme bestehend aus keramischem Isolatormaterialpulver und einem Bindemittel durch eine Rakelabziehtechnik zu einer Trägerplatte mit einer Dicke von 0,1 bis 0,5 mm geschmolzen. Ein erwünschtes Leitermuster wird durch Siebdruck auf der Oberfläche der keramischen Trägerplatte unter Verwendung von Ag, Ag-Pd, Ag-Pt, Ag-Pd-Pt oder ähnliche auf Ag basierende leitende Pasten ausgebildet. Für eine elektrische Verbindung mit den Leiterschichten, die auf andere Trägerplatten zu drucken sind, werden in den Trägerplatten Durchgangslöcher ausgebildet, die einen Durchmesser in der Größenordnung von 0,2 bis 0,5 mm aufweisen, indem ein Schneid- oder Stanzwerkzeug verwendet wird und anschließend mit einem leitenden Material gefüllt. Entsprechend werden Leitermuster, die für die angestrebte Schaltung erforderlich sind, auf andere keramische Trägerplatten gedruckt. Die so erhaltenen keramischen Trägerplatten oder -blätter werden zusammenlaminiert und anschließend bei Temperaturen zwischen 80 und 150ºC und einem Druck von 50 bis 250 kg/cm² heißgepreßt, um einen monolithischen Körper auszubilden.
  • Wenn es erwünscht ist, daß Widerstände in die Schaltung einbezogen werden, werden Widerstände vom RuO&sub2;- oder Bi&sub2;Ru&sub2;O&sub7;-Typ ausgebildet, welche es erfordern, in einer oxidierenden Atmosphäre geschmolzen zu werden. In diesem Fall werden diese Widerstände auf die externe Trägerplatte oder auf die innere Trägerplatte zusammen mit Elektroden dafür gedruckt.
  • Der so laminierte keramische Trägerkörper wird in einem zweiten Brennvorgang in einer oxidierenden Atmosphäre hergestellt, um ein mehrschichtiges keramisches Substrat, das Leiter enthält, zur Verfügung zu stellen. Falls erforderlich, werden Widerstände vom RuO&sub2;- oder Bi&sub2;Ru&sub2;O&sub7;-Typ und eine Deckschicht durch eine Drucktechnik ausgebildet und in einer oxidierenden Atmosphäre geschmolzen bzw. gebrannt.
  • Wenn das mehrschichtige Substrat durch ein Druckverfahren für Trägerplatten hergestellt wird, wird eine keramische Grundträgerplatte mit einer Dicke von 0,3 bis 2,0 mm auf die gleiche Weise erhalten, wie bei dem zuvor beschriebenen Laminierungsprozeß für Trägerplatten. Auf diese Trägerplatte werden eine keramische Isolatorpaste, die die gleiche Zusammensetzung wie die Trägerplatte hat, und die vorstehende auf Ag basierende leitende Paste abwechselnd gedruckt, um mehrschichtige Leitermuster auszubilden. Zwischen den leitenden Schichten wird eine Verbindung untereinander durch Durchgangslöcher erzielt, die einen Durchmesser in der Größenordnung von 0,2 bis 0,5 mm aufweisen. Wenn es erwünscht ist, Widerstände durch einen zweiten Brenn- bzw. Schmelzvorgang mit dem Substrat herzustellen, werden die Widerstände mit ihren Elektroden auf und/oder innerhalb des Substrats gedruckt und in einem zweiten Schmelz- bzw. Brennvorgang hergestellt. Ferner werden, falls gewünscht, Widerstände und eine Deckschicht gedruckt und in einer oxidierenden Atmosphäre gebrannt bzw. geschmolzen.
  • Die Cu-Leiter werden durch Siebdrucken einer auf Cu basierenden leitenden Paste in einem gewünschten Leitermuster auf dem vorstehenden mehrschichtigen keramischen Substrat mit dem Leitermuster ausgebildet und anschließend in einer neutralen Atmosphäre oder einer reduzierenden Atmosphäre geschmolzen bzw. gebrannt.
  • Das Schmelzen der Cu-Leiter wird bei Schmelztemperaturen von 500 bis 1000ºC durchgeführt. Wenn die Schmelztemperatur höher ist als der eutektische Schmelzpunkt des Cu-Leiters und des inneren Ag-Leiters, wird an der Grenzschicht zwischen diesen Leitern während des Schmelzvorgangs eine flüssige Phase ausgebildet und die Ag-Komponente lagert sich auf der Oberfläche der Cu-Leiter ab, wodurch die Antimigrationseigenschaften beeinträchtigt werden. Ferner werden Blasen bzw. Gußblasen und Gasblasen bzw. Preßfehler ausgebildet und die Zuverlässigkeit wird ernsthaft verschlechtert. Aus derartigen Gründen sollte die Schmelztemperatur für das auf Cu basierende leitende Material auf unterhalb dessen eutektischen Schmelzpunktes mit den Ag- Leitern eingestellt werden. Um die Ausbildung des Cu-Leiters bei derart niedrigen Schmelztemperaturen zu ermöglichen, wird ein feines Cu-Pulver mit einer mittleren Teilchengröße von 0,1 bis 1,0 um mit einem niedrigen Teilchengrößenbereich oder ein Cu-Pulver mit einem breiten Partikelgrößenbereich von 0,1 bis 10 um in den auf Cu basierenden leitenden Materialien angewendet.
  • Für die meisten auf Cu basierenden leitenden Materialien sind bevorzugte Schmelz- bzw. Brenntemperaturen in dem Bereich von 850 bis 950ºC und dieser Schmelzbereich ist im allgemeinen höher als der vorstehende eutektische Schmelzpunkt. Deshalb wird in dem besonderen Fall, wenn eine hohe Zuverlässigkeit für die Grenzschicht zwischen dem Ag-Leiter und dem Cu-Leiter erforderlich ist, eine unterschiedliche Metallschicht zwischen diesen zwei Typen von Leitern angeordnet. Die Metallschicht, die für diese Zwecke angewendet wird, ist aus einem Metall hergestellt, das mit dem vorstehenden Ag- und Cu-Leiter bei der Schmelztemperatur der Cu-Leiter keine flüssige Phase ausbildet, nämlich von 850 bis 950ºC, wobei Beispiele für ein derartiges Metall Ni, Cr, Ti, Pd usw. sind. Die Metallschicht wird durch galvanische Beschichtung bzw. Plattierung, Verdampfen, Sputtern oder herkömmliche Dickfilmtechniken einschließlich eines Schmelzschrittes ausgebildet.
  • Wenn wesentlich höhere Niveaus an Genauigkeit und Dichte in dem resultierenden externen Leitermuster erforderlich sind, wird ein galvanisches Beschichtungsverfahren, wie hiernach ausgeführt, angewendet, und dieses ist ein Gesichtspunkt der vorliegenden Erfindung. Bei der Ausbildung dieses externen Leitermusters werden zuerst Cu-Leiter auf der Oberfläche des vorgenannten mehrschichtigen keramischen Substrates, das die internen Leiter vom Ag-Typ enthält, durch stromloses Plattieren bzw. Galvanisieren abgeschieden. Danach wird ein gewünschtes Leitermuster, das eine gewünschte Dicke und Linienbreite aufweist, durch Elektroplattieren bzw. Galvanotechnik und photolithographische Techniken vorgesehen. Bei herkömmlichen Dickfilmtechniken sind die feinsten durch einen Schmelzvorgang hergestellten Muster auf die Größenordnung von 100 bis 200 um in der Linienbreite und dem Abstand zwischen den Linien begrenzt gewesen. Im Gegensatz dazu ermöglicht ein derartiges Metallabscheidungsverfahren nach der vorliegenden Erfindung feinere Muster und Muster mit höherer Dichte in der Größenordnung von einigen zehn Mikrometern sowohl in der Linienbreite als auch dem Abstand zwischen den Linien. Falls erforderlich kann Ni auf der Cu-Beschichtung durch Galvanisierung abgeschieden werden, um eine verbesserte Lötdurchlässigkeitsbarriere zu erhalten und ferner können Cu- oder Au-Galvanisierungen auf der Ni-Beschichtung durchgeführt werden, um die Oxidation von Nickel zu verhindern und die Lötbarkeit zu verbessern. Wenn die externen Leiter durch ein derartiges Galvanisierungsverfahren ausgebildet werden, ergibt sich keine Gefahr, daß die vorgenannte Flüssigkeitsphase an der Grenzschicht zwischen den inneren Ag-Leitern und den äußeren Cu-Leitern während des Galvanisierungsverfahrens ausgebildet wird, da die externen Leiter keinen hohen Temperaturen ausgesetzt werden.
  • Bei herkömmlichen mehrschichtigen keramischen Aluminiumoxidsubstraten, die W auf Mo als Leiter verwenden, kann das vorgenannte Galvanisierungsverfahren nicht durchgeführt werden, da die Leiter an ihren ausgesetzten Abschnitten durch Angriffe von starken alkalischen oder stark acidischen Lösungen korrodiert werden, die bei dem Schritt des Aufrauhens der Oberfläche des keramischen Substrats angewendet werden, welcher als Vorbehandlung vor der stromlosen Cu-Plattierung bzw. -Galvanisierung durchgeführt wird. Jedoch kann das gemäß der vorliegenden Erfindung verwendete keramische Substrat einer Behandlung zur Oberflächenaufrauhung ausgesetzt werden, die eine schwächere alkalische oder acidische Lösung verwendet, und der auf Ag basierende Leiter weist einen hohen Widerstand gegenüber Korrosionsangriffen von Alkali oder Säure auf. Deshalb können keramische Substrate gemäß der vorliegenden Erfindung, ohne irgendwelche Nachteile zu bewirken, Oberflächen aufgerauht werden und der vorgenannten Plattierung bzw. Galvanisierung ausgesetzt werden.
  • Fig. 1 ist eine schematische Ansicht, die den Aufbau eines mehrschichtigen Substrats gemäß der vorliegenden Erfindung darstellt. In dieser Figur bezeichnet das Bezugszeichen 1 eine keramische Isolatorschicht, die aus einem keramischen Trägerblatt bzw. -platte vorbereitet wird und das mehrschichtige Substrat wird aus vier Schichten hergestellt. Das Bezugszeichen 2 ist ein innerer Ag-Leiter und Durchgangslöcher 3 sind mit diesen inneren Ag-Leitern 2 gefüllt, um eine im inneren verbundene Schaltung zu bilden. Die Bezugszeichen 4 und 5 stellen einen Cu-Leiter dar, der auf der externen Oberfläche des mehrschichtigen Substrats gebildet bzw. gelötet ist. Das Bezugszeichen 6 stellt Widerstände dar und der externe ist mit einer Deckschicht 7 bedeckt und weist einen laser-getrimmten Abschnitt 8 auf.
  • Die Bezugszeichen 9, 10 und 11 sind Durchgangslöcher, ein Siliziumchip bzw. ein passives Element.
  • Die vorliegende Erfindung wird nun im einzelnen unter Bezugnahme auf die folgenden Beispiele beschrieben. Teile und Prozentangaben, die in den Beispielen aufgeführt sind, sind alle auf das Gewicht bezogen, es sei denn es ist anders angedeutet.
  • Beispiel 1
  • Ein aus keramischem Isolator gemischtes Pulver, das 60% Glaspulver, das aus 18,2% CaO, 18,2% Al&sub2;O&sub3;, 54,5% von SiO&sub2; und 9,1% B&sub2;O&sub3; besteht, welches durch Schmelzen eines glasausbildenden Materials bei 1450ºC, Abschrecken in Wasser und Schleifen bzw. Mahlen auf eine mittlere Teilchengröße von 3 bis 3,5 um vorbereitet wurde; und 40% eines Aluminiumoxidpulvers enthält, das eine mittlere Teilchengröße von 1,2 um aufweist, wurde vorbereitet und anschließend wurden ein Lösungsmittel (z.B. Toluol, Xylol oder Alkohole), Bindemittel (Acrylharz) und ein Weichmacher (Dioctylphthalat) zu der Mischung hinzugefügt. Die resultierende Mischung wurde vollkommen vermengt, um eine Schlämme zu erhalten, die eine Viskosität zwischen 2000 bis 40000 cps aufweist und wurde durch übliche Rakelstreichtechniken zu einer Trägerplatte mit 0,4 mm Dicke geschmolzen.
  • Danach wurde, wie in Fig. 2 gezeigt, das oben erhaltene Trägerblatt 12 in Abmessungen von 30 mm x 30 mm geschnitten und Durchgangslöcher 13 mit einem Durchmesser von 0,3 mm wurden ausgebildet. Die Durchgangslöcher 13 wurden mit einer leitenden Ag-Paste 14 gefüllt, welche durch Hinzufügen von einem Bindemittel (Ethylzellulose) und einem Lösungsmittel (Terpineol) zu einem Ag-Pulver vorbereitet wurde und anschließend sorgfältig gemischt wurde, und ein internes Ag-Leitermuster 15 wurde durch Siebdruck unter Verwendung der gleichen Ag-Leiterpaste hergestellt.
  • Zwölf Trägerplatten wurden, wie angegeben, mit durch Siebdruck hergestellten Leitermustern übereinander angeordnet und bei 100ºC und 100 kg/cm² heißgepreßt, um einen monolithischen, keramischen Trägerkörper zu erhalten. Der erhaltene Körper wurde bei einer Temperatur von 900ºC für 20 Minuten in einer oxidierenden Atmosphäre in einem üblicherweise verwendeten elektrischen Ofen mit kontinuierlichem Transportband gebrannt. Die geschmolzenen Ag-Elektroden besaßen einen niedrigen Schichtwiderstand von 2,4 Milliohm/Quadrat (square).
  • Ein externes Cu-Leitermuster 16 wurde auf der externen Oberfläche des derart erhaltenen mehrschichtigen Substrats durch Siebdruck hergestellt, wobei eine auf Cu basierende Leiterpaste 6001 verwendet wurde, die kommerziell von E.I. Du Pont Nemours Co. verfügbar ist, und wurde elektrisch mit den inneren Ag-Leitern durch die Durchgangslöcher 13 verbunden.
  • Nach dem Siebdruck der Leitermuster 16 aus Kupfer wurde das Muster bei 600ºC über eine Zeitdauer von 10 Minuten in einer Stickstoff(N&sub2;)-Atmosphäre in einem üblicherweise verwendeten elektrischen Ofen mit kontinuierlichem Band geschmolzen bzw. gebrannt. Teilchen, welche durch die Ausbildung der Flüssigkeitsphase an der Grenzfläche zwischen den Kupferleitern und dem Ag-Leiter in den Durchgangslöchern resultieren könnten, sind nicht detektiert worden und Blasen bzw. Gußblasen und Gasblasen bzw. Preßfehler sind nicht beobachtet worden. Der Kupferleiter wies einen niedrigen Schichtwiderstand in der Größenordnung von 2,5 Milliohm/Quadrat auf.
  • Der Leiter wurde im Hinblick auf Migrationseigenschaften ausgewertet und das Ergebnis wird in Fig. 3 gezeigt. Die Auswertung wurde für eine Testprobe durchgeführt, die genauso wie in dem vorherigen Beispiel hergestellt wurde, in welchem Cu-Leiter 17 die gleiche Form wie in Fig. 4 gezeigt aufweisen, wurden mit einer Lücke "a" angeordnet. Bei dieser Auswertung wurde ein Wassertropfen 18 in die Lücke getropft und eine direkte Stromspannung von 5 Volt wurde zwischen den zwei beabstandeten Leitern 17 angelegt. Die Fig. 3 ist eine Kurve, die das Verhältnis zwischen der Zeitdauer, die erforderlich ist, um einen Strom von 100 uA über die Lücke "a" zwischen den Leitern 17 durch den Wassertropfen zu bewirken und der Breite der Lücke "a" zeigt. Die gleiche Auswertung wurde für eine Vergleichsprobe gemacht, die zwei beabstandete Leiter aufweist, welche auf einem Aluminiumoxidsubstrat durch konventionelle Dickfilmtechniken gebildet wurden, die eine gewerblich verfügbare Ag-Pd-Leiterpaste benutzen und die Ergebnisse wurden zum Zwecke des Vergleichs in derselben Figur gezeigt.
  • Wie aus Fig. 3 ersehen werden kann, erfordert die Testprobe gemäß der vorliegenden Erfindung eine sehr lange Zeit, bis der Strom von 100 uA auftritt, und sie ist im Hinblick auf die Migrationseigenschaft gegenüber der Vergleichsprobe als hervorragend anerkannt worden. Ferner wurden die vorgenannten Testproben im Hinblick auf ihren Lötdurchlässigkeitswiderstand getestet, indem ein Immersionszyklus in einem geschmolzenen eutektischen Lot (Pb : Sn = 6 : 4) für 5 Sekunden wiederholt wurde und es ist herausgefunden worden, daß die Cu-Leiter gemäß der vorliegenden Erfindung an ihrer Peripherie auch nach zehnmaliger Wiederholung der Immersion keinen Deformationen infolge von Lotdurchlässigkeiten ausgesetzt waren. Während bei der Vergleichsprobe ein beachtlicher Lotdurchlaß nach fünfmaliger Wiederholung beobachtet wurde und die Peripherie der Leiter deformiert war.
  • Das bei dem vorstehenden Beispiel benutzte Glas wurde während des Brennvorgangs mit Aluminiumoxidpulver zur Reaktion gebracht und teilweise kristallisiert. Um diese teilweise Kristallisation stabil zu erzeugen, wurde eine Menge von 2 Gew.-% ZrO&sub2; oder TiO&sub2; zu dem Glas hinzugefügt und die gleiche Prozedur wie in dem obigen Beispiel 1 ausgeführt, wurde wiederholt. Die gleichen Testergebnisse wie bei Beispiel 1 wurden erhalten.
  • Beispiel 2
  • 50% des Glaspulvers, das durch Pulverisierung eines kommerziellen Aluminiumoxid-Blei-Borsilikatglases (PbO-Al&sub2;O&sub3;- SiO&sub2;-B&sub2;O&sub3;-System) auf eine mittlere Teilchengröße von 3 bis 3,5 um erhalten wurde, wurde mit 50% Aluminiumoxidpulver gemischt, das eine mittlere Teilchengröße von 1,2 um aufwies, um eine pulverisierte keramische Isolatormischung zusammenzustellen, und Trägerblätter bzw. -platten, die eine Dicke von 0,4 mm aufweisen, wurden in der gleichen Weise, wie in Beispiel 1 beschrieben, unter Verwendung der keramischen Isolatormischung vorbereitet. Eine chemische Analyse hat angedeutet, daß das verwendete Aluminiumoxid-Blei-Borsilikatglas aus 56% SiO&sub2;, 10% Al&sub2;O&sub3;, 16% PbO, 8% CaO, 4% Alkalimetalloxid und 6% anderer Verbindungen besteht.
  • Ein Bindemittel (Ethylzellulose) und ein Lösungsmittel (Terpineol) wurden zu dem Pulver der Ag-Pt-Legierung hinzugefügt, das aus 99% Ag und 1% Pt besteht, und sorgfältig gemischt, um eine leitende Paste für die inneren Leiter zusammenzustellen. Ein vielschichtiger Körperaufbau mit Leitermustern wurde in der gleichen Weise wie in Beispiel 1 beschrieben, erhalten, wobei die zuvor beschriebenen Trägerblätter bzw. -platten und die Leitpaste verwendet wurden und anschließend über 20 Minuten bei 900ºC in einem üblichen elektrischen Ofen mit kontinuierlichem Band in einer oxidierenden Atmosphäre gebrannt bzw. geschmolzen wurden.
  • Der geschmolzene Ag-Pt-Leiter wies einen Schichtwiderstand von 2,2 Milliohm/Quadrat auf.
  • Die externen Leiter wurden auf der so erhaltenen Oberfläche des mehrschichtigen Substrats in der gleichen Weise wie in Beispiel 1 ausgebildet, wobei die leitende Kupferpaste 6001, die von E.I. Du Pont de Nemours Co. hergestellt wird, verwendet wurde. Es ergab sich kein Anzeichen für die Ausbildung der Flüssigphase an der Grenzschicht zwischen dem externen Cu-Leiter und dem Ag-Pt-Leiter in dem Durchgangslochabschnitt und weder Blasen bzw. Gußblasen noch Gasblasen bzw. Preßfehler traten auf. Die Cu-Leiter wiesen einen Schichtwiderstand von 2,4 Milliohm/Quadrat auf und waren im Hinblick auf Antimigration und Lötdurchlässigkeitswiderstandseigenschaften gegenüber den externen Ag-Pd-Leitern hervorragend.
  • Beispiel 3
  • Eine Pulvermischung eines keramischen Isolators bestehend aus 60% Glas, das aus 27,3% CaO, 4,5% Al&sub2;O&sub3;, 59,1% SiO&sub2; und 9,1% B&sub2;O&sub3; besteht, welches durch Schmelzen des glasausbildenden Materials, Abschrecken in Wasser und Pulverisieren zu einer mittleren Teilchengröße von 3 bis 3,5 um vorbereitet wurde; und 40% Aluminiumoxidpulver, das eine mittlere Teilchengröße von 1,2 um aufweist, wurde vorbereitet und unter Verwendung der Mischung wurde ein 1,0 mm dickes Trägerblatt bzw. -platte in der gleichen Weise, wie in Beispiel 1 angegeben, hergestellt. Wie in Fig. 5 gezeigt, wurde das keramische Trägerblatt 12 in Abmessungen von 3 cm x 3 cm geschnitten und ein Ag-Pd-Leitermuster 19 wurde auf der Oberfläche des Trägerblatts durch Siebdruck hergestellt, wobei eine Leiterpaste verwendet wurde, welche durch Hinzufügen eines Bindemittels (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu einer Pulvermischung aus 90% Ag und 10% Pd hinzugefügt und vollständig vermischt wurde.
  • Danach wurde eine Isolatorpaste, welche durch Hinzufügen eines Bindemittels (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu dem oben angegebenen Isolatormischpulver vorbereitet wurde, und anschließend vollständig vermischt wurde, auf das keramische Trägerblatt 12 mit dem aufgedruckten Leitermuster 19 aufgedruckt, um eine Isolatorschicht 20 auszubilden und anschließend wurde das Ag-Pd-Muster 19, wie oben ausgeführt, auf die Isolatorschicht 20 aufgedruckt.
  • Zwischen den zwischenschichtigen Leiterschichten wurde eine elektrische Verbindung über Löcher 21, die in die Isolatorschichten gestanzt wurden, durch Füllen mit dem Ag-Pd-Leiter erhalten.
  • Die obigen Beschichtungstätigkeiten wurden wiederholt, um einen mehrschichtigen miteinander verbundenen Aufbau auszubilden. In diesem Stadium wurden Durchgangslöcher 21' leer gelassen und wurden nach dem Brennen bzw. Schmelzen des mehrschichtigen Aufbaus in einer oxidierenden Atmosphäre, wie unten ausgeführt mit einem Cu-Leiter 4 gefüllt. Der mehrschichtige Aufbau wurde bei 900ºC über 20 Minuten in einer oxidierenden Atmosphäre in einem herkömmlicherweise verwendeten elektrischen Ofen mit einem Band gebrannt bzw. geschmolzen. Der geschmolzene Ag-Pd-Leiter hatte einen Schichtwiderstand von 10 Milliohm/Quadrat.
  • Eine Cu-Leiterpaste wurde durch Hinzufügen eines Bindemittels (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu einer Pulvermischung vorbereitet, die aus 100 Gew.-Anteilen Cu-Pulver mit einer mittleren Teilchengröße von 0,5 um und 5 Teilen PbO-SiO&sub2;-B&sub2;O&sub3;-System-Glaspulver besteht und sorgfältig vermischt wird und wurde in die Durchgangslöcher 21' gepreßt bzw. extrudiert, um den Cu-Leiter 4 auszubilden. Nachfolgend wurde unter Verwendung der gleichen Cu-Leiterpaste ein Cu-Leitermuster 22 auf der Oberfläche des mehrschichtigen Substrats durch Siebdruck hergestellt. In einer derartigen Anordnung wurde das Cu-Leitermuster durch den Cu-Leiter 4, der in die Durchgangslöcher 21' gefüllt wurde, mit den inneren Ag-Pd-Leitern verbunden.
  • Danach wurde das Substrat bei 750ºC über 10 Minuten in einer N&sub2;-Atmosphäre in einem üblicherweise verwendeten elektrischen Ofen mit Band gebrannt bzw. geschmolzen. Die geschmolzenen Cu-Leiter hatten einen Schichtwiderstand von 2,4 Milliohm/Quadrat und waren, wie der Cu-Leiter in Beispiel 1, im Hinblick auf die Antimigrations- und Lötdurchlässigkeitswiderstandseigenschaften verglichen mit den externen Ag-Pd-Leitern hervorragend. Ferner wurde die Ausbildung der Flüssigphase an der Grenzschicht zwischen dem zwischenschichtigen Ag-Pd-Leiter und den Cu-Leitern, die in die Durchgangslöcher gefüllt waren, nicht beobachtet und keine Blasen bzw. Gußblasen oder Gasblasen bzw. Preßfehler traten auf.
  • In dem in dem vor stehende Beispiel 3 verwendeten Glas wurde Cr&sub2;O&sub3;, Fe&sub2;O&sub3; oder MnO in einer Menge von 2% als ein farbgebendes Mittel hinzugefügt und die gleiche Prozedur wurde für weitere mehrschichtige Substrate gemäß der vorliegenden Erfindung wiederholt. Dabei wurden gleiche Testergebnisse erhalten.
  • Beispiel 4
  • Die gleiche wie in Beispiel 1 beschriebene Prozedur wurde wiederholt, um einen mehrschichtigen Substratkörper zu erhalten, der innere Ag-Leiter 2, wie in Fig. 6 gezeigt, enthält. Elektroden 23 wurden für einen Widerstand auf die Kopffläche des Körpers gedruckt, wobei eine Leitpaste verwendet wurde, welche durch Hinzufügen von Bindemittel (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu einer Pulvermischung aus 80% Ag und 20% Pd und dessen sorgfältiger Durchmischung vorbereitet wurde, und anschließend wurde eine RuO&sub2;-Widerstandspaste 24 zwischen die zwei beabstandeten Elektroden 23 gedruckt. Die RuO&sub2;- Widerstandspaste 24 wurde durch Hinzufügen eines Bindemittels (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu einer pulverisierten Mischung, bestehend aus 25 Anteilen RuO&sub2;-Pulver und einer pulverisierten keramischen Isolatormischung, bestehend aus 60 Anteilen Glaspulver und 15 Anteilen Aluminiumoxidpulver, unter vollständiger Vermischung vorbereitet.
  • Anschließend wurde auf dem derart ausgebildeten Widerstand eine Deckschicht 25 durch Siebdruck hergestellt bzw. aufgedruckt, wobei eine Deckschichtpaste verwendet wurde, welche durch Hinzufügen eines Bindemittels (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu der vorgenannten pulversierten keramischen Isolatormischung und deren sorgfältige Durchmischung vorbereitet wurde. Vor dem Heißpressen der übereinander angeordneten Trägerblätter bzw. -platten wurde eine Elektrode 26 zur Bond-Verdrahtung, die zum Anordnen eines Silizumchips 27 verwendet wird, auf eine andere externe Oberfläche gegenüber der externen Oberfläche, die den Widerstand aufweist, aufgedruckt, wobei die zuvor genannte Ag-Pd-Leiterpaste verwendet wurde.
  • Die Elektrode 26 wurde durch den in das Durchgangsloch 13 gefüllten Leiter mit den inneren Leitern verbunden. Anschließend wurde die mehrschichtige Substratanordnung bei 900ºC für 20 Minuten in einer oxidierenden Atmosphäre in einem herkömmlich verwendeten elektrischen Ofen mit Band geschmolzen bzw. gebrannt. Nach der Brenn- bzw. Schmelztätigkeit wurde eine Verdrahtung 29 als elektrische Verbindung zwischen dem Widerstand und dem Schaltungsmuster und eine Verdrahtung für Signalleitungen auf der externen Oberfläche mit dem Widerstand unter Verwendung der Cu-Paste 6001, die von E.I. Du Pont de Nemours Co. hergestellt wird, aufgedruckt bzw. durch Siebdruck hergestellt, und bei 600ºC über 10 Minuten in einer Stickstoff(N&sub2;)-Atmosphäre in einem üblichen elektrischen Ofen mit Band gebrannt bzw. geschmolzen. Nach dem Brenn- bzw. Schmelzvorgang wurden eine Elektrode 28 für die elektrische Verbindung des Siliziumchips 27 und eine Verdrahtung für Signalleitungen auf die externe Oberfläche mit dem Widerstand und der externen gegenüberliegenden Oberfläche unter Verwendung der Cu-Paste 6001 aufgedruckt, die kommerziell von E.I. Du Pont de Nemours Co. verfügbar ist, und unter den gleichen Bedingungen, wie oben ausgeführt, geschmolzen bzw. gebrannt.
  • Nach dem Schmelzen bzw. Brennen wurde der Widerstand des Widerstandes mittels Laser-Trimmen durch die Beschichtung, welche eine Dicke von ungefähr 10 um aufwies, genau eingestellt.
  • Der resultierende Widerstand wies einen Schichtwiderstand von 1 Kiloohm/Quadrat (square) auf. Der Schichtwiderstand des Widerstandes konnte innerhalb des Bereiches von 10 Ohm/Quadrat bis 1 Megaohm/Quadrat variiert werden, in dem das Mischungsverhältnisses des RuO&sub2;-Pulvers, des Glaspulvers und des Aluminiumoxidpulvers variiert werden und der TCR (Temperaturkoeffizient des Widerstandes) lag innerhalb von ± 200 ppm/ºC.
  • Beispiel 5
  • Ein weiteres mehrschichtiges Substrat mit inneren Leitern und Widerständen wurde in der gleichen Prozedur wie in Beispiel 4 angegeben erhalten, ausgenommen, daß die in Beispiel 3 verwendeten Ag-Pd-Leiter als die inneren Leiter verwendet wurden, und keine Elektrode zur Bond-Verdrahtung eines Si-Chips ausgebildet wurde.
  • Nachdem das Substrat in einer oxidierenden Atmosphäre gebrannt bzw. geschmolzen worden war, wurde, wie in Fig. 7 gezeigt, eine Nickelmetallschicht 30 stromlos auf einen ausgesetzten Oberflächenabschnitt der 90% Ag-10% Pd-Leiter und einem ausgesetzten Abschnitt, der sich von der Deckschicht 25 der 80% Ag-20% Pd-Elektroden 23 für den Widerstand erstreckt, abgeschieden. Gleichermaßen wurde Cu auf dem Nickelmetall abgeschieden.
  • Nach den stromlosen Galvanisiertätigkeiten wurden Verdrahtungen 29 zur Verbindung des Widerstands mit der Schaltung und Drähte für Signalleitungen auf gedruckt bzw. durch Siebdrucktechnik hergestellt, wobei eine Cu-Leitpaste 9153, die von E.I. Du Pont de Nemours Co. kommerziell verfügbar ist, verwendet wurde, und wurde anschließend in einer Stickstoff(N&sub2;)-Atmosphäre bei 900ºC über eine Zeitdauer von 10 Minuten unter Verwendung eines normal verwendeten elektrischen Ofens mit Transportband gebrannt bzw. geschmolzen.
  • Nach der Schmelz- bzw. Brenntätigkeit ergab sich an der Grenzschicht zwischen dem Cu-Leiter und der Ni-Schicht und zwischen der Ni-Schicht und den inneren Leitern kein Anzeichen für die Ausbildung einer Flüssigphase. Ferner wurden weder Blasen bzw. Gußblasen noch Gasblasen bzw. Preßfehler gefunden. Der Schichtwiderstand des Widerstandes lag in einem Bereich von 10 Ohm/Quadrat bis 1 Megaohm/ Quadrat und der TCR lag innerhalb von ± 200 ppm/ºC. Die externen Cu-Leiter wiesen einen geringen Schichtwiderstand der Größenordnung von 1,8 Milliohm/Quadrat auf und waren in ihren Antimigrationseigenschaften gegenüber Vergleichsleitern hervorragend, wie in Fig. 3 angedeutet ist. Ferner wurden die externen Cu-Leiter gemäß der vorliegenden Erfindung über eine Zeitdauer von 5 Sekunden bei einem Lötdurchlässigkeitswiderstandstest in das zuvor beschriebene eutektische Lot eingetaucht, das bei 260ºC gehalten wurde, und der Eintauch- bzw. Immersionszyklus wurde zehnmal wiederholt. Nach den zehn Zyklen wurde keine Lotdurchlässigkeit beobachtet.
  • Beispiel 6
  • Ein 0,3 mm dickes Trägerblatt wurde in der gleichen Weise, wie in Beispiel 1 ausgeführt, vorbereitet, wobei eine keramische Isolatorpulvermischung verwendet wurde, welche aus 50% Glaspulver, das aus 80% SiO&sub2;, 12% B&sub2;O&sub3; und dem Rest aus einem Alkalimetalloxid, Erdalkalimetalloxid usw. bestand und eine mittlere Teilchengröße von 2 um aufwies; 30% Aluminiumoxidpulver, das eine mittlere Teilchengröße von 5 um aufwies; und 20% Bromoxid hergestellt wurde, das eine mittlere Größe von 4 um aufwies. Das keramische Trägerblatt 12 wurde in 3 cm x 3 cm-Blätter bzw. -Platten geschnitten und ein Leitermuster vom Ag-Pd-Typ wurde unter Verwendung einer Leitpaste aufgedruckt, welche, wie in Beispiel 3 ausgeführt, durch Hinzufügen eines Bindemittels (Ethylzellulose) und eines Lösungsmittels (Terpineol) zu einer Pulvermischung, bestehend aus 90% Ag und 10% Pd, zusammengestellt und innig miteinander vermischt wurde.
  • Nachdem durch Siebdruck ein Leitermuster in der gleichen Weise, wie oben ausgeführt, hergestellt worden war, wurden die Trägerblätter mit dem gedruckten Leitermuster übereinander angeordnet, bei 100ºC und bei 100 kg/cm² heißgepreßt, um eine mehrschichtige monolithische Struktur zu bilden, und anschließend bei 950ºC für 60 Minuten in einer oxidierenden Atmosphäre in einem normalerweise verwendeten elektrischen Ofen mit kontinuierlichem Band gebrannt bzw. geschmolzen. Der geschmolzene innere Ag-Pd-Leiter wies einen niedrigen Schichtwiderstand von 10 Milliohm/Quadrat auf.
  • Danach wurde auf der Oberfläche des gebrannten mehrschichtigen Substrats durch aufeinanderfolgende Schritte, wie in den Fig. 8 bis 11 gezeigt, ein Cu-Leitermuster ausgebildet. Die Oberfläche des gebrannten mehrschichtigen Substrats mit dem Ag-Pd-Leiter 31 wurde mittels Ätzens mit einer Alkali-Wasser-Lösung aufgerauht. Danach wurde das Substrat einer stromlosen Plattierungs- bzw. Galvanisierungstätigkeit ausgesetzt, um eine 1 um dicke Cu-Beschichtung 32 unter der Anwesenheit eines Aktivators abzuscheiden und anschließend einer Elektroplattierungs- bzw. Galvanisierungsbetätigung ausgesetzt, um eine 9 um dicke Beschichtung 33 abzuscheiden. Wie in der Fig. 9 dargestellt, wurde ein Widerstandsmuster 34, welches später zum Schutz von Musterbereichen verwendet wurde, auf der Cu-Beschichtung 33 durch Lithographie-Techniken ausgebildet, und die Cu-Beschichtung wurde in anderen Bereichen als den Musterbereichen durch eine Ätzbehandlung (Fig. 10) entfernt. Der Resist, wurde, wie in Fig. 11 gezeigt, entfernt und die erwünschten Cu-Leitermuster wurden erhalten.
  • In dem resultierenden Leitermuster waren die minimalen Linienbreiten und die geringsten Abstände zwischen Linien jeweils in der Größenordnung von 50 um und irgendwelche Kurzschlüsse wurden nicht verursacht. Der Schichtwiderstand betrug 2,0 Milliohm/Quadrat. Der Cu-Leiter zeigte eine gute Lötbarkeit für ein eutektisches Lot mit 60% Sn- 40% Pb. Ferner wurde der externe Cu-Leiter, nachdem er einer Lötbetätigung ausgesetzt war, einer Messung des Schäl- bzw. des Abrißwiderstandes des gelöteten Leiters gemessen, wobei ein Kupferdraht mit einem Durchmesser von 0,6 mm verwendet wurde, und die Messungen deuteten gute Ergebnisse an, nämlich einen anfänglichen Abriß- bzw. Schälwiderstand von 2,6 kg/² mm und nach einer Alterung über 168 Stunden bei 150ºC einen Abriß- bzw. Schälwiderstand oder -stärke von 2,9 kg/2 mm . Der externe Cu- Leiter wies auch eine gute Antimigrationseigenschaft auf, die mit der eines geschmolzenen Cu-Leiters sehr gut vergleichbar ist, der durch Dickfilmtechniken ausgebildet ist. Ferner erzielte das Cu-Leitermuster eine gute Zwischenverbindung mit dem zwischengeschichteten Ag-Pd-Leiter und keine nachteiligen Änderungen wurden bei dem Temperaturzyklustest von 100 Aussetzungszyklen bei 150ºC, Raumtemperatur und -40ºC beobachtet.
  • Beispiel 7
  • Es wurden unter Verwendung von Glaspulver aus MgO-SiO&sub2;- Al&sub2;O&sub3;-B&sub2;O&sub3;-ZrO&sub2;-TiO&sub2; als keramisches Isolatorsystem, das eine mittlere Teilchengröße von 2 um aufweist, 0,3 mm dicke Trägerblätter bzw. -platten in der gleichen Weise, wie in Beispiel 1 beschrieben, vorbereitet, und ein Körper mit einem mehrschichtigen Schaltungsaufbau wurde mit der gleichen Prozedur, wie in Beispiel 6, hergestellt. Der mehrschichtige Körper wurde bei 950ºC für zwei Stunden in einer oxidierenden Atmosphäre gebrannt bzw. geschmolzen. Die gebrannte Keramik wurde als kristallisiertes Glas identifiziert, das eine kristallisierte Phase von Cordierit bzw. Dichorit aufweist und der geschmolzene Ag-Pd-Leiter wies einen Schichtwiderstand von 9,6 Milliohm/Quadrat auf.
  • Unter Verwendung der kommerziell von E.I. Du Pont de Nemours Co. verfügbaren Cu-Leiterpaste 6001 wurden externe Leiter auf der Oberfläche des oben in der gleichen Weise, wie in Beispiel 1, erhaltenen Substrats ausgebildet. Es gab keine Anzeichen für die Ausbildung einer Flüssigphase an der Grenzschicht zwischen den externen Cu-Leitern und den Ag-Pd-Leitern in den Durchgangslöchern und weder Blasen bzw. Gußblasen noch Gasblasen bzw. Preßfehler traten auf. Die Cu-Leiter wiesen einen Schichtwiderstand von 2,3 Milliohm/Quadrat auf und ihre Antimigrations- und Lötdurchlässigkeitwiderstandseigenschaften waren wesentlich hervorragender als vergleichbare Ag-Pd-Leiter.
  • Beispiel 8
  • 60% Glaspulver, bestehend aus 18,2% CaO, 7,1% BaO, 2% MgO, 4,5% Al&sub2;O&sub3;, 59,1% SiO&sub2; und 9,1% B&sub2;O&sub3;, welches durch Schmelzen des glasbildenden Materials, Abschrecken in Wasser und Schleifen bzw. Mahlen auf eine mittlere Teilchengröße von 2 um vorbereitet wurde, und 40% Aluminiumoxidpulver, das eine mittlere Teilchengröße von 2um aufwies, wurden zu einer keramischen Isolatorpulvermischung zusammengestellt und unter Verwendung der Mischung wurde ein mehrschichtiger Substratkörper in der gleichen Weise wie in Beispiel 6 hergestellt. Die Brenntemperatur betrug 900ºC.
  • Die Oberfläche des obigen gebrannten mehrschichtigen Substrats wurde mittels Ätzens mit einer Säure-Wasser-Lösung aufgerauht. Danach wurde unter der Anwesenheit eines Aktivators eine stromlose Cu-Plattierung bzw. -Galvanisierung durchgeführt, um eine 0,5 um dicke Cu-Beschichtung 32 auf dem Substrat 12 zur Verfügung zu stellen, und anschließend wurde, wie in Fig. 12 gezeigt, ein Resistmuster 34 ausgebildet. Eine Cu-Beschichtung 33 mit einer Dicke von ungefähr 10 um wurde durch Elektroplattierung bzw. Galvanisierung ausgebildet und ferner wurden eine 1 um dicke Ni-Beschichtung 35 und eine 1 um dicke Au-Beschichtung 36 aufeinanderfolgend durch einen Elektorplattierungs- bzw. Galvanisierungsprozeß vorgesehen.
  • Der Resist wurde entfernt und die Cu-Beschichtung 32, welche unter dem Resist durch eine vorangehende stromlose Plattierung bzw. Galvanisierung abgeschieden worden war, wurde durch Ätzen entfernt.
  • In dem resultierenden Leitermuster waren sowohl die minimale Linienbreite als auch der niedrigste Abstand zwischen den Linien in der Größenordnung von 50 um und der Schichtwiderstand betrug 1,9 Milliohm/Quadrat. Das Leitermuster zeigte in bezug auf ein eutektisches Lot mit 60% Sn-40% Pb eine gute Lötbarkeit. Ferner wurde, nachdem das Leitermuster einer Löttätigkeit unterzogen worden war, die Schälstärke bzw. der Abrißwiderstand des gelöteten Leitermusters unter Verwendung eines Kupferdrahtes mit einem Durchmesser von 0,6 mm gemessen und die Messungen zeigten gute Ergebnisse, nämlich eine anfängliche Schälstärke bzw. einen anfänglichen Abreißwiderstand von 2,6 kg/² mm und nach einer Alterung über 168 Stunden bei 150ºC eine Schälstärke bzw. einen Abreißwiderstand von 2,9 kg/2 mm . Das Leitermuster wies auch eine gute Antimigrationseigenschaft auf und erzielte eine gute Zwischenverbindung mit dem zwischenschichtigen Ag-Pd-Leiter. Keine nachteiligen Änderungen wurden bei dem Temperaturzyklustest über 100 Aussetzungszyklen bei 150ºC, Raumtemperatur und -40ºC beobachtet.
  • Wie oben beschrieben, kann durch die vorliegende Erfindung ein mehrschichtiges Substrat zur Verfügung gestellt werden, das externe Cu-Leiter, welche durch einen niedrigen Widerstand, eine hervorragende Antimigrationseigenschaft und einen hohen Lötdurchlässigkeitswiderstand charakterisiert sind, und interne Ag-Leiter aufweist, die in einem zweiten Schmelz- bzw. Brennvorgang mit keramischen Trägerblättern bzw. -platten bei niedrigen Brenn- bzw. Schmelztemperaturen in einer oxidierenden Atmosphäre hergestellt sind. Ferner können sehr zuverlässige Widerstände vom RuO&sub2;- oder Bi&sub2;Ru&sub2;O&sub7;-Typ gleichzeitig auf und/oder innerhalb des Substrats ausgebildet werden. In einer derartigen Anordnung sind Probleme und Schwierigkeiten eliminiert, die infolge von Ag-Migration, unvollständiger Bindemittelentfernung, Lötdurchlässigkeit usw. verursacht werden, und ein sehr zuverlässiges mehrschichtiges Substrat mit einer hohen Mustergenauigkeit kann erhalten werden.

Claims (8)

1. Mehrschichtiges keramisches Substrat mit einem isolierenden Material und einern zusammen damit ausgebildeten Leiter, worin die Leiter innere Leiter für einen ersten Schmelzvorgang, die aus einem auf Ag basierenden leitfähigen Material gebildet sind, das dazu in der Lage ist, mit einem mehrlagigen gepreßten keramischen Trägerblatt in einer oxidierenden Atmosphäre in einem zweiten Schmelzvorgang behandelt zu werden, und externe Leiter aufweisen, die aus einem auf Cu basierenden leitfähigen Material gebildet sind, wobei die Cu- und Ag-Leiter eine Zwischenschicht aufweisen, die von einer Mischphase frei ist.
2. Mehrschichtiges keramisches Substrat nach Anspruch 1, in welchem der Cu-Leiter durch den ersten Schmelzvorgang bei einer Temperatur unterhalb des eutektischen Punktes des Cu-Leiters und des Ag-Leiters in einer neutralen oder reduzierenden Atmosphäre ausgebildet ist.
3. Mehrschichtiges keramisches Substrat nach Anspruch 1, in welchem eine von dem Cu-Leiter und dem Ag-Leiter unterschiedliche metallische Schicht zwischen diesen zwei Arten von Leitern angeordnet wird, wenn der Cu-Leiter in dem ersten Schmelzvorgang in einer neutralen oder reduzierenden Atmosphäre ist.
4. Mehrschichtiges keramisches Substrat nach Anspruch 1, in welchem die Cu-Leiter durch ein galvanisches Beschichtungsverfahren ausgebildet sind.
5. Verfahren zur Herstellung von mehrschichtigen keramischen Substraten nach Anspruch 1, wobei das Verfahren die folgenden Schritte aufweist:
- gepreßte keramische Trägerblätter, die aus einem keramischen Isolatormaterial hergestellt sind, werden vorgesehen;
- ein inneres Leitermuster, das aus einem auf Ag basierenden leitfähigen Material gegebenenfalls mit Widerständen hergestellt ist, wird auf jedem gepreßten keramischen Trägerblatt ausgebildet;
- in jedem gepreßten keramischen Trägerblatt werden Durchgangslöcher ausgebildet und die Durchgangslöcher werden mit einem leitfähigen Material für eine Verbindung zwischen den Leitermustern gefüllt;
- die gepreßten keramischen Trägerblätter werden laminiert und die laminierten gepreßten keramischen Trägerblätter werden einem zweiten Schmelzvorgang ausgesetzt, um die Laminierung in einer oxidierenden Atmosphäre zu einem einheitlich zusammengeschmolzenen Körper umzuwandeln;
- ein externes Leitermuster, das aus einem auf Cu basierenden Leitermaterial hergestellt ist, wird auf der Oberfläche des zusammengeschmolzenen Körpers ausgebildet; und
- eine resultierende Zwischenschicht zwischen dem internen und dem externen Leitermuster wird von einer Ag-Cu-Legierungsphase frei gehalten.
6. Verfahren nach Anspruch 5, wobei der Cu-Leiter durch einen ersten Schmelzvorgang bei Temperaturen unterhalb des eutektischen Schmelzpunktes des Cu-Leiters und des Ag-Leiters in einer neutralen oder reduzierenden Atmosphäre ausgebildet wird.
7. Verfahren nach Anspruch 5, worin eine von dem Cu-Leiter und dem Ag- Leiter verschiedene metallische Schicht zwischen diesen beiden Arten von Leitern angeordnet wird, wenn der Cu-Leiter in einer neutralen oder reduzierenden Atmosphäre in einem ersten Schmelzvorgang ist.
8. Verfahren nach Anspruch 5, worin die Cu-Leiter durch ein galvanisches Beschichtungsverfahren ausgebildet werden.
DE8787106589T 1986-05-14 1987-05-07 Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren. Expired - Lifetime DE3784764T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61108627A JPS62265796A (ja) 1986-05-14 1986-05-14 セラミツク多層配線基板およびその製造法

Publications (2)

Publication Number Publication Date
DE3784764D1 DE3784764D1 (de) 1993-04-22
DE3784764T2 true DE3784764T2 (de) 1993-06-24

Family

ID=14489585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787106589T Expired - Lifetime DE3784764T2 (de) 1986-05-14 1987-05-07 Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren.

Country Status (4)

Country Link
US (1) US4795670A (de)
EP (1) EP0245770B1 (de)
JP (1) JPS62265796A (de)
DE (1) DE3784764T2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006181A1 (de) 2009-01-27 2010-07-29 Via Electronic Gmbh Verfahren zur Herstellung von gedruckten Schaltungen oder derartigen elektronischen Bauelementen
DE102016214265A1 (de) * 2016-08-02 2018-02-08 Continental Automotive Gmbh Leiterplatte und Verfahren zur Herstellung einer solchen Leiterplatte

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783180B2 (ja) * 1987-05-20 1995-09-06 松下電器産業株式会社 セラミック多層基板とその製造方法
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
JPH0229330A (ja) * 1988-07-19 1990-01-31 Toyota Motor Corp 2トーン塗膜
US5023994A (en) * 1988-09-29 1991-06-18 Microwave Power, Inc. Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
JPH02122598A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd セラミック多層配線基板とその製造方法
US5082804A (en) * 1989-01-19 1992-01-21 David Sarnoff Research Center, Inc. Thick film copper via fill inks
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
JP2614778B2 (ja) * 1990-07-12 1997-05-28 株式会社住友金属エレクトロデバイス セラミック多層回路基板の製造方法
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール
JPH0758832B2 (ja) * 1991-05-09 1995-06-21 日本碍子株式会社 セラミック多層配線基板の製造方法
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
JPH05336712A (ja) * 1992-05-28 1993-12-17 Sumitomo Heavy Ind Ltd モータ用積層コイル、その製造方法、及びこれを用いたモータ
US5483217A (en) * 1992-07-15 1996-01-09 Nippondenso Co., Ltd. Electronic circuit device
FR2694400A1 (fr) * 1992-07-31 1994-02-04 Inst Nat Polytech Grenoble Matériau d'électrode pour capteur potentiométrique à oxygène fonctionnant à une température inférieure à 250degré C, et procédé pour son obtention.
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
US5429670A (en) * 1993-04-26 1995-07-04 Matsushita Electric Industrial Co., Ltd. Gold paste for a ceramic circuit board
JP2674523B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 セラミック配線基板とその製造方法
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
JP3467872B2 (ja) * 1994-12-02 2003-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板
US5697825A (en) * 1995-09-29 1997-12-16 Micron Display Technology, Inc. Method for evacuating and sealing field emission displays
JPH09153710A (ja) * 1995-11-28 1997-06-10 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
US5807154A (en) * 1995-12-21 1998-09-15 Micron Display Technology, Inc. Process for aligning and sealing field emission displays
JPH1027987A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 低emi回路基板及び低emiケーブルコネクタ
JP3398291B2 (ja) * 1996-11-28 2003-04-21 京セラ株式会社 配線基板
US6399230B1 (en) 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH10253059A (ja) * 1997-03-11 1998-09-25 Nikko Co 火薬点火発熱具用回路板の製造方法
JP3336913B2 (ja) * 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
KR20090059173A (ko) * 1998-09-17 2009-06-10 이비덴 가부시키가이샤 다층빌드업배선판
DE19903456A1 (de) * 1999-01-28 2000-08-10 Philips Corp Intellectual Pty Mehrkomponenten-Bauteil
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
JP2000277369A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品とその導電ペースト
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
EP1345271A1 (de) * 2002-03-14 2003-09-17 AB Mikroelektronik Gesellschaft m.b.H. Verfahren zum Herstellen elektrischer Schaltkreise
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
JP2004186665A (ja) * 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2004214573A (ja) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
US7279217B2 (en) * 2004-05-24 2007-10-09 Tdk Corporation Multilayer ceramic device, method for manufacturing the same, and ceramic device
JP4559936B2 (ja) * 2004-10-21 2010-10-13 アルプス電気株式会社 無電解めっき方法およびこの方法を用いた回路形成方法
JP2006302972A (ja) * 2005-04-15 2006-11-02 Alps Electric Co Ltd 配線基板およびその製造方法
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Rf모듈의 전력단 회로를 내장한 인쇄회로기판
JP4572759B2 (ja) 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
EP2187438A1 (de) * 2007-12-28 2010-05-19 Ibiden Co., Ltd. Zwischenstück und verfahren zur herstellung des zwischenstücks
US9165907B2 (en) * 2010-02-22 2015-10-20 Interposers Gmbh Method and a system for producing a semi-conductor module
KR20130066929A (ko) * 2011-12-13 2013-06-21 한국전자통신연구원 패턴 형성 조성물 및 이를 이용한 패턴 형성 방법
AT512041B1 (de) * 2012-05-04 2013-05-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Verfahren zur Herstellung eines metallisierten Substrats
US9648740B2 (en) * 2013-09-30 2017-05-09 Honeywell Federal Manufacturing & Technologies, Llc Ceramic substrate including thin film multilayer surface conductor
US9681559B2 (en) * 2013-12-19 2017-06-13 GM Global Technology Operations LLC Thick film circuits with conductive components formed using different conductive elements and related methods
DE102014112365A1 (de) * 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
JP6298174B2 (ja) 2014-10-29 2018-03-20 京セラ株式会社 回路基板およびこれを備える電子装置
CN107535048B (zh) * 2015-04-27 2019-10-18 京瓷株式会社 电路基板以及具备该电路基板的电子装置
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031344A (en) * 1957-08-08 1962-04-24 Radio Ind Inc Production of electrical printed circuits
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
JPS6013078B2 (ja) * 1978-09-05 1985-04-04 日本特殊陶業株式会社 金メツキされた電子部品及びその製法
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5797970U (de) * 1980-12-08 1982-06-16
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
KR900004379B1 (ko) * 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
DE3426278C2 (de) * 1984-07-17 1987-02-26 Schroff Gmbh, 7541 Straubenhardt Leiterplatte
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JP3941142B2 (ja) * 1996-04-25 2007-07-04 チッソ株式会社 光学活性液晶性化合物、液晶組成物および液晶表示素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006181A1 (de) 2009-01-27 2010-07-29 Via Electronic Gmbh Verfahren zur Herstellung von gedruckten Schaltungen oder derartigen elektronischen Bauelementen
DE102009006181B4 (de) * 2009-01-27 2021-06-24 Via Electronic Gmbh Verfahren zur Herstellung von gedruckten Schaltungen oder derartigen elektronischen Bauelementen
DE102016214265A1 (de) * 2016-08-02 2018-02-08 Continental Automotive Gmbh Leiterplatte und Verfahren zur Herstellung einer solchen Leiterplatte
DE102016214265B4 (de) 2016-08-02 2022-10-13 Vitesco Technologies GmbH Leiterplatte und Verfahren zur Herstellung einer solchen Leiterplatte

Also Published As

Publication number Publication date
JPH0378798B2 (de) 1991-12-16
EP0245770B1 (de) 1993-03-17
DE3784764D1 (de) 1993-04-22
US4795670A (en) 1989-01-03
EP0245770A3 (en) 1989-03-15
EP0245770A2 (de) 1987-11-19
JPS62265796A (ja) 1987-11-18

Similar Documents

Publication Publication Date Title
DE3784764T2 (de) Mehrschichtiges keramisches substrat mit gedruckten leiterbahnen und sein herstellungsverfahren.
DE3227657C2 (de) Keramische Vielschicht-Schaltungsplatte und Verfahren zu ihrer Herstellung
DE3621667C2 (de)
DE69628548T2 (de) Elektrische durchführung für keramische leiterplattenträgersubstrate
DE69737053T2 (de) Chip-Widerstand und Verfahren zu dessen Herstellung
EP0016306B1 (de) Verfahren zum Herstellen einer mehrschichtigen Glas-Keramik-Packung für die Befestigung von Halbleitervorrichtungen
DE3485930T2 (de) Mehrschichtiges keramisches substrat und verfahren zum herstellen desselben.
DE3324933C2 (de) Keramische Mehrschicht-Leiterplatte
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE10157443B4 (de) Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil, Verwendung der Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil und Vefahren zur Herstellung eines elektronischen Vielschicht-Keramikbauteils
DE69216634T2 (de) Additivzusammensetzungen für hohe thermozyklen- und alterungsbeständige adhäsion.
DE19608484B4 (de) Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
DE69329357T2 (de) Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
DE3930623C2 (de)
US4695403A (en) Thick film conductor composition
DE19707253C2 (de) Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung
DE19961537A1 (de) Glaskeramiktafel
DE69919806T2 (de) Leitpaste und Keramikschaltungsplatte
DE2551036C3 (de) Borid-Stoffzusammensetzung und ihre Verwendung
DE2441207B2 (de) Edelmetallhaltige pulver
DE2550275C2 (de) Verfahren zum Herstellen von Barrieren für Lötzinn auf Leiterzügen
DE112018004778T5 (de) Dickschichtwiderstandselementpaste und Verwendung einer Dickschichtwiderstandselementpaste in einem Widerstand
DE19609118B4 (de) Widerstandspaste, Glasüberzugsspaste und ein diese verwendendes keramisches Schaltungssubstrat
DE2606963B2 (de) Verfahren zur Herstellung einer hartlötbaren Dickschichtschaltung auf ein vorzugsweise aus einer Oxidkeramik bestehendes Trägerplättchen
DE69627000T2 (de) Keramische zusammensetzung für gemeinsam gebrannte mehrschichtbauteile und leiterplatte mit metallisierung auf keramischem substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SUMITOMO METAL (SMI) ELECTRONICS DEVICES INC., MIN

8327 Change in the person/name/address of the patent owner

Owner name: MURATA MFG. CO., LTD., NAGAOKAKYO, KYOTO, JP