DE19707253C2 - Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung - Google Patents

Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung

Info

Publication number
DE19707253C2
DE19707253C2 DE19707253A DE19707253A DE19707253C2 DE 19707253 C2 DE19707253 C2 DE 19707253C2 DE 19707253 A DE19707253 A DE 19707253A DE 19707253 A DE19707253 A DE 19707253A DE 19707253 C2 DE19707253 C2 DE 19707253C2
Authority
DE
Germany
Prior art keywords
conductor structures
circuit board
ceramic
fired
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19707253A
Other languages
English (en)
Other versions
DE19707253A1 (de
Inventor
Katsuya Kawakami
Junzo Fukuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Publication of DE19707253A1 publication Critical patent/DE19707253A1/de
Application granted granted Critical
Publication of DE19707253C2 publication Critical patent/DE19707253C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Description

Die Erfindung betrifft eine keramische Mehrlagenleiterplatte in LTCC (Low Temperature Cofired Ceramic)-Technik der im Ober­ begriff des Anspruchs 1 festgelegten und aus der GB 22 22 911 A bekannten Art.
Leiterstrukturen aus gebrannten Silber-Leitpasten haben gute elektrische Eigenschaften, wie etwa einen niedrigen Leitungs­ widerstand. Da die Leiterstrukturen jedoch einen niedrigeren Schmelzpunkt als die Brenntemperatur (etwa 1.600°C) üblicher Keramiksubstrate, wie etwa Aluminiumoxidsubstrate, aufweisen, können sie nicht für das Aluminiumoxidsubstrat verwendet wer­ den. Wolfram (W) oder Molybdän (Mo), die jeweils einen höheren Schmelzpunkt haben, sind als Leiterstrukturen für das Alumi­ niumoxidsubstrat verwendet worden. Diese Metalle mit hohen Schmelzpunkten haben jedoch hohe Leitungswiderstände und müssen bei hohen Temperaturen in reduzierender Atmosphäre gebrannt werden, um eine Oxidation zu verhindern.
Um die vorstehend erläuterten Nachteile zu überwinden, offen­ bart die US-A-4 621 066 eine keramische Mehrlagenleiterplatte, die in oxidierender Atmosphäre bei einer Temperatur zwischen 800 und 1.000°C gebrannt werden kann, d. h. am Schmelzpunkt der Leiterstrukturen oder darunter. Die Ag-Leiterstrukturen werden zusammen mit den keramischen Substratplatten gebrannt.
Die Ag-Leiterstrukturen verursachen unter speziellen Bedingun­ gen eine Migration bzw. Wanderung, während Elektrodenabschnitte und dergleichen auf der Oberfläche des Substrats eine Migrationsfestigkeit erfordern. Deshalb muß eine Dünnschicht aus einem Au-Leiter, der bezüglich der Migrationsfestigkeit überlegen ist, auf den Ag-Leiterstrukturen der Elektrodenabschnitte gebildet werden. Beim Brennen der Ag-Innenleiter­ strukturen werden die Au-Außenleiterstruktu­ ren direkt mit diesen verbunden, wobei durch den Kirkendall- Effekt, Ag-Atome in die Au-Leiterstrukturen diffundieren, wodurch eine Anzahl von Hohlräumen in den Grenzflächen gebildet wird, welche die Beständigkeit bzw. Betriebssicherheit der Verbindung zwischen den Ag- und Au-Leiterstrukturen verringert.
Um das vorstehend erläuterte Problem zu überwinden, offenbart die europäische Patentschrift 0 247 617 eine Zwischenschicht aus Metall, wie beispielsweise Ni, Cr oder Ti. Diese Zwischen­ schicht wird zwischen den Ag- und Au-Leiterstrukturen durch autokatalytisches Plattieren gebildet, um eine Diffusion der Ag-Atome in die Au-Leiterstrukturen zu verhindern, so daß die Beständigkeit der Verbindung zwischen den Ag- und Au-Leiter­ strukturen erhöht ist.
Nachdem der Au-Leiter, der auf die Metall-Zwischenschicht aufgebracht ist, gebrannt wurde, werden an der Oberflächenschicht des Substrats Widerstände vom RuO2-Typ, ein Glasüberzug, Oberflächenschichtleiterstrukturen vom Ag-Typ usw. angebracht. Zu diesem Zweck werden das Drucken und Brennen miteinander abwechselnd wiederholt. Das wiederholte Brennen expandiert jedoch mitunter die Metall-Zwischenschicht des herkömmlichen Substrats, was zu einem Zerbrechen oder einem Unterbrechen der Verbindung zwischen den Ag- und Au-Leiterstrukturen führt, welche Verbindung vorliegend als "Ag-Au-Verbindung" bezeichnet wird. Das herkömmliche, bei niedriger Temperatur gebrannte Keramiksubstrat hat damit eine mangelhafte Migrationsbeständigkeit bezüglich der Ag-Au-Verbindung in Bezug auf ein wiederholtes Brennen.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine keramische Mehrlagenleiterplatte der eingangs genannten Art zu schaffen, welche eine verbesserte Migrationsbeständigkeit der Ag-Au-Verbindung gegenüber wiederholtem Brennen aufweist.
Gelöst wird diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Zwischenschicht verhindert ein Eindringen von Plattierungsflüssigkeit in die Innenleiterstrukturen aus gebranntem Silber-Leitpasten. Das Eindringen der Plattierflüssigkeit eine der Ursachen für die Expansion bzw. Ausdehnung der Zwischenschicht. Ein wiederholtes Brennen führt deshalb nicht zu einem Zerbrechen oder Unterbrechen der Ag-Au-Verbindung. Da infolge davon eine Aufhebung oder Zerstörung der Ag-Au- Verbindung bei wiederholtem Brennen zumindest weitgehend - im Vergleich zum Stand der Technik - verringert wird, kann die Migrationsbeständigkeit der Ag-Au-Verbindung gegenüber wiederholtem Brennen verbessert werden.
Nachfolgend wird die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert; es zeigen:
Fig. 1 einen vergrößerten Längsschnitt der keramischen Mehr­ lagenleiterplatte in LTCC-Technik gemäß einer Ausführungsform der vorliegenden Erfindung, und
Fig. 2 ein Flußdiagramm eines Vorgangs zur Herstellung der Mehrlagenleiterplatte von Fig. 1.
Aus Fig. 1 geht der Aufbau einer Ausführungsform der erfin­ dungsgemäßen keramischen Mehrlagenleiterplatte in LTCC (Low Temperature Cofired Ceramic)-Technik hervor. Die Mehrlagenlei­ terplatte 11 wird als mehrschichtiges Substrat durch Laminieren mehrerer bei niedriger Temperatur brennbarer Rohschichten (green sheets) 12 (Isolierschichten) laminiert, die jeweils, wie nachfolgend ausgeführt, aufgebaut sind, und das Laminat gebrannt wird. Jede Isolierschicht 12 weist Durchgangslöcher (Vias) 13 auf, die an vorbestimmten Stellen der Schicht durch Stanzen gebildet sind. Die Durch­ gangslöcher 13 werden mit Silber-Leitpaste zur Durchkontaktierung so gefüllt, daß sich Durchgänge 14 ergeben, die die Schichten 12 elektrisch miteinander verbinden. Innenleiterstrukturen 15 aus einem aus derselben Silber- Leitpaste gebildet wie die Durchgänge 14, werden durch Siebdrucken auf der Oberflächenschicht von jeder Isolierschicht 12 mit Ausnahme der Oberflächenschicht vorgesehen. Die Ag- Leiterdurchgänge 14 und die Innenleiterstrukturen 15 werden mit dem Laminat aus den Rohschichten 12 gemeinsam gebrannt. Die Ag- Leiterstruktur weist Leiter auf, die hauptsächlich aus Ag bestehen, wie beispielsweise Ag/Pd, Ag/Pt und Ag/Pd/Pt ebenso wie aus Ag.
Metall-Zwischenschichten 16 vom Au/Ag-Typ, welche, wie nach­ folgend erläutert, aufgebaut sind, werden auf die Durchgänge 14 gedruckt, die auf der Oberfläche der Mehrlagenleiterplatte 11 freiliegen, und daraufhin werden die Zwischenschichten 16 gebrannt. Außenleiterstrukturen 17 aus Gold-Leitpaste werden auf die Zwischenschichten 16 gedruckt und daraufhin gebrannt. Die Au-Außenleiterstrukturen bestehen aus Leitpaste, wie etwa Au/Pt und Au/Pd und auch aus Au. Ein Halbleiterchip 18 wird auf eine der Au-Außenleiterstrukturen 17 gebondet. Elektroden auf der Oberseite des Halbleiterchips 18 werden durch Verbindungsdrähte 19, wie etwa Au-Drähte, mit den anderen Au- Außenleiterstrukturen 17 verbunden.
Oberflächenleiterstrukturen 20 aus Gold-Leitpaste werden auf die Rückseite des Keramiksubstrats 11 gedruckt und daraufhin gebrannt. Paste vom RuO2-Typ wird außerdem auf die Ag-Oberflä­ chenleiterstrukturen 20 gedruckt und daraufhin gebrannt, um Oberflächenschichtwiderstände 21 zu bilden. Glasüberzugs­ schichten 22 werden daraufhin auf die Oberflächenschichtwider­ stände 21 gedruckt und daraufhin gebrannt.
In Fig. 2 wird eine Brennabfolge erläutert. Zunächst werden die Ag-Innenleiterstrukturen 15 und die Durch­ gänge 14 sowie die Zwischenschichten 16 gleichzeitig mit dem Laminat aus Isolierschichten 12 zusammen gebrannt. Daraufhin werden die Au-Außenleiterstrukturen 17 gedruckt und gebrannt (erstes wiederholtes Brennen). Daraufhin werden die Ag-Ober­ flächenleiterstrukturen 20 gedruckt und gebrannt (zweites wie­ derholtes Brennen). Daraufhin werden die Oberflächenschicht­ widerstände 21 gedruckt und gebrannt (drittes wiederholtes Brennen). Schließlich werden die Glasüberzugsschichten 22 gedruckt und gebrannt (viertes wiederholtes Brennen). Das Brennen kann fünfmal oder häufiger wiederholt werden, wenn ein Substrat eine komplizierte Oberflächenverdrahtungsstruktur aufweist.
Die Herstellung der keramischen Mehrlagenleiterplatte wird nunmehr erläutert. Beim Herstellen eines Materials für diese Platte wird ein Gemisch, das 10 bis 55 Gew.-% CaO, 45 bis 70 Gew.-% SiO2, 0 bis 30 Gew.-% Al2O3 und 5 bis 20 Gew.-% B2O3 ent­ hält, bei 1.450°C geschmolzen, um verglast zu werden. Daraufhin wird das verglaste Gemisch in Wasser schnell abgeschreckt und in CaO-Al2O3-SiO2-B2O3-Glaspulver mit einem mittleren Korn­ durchmesser von 3 bis 3,5 µm pulverisiert. Keramikisolator­ gemischpulver wird durch Mischen von 50 bis 65 Gew.-% Glaspul­ ver und 50 bis 35 Gew.-% Aluminiumoxidpulver mit einem mittle­ ren Korndurchmesser von 1,0 bis 2,0 µm hergestellt. Lösungs­ mittel, wie beispielsweise Toluol oder Xylol, ein Bindemittel, wie beispielsweise Acrylharz, und ein Plastifizierer, wie bei­ spielsweise Dioctylphosphat (DOP), werden dem gemischten Pulver zugesetzt. Das Gemisch wird ausreichend vermischt, um eine Aufschlämmung mit einer Viskosität von 2.000 bis 40.000 Centi­ poise zu erhalten. Die Aufschlämmung wird durch einen Abstreifklingenprozeß in eine Rohlagenschicht 12 überführt, die eine Dicke im Bereich von 0,1 bis 0,4 mm hat. Daraufhin wird die Rohschicht 12 durch eine Stanzmatritze oder eine Stanzmaschine in eine vorbestimmte Konfiguration geschnitten.
Die Durchgangslöcher 13 mit jeweils einem Durchmesser von 0,3 mm werden durch vorbestimmte Stellen der Schicht 12 mittels Stanzen gebildet. Jedes Durchgangsloch 13 wird mit einer Ag- Leitpaste gefüllt, die als Innenleiterstrukturen 14 dient, die aus derselben Ag-Leitpaste auf der Oberfläche der Rohschicht 12 mittels Siebdruck gebildet werden. In derselben Weise wie vorstehend erläutert, werden die Innenleiterstrukturen 15 und die Durchgänge 14 nacheinander auf mehrere Isolier- bzw. Roh­ schichten 12 gedruckt.
Daraufhin wird eine Au/Ag-Dickfilm-Leitpaste auf den freilie­ genden Abschnitt von jedem Durchgang 14 auf die Oberfläche der Rohschicht 12 siebgedruckt, die die Oberflächenschicht des Keramiksubstrats 11 bildet, wodurch die Metall-Zwischenschich­ ten 16 gebildet werden. Die Au/Ag-Leitpaste wird durch Mischen von Au/Ag-Pulver, das aus 10 bis 80 Gew.-% Au und 90 bis 20 Gew.-% Ag besteht, mit einem Bindemittel, wie etwa Ethylcellu­ lose, und einem Lösungsmittel, wie beispielsweise Terpiniol, hergestellt. Das Au/Ag-Pulver kann ein Legierungspulver aus Au und Ag oder ein gemischtes Pulver aus Au-Pulver und Ag-Pulver sein.
Die mehreren Rohschichten 12, welche die siebgedruckten Ag- Innenleiterstrukturen 15 und die Durchgänge 14 aufweisen, wer­ den übereinander laminiert und daraufhin mittels Thermodruck­ bondieren bei einer Temperatur von 80 bis 150°C unter einem Druck von 50 bis 250 kg/cm2 integriert bzw. vereinigt. Draufhin wird das Laminat bzw. wird der Schichtstoff in oxidierender Atmosphäre (oder Luft) bei einer Temperatur von 800 bis 1.000°C (bevorzugt 900°C) für 20 Minuten mit einem üblichen kontinuierlichen riemenangetriebenen Elektroofen gebrannt.
Daraufhin wird Au-Leitpaste, bestehend aus 100 Gew.-% Au, auf die Oberflächenschicht des gebrannten Substrats siebgedruckt, um in Au-Außenleiterstrukturen 17 gebildet zu werden. Das Sub­ strat wird daraufhin in Luft bei 850°C für 10 Minuten mit dem üblichen kontinuierlich riemenangetriebenen Elektroofen gebrannt (erstes wiederholtes Brennen). Daraufhin wird eine Ag- Leitpaste, wie etwa eine Ag/Pd-Leitpaste, auf die Rücksei­ tenschicht siebgedruckt, um in Oberflächenleiterstrukturen 20 gebildet zu werden. Das Substrat wird daraufhin in derselben Weise wie vorstehend erläutert gebrannt (zweites wiederholtes Brennen). Eine RuO2-Paste wird auf die Oberflächenleiterstruk­ turen 20 siebgedruckt, um in die Oberflächenwiderstände 21 gebildet zu werden. Das Substrat wird daraufhin in derselben Weise wie vorstehend erläutert gebrannt (drittes wiederholtes Brennen). Schließlich werden die Glasüberzugschichten 22 auf den Oberflächenwiderständen 21 durch Siebdrucken gebildet. Das Substrat wird daraufhin in derselben Weise wie vorstehend erläutert gebrannt (viertes wiederholtes Brennen).
Um die Beständigkeit der Verbindungen zwischen den Ag-Innen­ leiterstrukturen 15 oder den Durchlässen 14 und den Au-Außen­ leiterstrukturen 17 der Mehrlagenleiterplatte zu ermitteln, die wie vorstehend hergestellt wurde, wurde ein Experiment ausgeführt. Auf jede Verbindung wird vorliegend als "Ag-Au- Verbindung" bezug genommen. Tabelle 1A zeigt die Zusammenset­ zung der Probensubstrate, die jeweils mit den Ag-Au-Verbindun­ gen gebildet sind. Die Probensubstrate wurden in oxidierender Atmosphäre bei 850°C für 10 Minuten mit dem üblichen kontinu­ ierlich riemenangetriebenen Elektroofen zur Ermittlung der Anzahl von während des wiederholten Brennens zerbrochenen Durchgangslöchern wiederholt gebrannt. Tabelle 1B zeigt die Versuchsergebnisse.
Tabelle 1A
Tabelle 1B
Die Probensubstrate wurden in drei Typen unterteilt, d. h. in die Typen A, B und C, abhängig von der Keramikzusammensetzung. Jeder Typ der Probensubstrate ist eine bei niedriger Tempera­ tur gebrannte Keramik, die bei 1.000°C oder darunter brennbar ist. Die Keramik vom Typ A ist ein Gemisch aus 60 Gew.-% CaO- Al2O3-SiO2-B2O3-Glas mit 40 Gew.-% Aluminiumoxid. Die Keramik vom Typ B ist ein Gemisch aus 50 Gew.-% kommerziell erhält­ lichem Aluminiumoxid-Blei-Borsilikatglas (PbO-Al2O3-SiO2-B2O3) mit 50 Gew.-% Aluminiumoxid. Die Keramik vom Typ C ist ein Gemisch aus 60 Gew.-% CaO-Al2O3-SiO2-B2O3-MGO-Glas mit 40 Gew.-% Aluminiumoxid.
Die Außenleiterstrukturen jedes Probensubstrats bestehen aus 100 Gew.-% Au mit Ausnahme der Probennummern 3 und 12. Die Außenleiterstrukturen der Proben Nr. 3 und 12 bestehen jeweils aus 95 Gew.-% Au und 5 Gew.-% Pt.
Die Ag-Innenleiterstrukturen von jedem Probensubstrat Nr. 1, 2,4 bis 6,8 bis 10 und 13 bestehen aus 100 Gew.-% Ag. Die Ag-Innenleiterstrukturen von jedem Probensubstrat Nr. 3, 7 und 11 bestehen aus 99 Gew.-% Ag und 1 Gew.-% Pt. Die Ag-Innenlei­ terstrukturen des Probensubstrats Nr. 12 bestehen aus 90 Gew.-% Ag und 10 Gew.-% Pd.
Die Metall-Zwischenschicht von jedem Probensubstrat Nr. 1 bis 10 besteht aus Au/Ag. Die Zwischenschichten des Probensub­ strats Nr. 11 und 12 bestehen aus Ag/Pd bzw. Ag/Pt. Das Pro­ bensubstrat Nr. 13 enthält eine Zwischenschicht, die aus einer Nickel(Ni)-Platierung besteht und den Stand der Technik dar­ stellt, wie er in der japanischen Patentschrift Nr. 5 (1993)- 69319 offenbart ist.
Die vorstehend erläuterten Probensubstrate wurden wiederholt gebrannt. Im Hinblick auf die Proben Nr. 1 bis 8 wurde keine Erweiterung bzw. Aufweitung bzw. Expansion festgestellt und keines der 10.000 Durchgangslöcher war selbst nach einem sie­ benmal wiederholten Brennen zerbrochen. Dies bestätigt, daß die Metall-Zwischenschicht (Au/Ag-Schicht) die Beständigkeit der Ag-Au-Verbindung gegenüber einem wiederholten Brennen stark verbessert. Ein Gemisch aus 10 bis 80 Gew.-% Au und 90 bis 20 Gew.-% Ag war erforderlich, um die vorstehend erläu­ terte hohe Beständigkeit der Ag-Au-Verbindung zu erhalten.
Im Hinblick auf das Probensubstrat Nr. 9 enthielt die Metall- Zwischenschicht 5 Gew.-% Au, obwohl sie aus Au/Ag bestand. Demnach war der Effekt der Probe Nr. 9 hinsichtlich der Ver­ bindung durch die Zwischenschicht geringer als bei den Proben Nr. 1 bis 8. Selbst in der Probe Nr. 9 wurde jedoch keine Erweiterung bzw. Expansion gefunden und keines der Durchgangs­ löcher war zerbrochen, wenn das Brennen dreimal wiederholt wurde. Das Probensubstrat Nr. 9 zeigt deshalb eine verbesserte Beständigkeit der Ag-Au-Verbindung gegenüber wiederholtem Brennen im Vergleich zum Stand der Technik (Probe Nr. 13).
Die Metall-Zwischenschicht des Probensubstrats Nr. 10 enthielt 90 Gew.-% Au, obwohl sie aus Au/Ag besteht. Da die Probe 10 einen übermäßigen Anteil Au enthält, war der Verbindungseffekt durch die Metall-Zwischenschicht gelockert. Selbst das erste wiederholte Brennen führte zu einem Zerbrechen von fünf Durch­ gangslöchern mit dem Ergebnis einer geringfügigen Störung der Verbindung. Selbst in Beispiel Nr. 10 war jedoch die Anzahl an zerbrochenen Löchern kleiner als beim Stand der Technik (Probe Nr. 13), wenn das Brennen dreimal oder häufiger wiederholt wurde. Der Verbindungseffekt durch die Metall-Zwischenschicht aus Au/Ag wurde selbst in der Probe Nr. 10 bestätigt.
Die Metall-Zwischenschichten der Probensubstrate Nr. 11 und 12 enthielten Ag/Pd bzw. Ag/Pt. Der Verbindungseffekt durch die Metall-Zwischenschicht war in jeder dieser Proben gering. Das erste wiederholte Brennen führte demnach dazu, daß in der Probe 11 neun und in der Probe 12 zehn Durchgangslöcher zer­ brachen, was zu einer Störung der Verbindung führt.
Die den stand der Technik darstellende Probe Nr. 13 enthielt die Metall-Zwischenschicht, bestehend aus der Nickelplatie­ rung. Beim ersten wiederholten Brennen zerbrach keines der 10.000 Durchgangslöcher. Sobald die Anzahl an wiederholtem Brennen erhöht wurde, stieg jedoch die Anzahl an zerbrochenen Durchgangslöchern zunehmend, und die Beständigkeit der Ag-Au- Verbindung gegenüber wiederholtem Brennen war verringert.
Fig. 1 zeigt die keramische Mehrlagenleiterplatte, deren Au- Außenleiterstrukturen 17 lediglich auf der Oberfläche der Platte gebildet waren, wobei die Au/Ag-Metall-Zwischenschich­ ten 16 dazwischen angeordnet sind. Derartige Au-Außenleiter­ strukturen können sowohl auf der Vorderseite wie auf der Rück­ seite der Platte mit dazwischen angeordneten Metall-Zwischen­ schichten gebildet sein.
Die Metall-Zwischenschichten 16 werden zusammen mit dem Lami­ nat aus den Ag-Innenleiterstrukturen 15 und den Rohschichten 12 gemäß der vorstehend angeführten Ausführungsform gebrannt. Die Metall-Zwischenschichten 16 können aufgedruckt und gebrannt werden, nachdem das Laminat aus den Ag-Innenleiter­ strukturen 15 und den Rohschichten 12 zusammen gebrannt worden sind.
Der Au/Ag-Leiter, der jede Metall-Zwischenschicht 16 bildet, kann eine kleine Menge an Leitern enthalten, die sich von Au und Ag unterscheiden. Außerdem kann die Anzahl an Rohschichten (Isolierschichten) 12, aus denen das Laminat besteht, geändert sein.

Claims (6)

1. Keramische Mehrlagenleiterplatte in LTCC (Low Temperature Cofired Ceramic)- Technik bestehend aus
  • 1. mehreren keramischen Isolierschichten (12) (Sintertemperaturen bei 800- 1.000°C)
  • 2. Innenleiterstrukturen (15) aus gebrannten Silber-Leitpasten, wobei die Innenleiterstrukturen über Durchgangslöcher (Vias), die mit gebrannten Silber-Leitpasten gefüllt sind, entsprechend miteinander elektrisch verbunden sind, sowie Verbindungen zu den Außenlagen hergestellt sind, und
  • 3. die Außenleiterstrukturen (17) aus gebrannten Gold-Leitpasten über eine Zwischenschicht (16) (Barriereschicht) in Form einer gebrannten Legierungs- Leitpaste mit entsprechenden gefüllten Durchgangslöchern verbunden sind, dadurch gekennzeichnet, daß die Legierungs-Leitpaste der Zwischenschicht (16) als leitende Komponenten 10 bis 80 Gew.-% Gold (Au) und 90 bis 20 Gew.-% Silber (Ag) enthält.
2. Keramische Mehrlagenleiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Silber-Komponente aus Ag, Ag/Pd, Ag/Pt oder AG/Pd/Pt besteht mit Silber als Hauptbestandteil.
3. Keramische Mehrlagenleiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Gold-Komponente aus Au, Au/Pt oder Au/Pd besteht mit Gold als Hauptbestandteil.
4. Keramische Mehrlagenleiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die keramischen Isolierschichten (12) im wesentlichen aus einem bei niedriger Temperatur gebrannten Gemisch aus Glaspulver von CaO- Al2O3-SiO2-B2O3-Typ mit Aluminiumoxidpulver besteht.
5. Verfahren zur Herstellung einer keramischen Mehrlagenleiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die keramischen Isolierschichten (12), die Innenleiterstrukturen (15) und die Zwischenschicht (16) gleichzeitig gebrannt werden, woraufhin die Außenleiterstrukturen (17) auf die Zwischenschicht (16) gedruckt werden.
6. Verfahren zur Herstellung einer keramischen Mehrlagenleiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die keramischen Isolierschichten (12) und die Innenleiterstrukturen (15) gleichzeitig gebrannt werden, woraufhin die Zwischenschicht (16) auf den Innenleiterstrukturen (15) gedruckt wird.
DE19707253A 1996-03-11 1997-02-24 Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung Expired - Lifetime DE19707253C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8052759A JPH09246723A (ja) 1996-03-11 1996-03-11 低温焼成セラミック回路基板

Publications (2)

Publication Number Publication Date
DE19707253A1 DE19707253A1 (de) 1997-09-18
DE19707253C2 true DE19707253C2 (de) 2000-06-08

Family

ID=12923819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19707253A Expired - Lifetime DE19707253C2 (de) 1996-03-11 1997-02-24 Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung

Country Status (3)

Country Link
US (1) US5847326A (de)
JP (1) JPH09246723A (de)
DE (1) DE19707253C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037950B3 (de) * 2005-08-11 2007-04-19 Imst Gmbh Ein Verfahren zum vereinfachten Aufbau von Mikrowellenschaltungen in LTCC-Technik mit reduzierter Anzahl von Durchgangslöchern

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
US6150041A (en) * 1999-06-25 2000-11-21 Delphi Technologies, Inc. Thick-film circuits and metallization process
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
US6800815B1 (en) * 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP4310086B2 (ja) 2002-08-01 2009-08-05 株式会社日立製作所 エンジン用電子機器
JP2004079288A (ja) * 2002-08-13 2004-03-11 Agilent Technol Inc 液体金属を用いた電気接点開閉装置
US7127809B2 (en) * 2004-03-18 2006-10-31 Northrop Grumman Corporation Method of forming one or more base structures on an LTCC cofired module
TW200920215A (en) * 2007-10-17 2009-05-01 Murata Manufacturing Co Multilayer ceramic substrate and process for producing the multilayer ceramic
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
JP5391981B2 (ja) * 2009-02-02 2014-01-15 富士通株式会社 回路基板とその製造方法、及び抵抗素子
WO2011082213A1 (en) * 2009-12-31 2011-07-07 E.I. Du Pont De Nemours And Company Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621066A (en) * 1984-06-01 1986-11-04 Narumi China Corporation Low temperature fired ceramics
EP0247617A2 (de) * 1986-05-29 1987-12-02 Narumi China Corporation Keramisches Mehrschichtsubstrat mit Schaltungsmustern
GB2222911A (en) * 1988-09-16 1990-03-21 Stc Plc Hybrid circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081901A (en) * 1974-12-23 1978-04-04 International Business Machines Corporation Method of making a ternary barrier structure for conductive electrodes
US5084323A (en) * 1989-04-07 1992-01-28 Nippondenso Co., Ltd. Ceramic multi-layer wiring substrate and process for preparation thereof
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621066A (en) * 1984-06-01 1986-11-04 Narumi China Corporation Low temperature fired ceramics
EP0247617A2 (de) * 1986-05-29 1987-12-02 Narumi China Corporation Keramisches Mehrschichtsubstrat mit Schaltungsmustern
GB2222911A (en) * 1988-09-16 1990-03-21 Stc Plc Hybrid circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037950B3 (de) * 2005-08-11 2007-04-19 Imst Gmbh Ein Verfahren zum vereinfachten Aufbau von Mikrowellenschaltungen in LTCC-Technik mit reduzierter Anzahl von Durchgangslöchern

Also Published As

Publication number Publication date
DE19707253A1 (de) 1997-09-18
JPH09246723A (ja) 1997-09-19
US5847326A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE19707253C2 (de) Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung
EP0016307B1 (de) Verfahren zur Herstellung einer mehrschichtigen glaskeramischen Struktur mit innen liegenden Versorgungsleitungen auf Kupferbasis
DE19608484B4 (de) Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
DE69628548T2 (de) Elektrische durchführung für keramische leiterplattenträgersubstrate
DE3738343C2 (de)
DE4021364C2 (de)
DE19628680C2 (de) Verfahren zum Herstellen eines mehrschichtigen Keramiksubstrats
DE69531138T2 (de) Dickschichtpaste
DE69737053T2 (de) Chip-Widerstand und Verfahren zu dessen Herstellung
DE3621667C2 (de)
DE2703956A1 (de) Verfahren zur herstellung einer mehrschichtkeramik
DE69937213T2 (de) Leitende Paste und Verfahren zum Herstellen eines keramischen Substrates welches diese Paste verwendet
DE1903819A1 (de) Aus Keramik und Metall zusammengesetztes Verbundgebilde
DE2924292C2 (de) Keramikkörper mit einer diesen zumindest teilweise bedeckenden Schicht aus elektrisch leitendem Werkstoff
DE3930623C2 (de)
DE19961537B4 (de) Verfahren zur Herstellung einer Glaskeramiktafel
DE3434449A1 (de) Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung
DE10143919A1 (de) Elekrisch leitende Paste und Verfahren zur Herstellung eines mehrlagigen keramischen elektronischen Bauteils unter verwendung dieser Paste
DE69919806T2 (de) Leitpaste und Keramikschaltungsplatte
DE4015463A1 (de) Verfahren zum anbringen von leitenden anschluessen an keramikkomponenten
DE3428259C2 (de)
DE2606963C3 (de) Verfahren zur Herstellung einer hartlötbaren Dickschichtschaltung auf ein vorzugsweise aus einer Oxidkeramik bestehendes Trägerplättchen
DE19609118B4 (de) Widerstandspaste, Glasüberzugsspaste und ein diese verwendendes keramisches Schaltungssubstrat
DE19611239B4 (de) Leitfähige Paste

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MURATA MFG. CO., LTD., NAGAOKAKYO, KYOTO, JP

R071 Expiry of right