CN107535048B - 电路基板以及具备该电路基板的电子装置 - Google Patents

电路基板以及具备该电路基板的电子装置 Download PDF

Info

Publication number
CN107535048B
CN107535048B CN201680024016.3A CN201680024016A CN107535048B CN 107535048 B CN107535048 B CN 107535048B CN 201680024016 A CN201680024016 A CN 201680024016A CN 107535048 B CN107535048 B CN 107535048B
Authority
CN
China
Prior art keywords
circuit substrate
metal layer
copper
silver
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680024016.3A
Other languages
English (en)
Other versions
CN107535048A (zh
Inventor
阿部裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=57198525&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN107535048(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Publication of CN107535048A publication Critical patent/CN107535048A/zh
Application granted granted Critical
Publication of CN107535048B publication Critical patent/CN107535048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C22C5/08—Alloys based on silver with copper as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/02—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers
    • B22F7/04—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers with one or more layers not made from powder, e.g. made from solid metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本公开的电路基板具备：基体，具有从第1面贯通到第2面的贯通孔且由陶瓷构成；贯通导体，银以及铜是主成分，且位于所述贯通孔内；以及金属层，与所述贯通导体的至少一个表面相接。所述贯通导体中，在直径的中心区域的所述金属层侧区域至存在银及铜的共晶区域，在直径的中心区域的中央区域中存在银及铜的非共晶区域。

Description

电路基板以及具备该电路基板的电子装置
技术领域
本公开涉及电路基板以及在该电路基板搭载电子部件而成的电子装置。
背景技术
已知在由陶瓷构成的基体上具备金属层的电路基板上搭载了半导体元件、发热元件、珀耳帖元件等各种电子部件的电子装置。搭载在这样的电路基板上的电子部件在工作时会产生热。并且，因近几年的电子部件的高集成化、电子装置的小型化、薄型化，施加到电路基板的每单位体积的热量变大，所以要求电路基板除了由陶瓷构成的基体和金属层的接合不会脱落以外，还要求散热性高。
因此，正在进行以下工作：使用具备贯通孔的基体，利用隔着金属层设置在贯通孔内的贯通导体提高散热性。例如，专利文献1中，作为会成为贯通导体的金属膏提出了如下的无收缩性的金属膏，该金属膏包含以金属粉末为主成分的导电粉末、膨胀剂、展色剂。
在先技术文献
专利文献
专利文献1：JP特开平9-46013号公报
发明内容
本公开的电路基板具备：基体，具有从第1面贯通到第2面的贯通孔，且由陶瓷构成；贯通导体，银以及铜是主成分，且位于所述贯通孔内；以及金属层，与所述贯通导体的至少一个表面相接。并且，所述贯通导体中，在直径的中心区域的所述金属层侧区域存在银及铜的共晶区域，在直径的中心区域的中央区域存在银及铜的非共晶区域。
附图说明
图1是示意性表示本公开的电路基板的一例的剖视图。
图2是示意性表示本公开的电路基板的另一例的剖视图。
图3A是金属层侧区域B的反射电子像照片以及基于能量分散型X射线分析器的线D处的线分析的结果。
图3B是中心区域C的反射电子像照片以及基于能量分散型X射线分析器的线E处的线分析的结果。
图4是示意性表示本公开的电路基板的又一例的剖视图。
图5是示意性表示本公开的电子装置的一例的剖视图。
具体实施方式
以下，参照附图详细说明本公开的电路基板。
图1是示意性表示本公开的电路基板的一例的剖视图。图2是示意性表示本公开的电路基板的另一例的剖视图。并且，如图1以及图2所示，本公开的电路基板10具备：基体1，具有从第1面5贯通到第2面6的贯通孔，且由陶瓷构成；贯通导体2，银以及铜是主成分，且位于贯通孔内；以及金属层3，与贯通导体2的至少一个表面相接。另外，如图1以及图2所示，第1面5是基体1的上表面，第2面6是基体1的下表面。
并且，在图1中，作为贯通孔，示出了第1面5中的开口面积与第2面6中的开口面积相同的例子。另一方面，在图2中，作为贯通孔，示出以下例子，第2面6中的开口面积比第1面5中的开口面积大，贯通孔的直径从第1面5朝向第2面6变大。另外，在图1中，作为贯通孔的截面形状，示出了朝向第1面5以及第2面6扩展的鼓状，但是也可以仅是矩形形状。此外，在图1以及图2中，示出了仅在贯通导体2的第1面5侧具备金属层3的例子，但是也可以在贯通导体2的第2面6侧也具备金属层。
另外，所谓贯通导体2中的主成分，是构成贯通导体2的全部成分的总计100质量％当中以银及铜的质量的总计含70质量％以上的成分。银可以是单独含有50质量％以上。
并且，构成本公开的电路基板10的贯通导体2中，在直径的中心区域A的金属层侧区域B存在银及铜的共晶区域(以下，仅记载为共晶区域)，在直径的中心区域A的中央区域C存在银及铜的非共晶区域(以下，仅记载为非共晶区域)。另外，所谓直径的中心区域A是指，如图1以及图2所示，按照大致等分贯通导体2的体积的方式，在基体1的厚度方向上切断的截面中，将从贯通孔的一个内表面至另一个内表面的距离(L)三等分之后的正中间的区域。换言之，所谓直径的中心区域A是指，在贯通导体2为圆柱状的情况下，立体地看时，是以中心为基准的半径1/3L的圆的圆柱体。另外，如图1所示，在贯通导体2的截面形状为鼓状的情况下，基于与内表面相接的直线状的虚拟线来确定直径的中心区域A即可。
在此，说明图1以及图2所示的截面的制作方法。如果是具备基体1、贯通导体2、金属层3的电路基板10，则首先利用蚀刻、研磨等，去除金属层3。然后，使用截面抛光机(CP)进行研磨，以使得连接露出的贯通导体2的两表面的中心的线成为切断面的一部分。由此，能够得到图1以及图2所示那样的贯通导体2的体积大致被等分的、在基体1的厚度方向上切断的截面。
此外，所谓直径的中心区域A的金属层侧区域B是，在直径的中心区域A中，将基体1的第1面5至第2面6的距离三等分之后的区域当中的金属层3侧的区域。另外，在贯通导体2的第2面6侧的表面也形成了金属层的情况下，图1以及图2中的直径的中心区域A的上方以及下方会成为金属层侧区域B。
进一步地，所谓直径的中心区域A的中央区域C是在直径的中心区域A中，将基体1的第1面5至第2面6的距离三等分之后的区域当中的中央的区域。
接着，关于共晶区域以及非共晶区域，使用图3A以及图3B来说明。图3A是图1以及图2所示的金属层侧区域B的反射电子像照片以及基于能量分散型X射线分析器的线D处的线分析的结果，图3B是图1以及图2所示的中心区域C的反射电子像照片以及基于能量分散型X射线分析器的线E处的线分析的结果。
在此，所谓反射电子像(以下，仅记载为BEM)是使用扫描型电子显微镜(SEM)检测出向样品照射了电子射线时来自样品表面的反射电子而得到的像。
此外，所谓线分析是使用SEM中附带的能量分散型X射线分析器(EDX)来进行的分析，在图3A以及图3B中，分别是BEM照片中的线D、线E处的线分析结果，上部侧表示从银检测出的特性X射线的强度，下部侧表示从铜检测出的特性X射线的强度。
并且，所谓共晶区域是指，如图3A所示，在线分析结果中超过全部强度的10％的铜的峰值条数在50μm中为10条以上的区域。此外，所谓非共晶区域是指，如图3B所示，在线分析结果中超过全部强度的10％的铜的峰值条数在50μm中不足10条的区域。另外，关于峰值的计数以峰值的顶部来计数，图3A中的标尺位置在每50μm的铜的峰值条数是11条，图3B中的标尺位置在每50μm的铜的峰值条数是8条。此外，换言之，在共晶区域中，银以及铜的峰值的宽度窄，在非共晶区域中，银以及铜的峰值的宽度宽。此外，换种说法来说，在BEM中，对于共晶区域来说，用暗色表示的部分的大小小，并且用暗色表示的部分的间隔窄，对于非共晶区域来说，用暗色表示的部分的大小大，并且用暗色表示的部分的间隔宽。
满足上述结构的本公开的电路基板10在散热性以及接合可靠性方面出色。本公开的电路基板10可成为散热性出色的基板是因为，首先，贯通导体2以导热性高的银以及铜为主成分。并且，存在于直径的中心区域A的金属层侧区域B中的共晶区域是经由热处理作用下的银和铜的共晶反应而形成的区域，所以变成了空洞少的状态。因此，从电子部件产生的热容易经由金属层3传导至贯通导体2。这样，通过共晶区域存在于直径的中心区域A的金属层侧区域B中，从而能够提高散热性。
此外，本公开的电路基板10在接合可靠性方面出色是因为与贯通导体2相接的金属层3的表面的凹陷小。一般来说，在将会成为贯通导体2的金属膏填充到贯通孔时，金属膏充满贯通孔内，但是在使其成为贯通导体2的热处理中，因有机媒介的消失、金属的熔融等会收缩，由此贯通导体2的表面容易凹陷，但是本公开的电路基板10的贯通导体2中，非共晶区域存在于直径的中心区域A的中央区域C，由此会成为贯通导体2的金属膏在热处理中的收缩小，且与贯通导体2相接的金属层3的表面的凹陷小。并且，由于金属层3的表面的凹陷小，因此能够充分获得金属层3与搭载在金属层3的上方的电子部件之间的接合面积。进一步地，由于能够充分获得与电子部件之间的接合面积，所以散热性也得到提高。
在此，说明凹陷的测定方法。将与贯通导体2相接的金属层3的表面作为测定面，通过使用表面粗糙计、激光位移计能够测定凹陷(深度)。此外，关于贯通导体2中的银以及铜的含有量，通过使用荧光X射线分析装置(XRF)、ICP发光分光分析装置(ICP)进行测定就能够求取。
此外，构成本公开的电路基板10的金属层3的主成分可以是银以及铜。在此，所谓金属层3中的主成分是指构成金属层3的全部成分的总计100质量％当中以银以及铜的质量的总计含有70质量％以上的成分。银可以单独含有50质量％以上。这样，若金属层3的主成分是导热率高的银以及铜，就能够更加提高散热性。另外，关于金属层3中的银以及铜的含有量，与贯通导体2同样，可通过使用XRF、ICP进行测定来求取。
此外，本公开的电路基板10中，可以在基体1(贯通孔的内表面)与贯通导体2之间，存在包含构成基体1的成分和从钛、锆、铪以及铌(以下，有时也统称为活性金属)中选择的至少一种的第1活性金属层。在此，为了满足上述结构，使会成为贯通导体2的金属膏包含从钛、锆、铪以及铌中选择的至少一种来进行热处理即可。
这样，第1活性金属层是金属膏中包含的活性金属和构成基体1的成分在热处理时发生反应而成的层，所以存在第1活性金属层就能够使贯通孔的内表面和贯通导体2牢固地接合。因此，当在贯通孔的内表面与贯通导体2之间存在第1活性金属层时，由于贯通导体2因从电子部件产生的热而从贯通孔的内表面脱落的情况变少，所以具有高的热可靠性。
此外，由于贯通孔的内表面和贯通导体2被牢固地接合，从而将从电子部件产生的热向基体1放出的热量也增加，所以散热性也得到提高。另外，作为构成第1活性金属层的活性金属，从更牢固地接合贯通孔的内表面和贯通导体2的观点来看，优选是钛。作为具体的第1活性金属层，在活性金属是钛且基体1是氧化物系陶瓷的情况下，是氧化钛，在基体1是氮化物系陶瓷的情况下，是氮化钛，在基体1是碳化物系陶瓷的情况下，是碳化钛。
另外，关于是否存在第1活性金属层，在图1以及图2所示这样的截面中，以贯通孔的内表面以及贯通导体2所能够观察的面为测定面，通过利用EDX、电子射线微量分析仪(EPMA)来进行面分析，就能得到确认。具体来说，在活性金属是钛且基体1是氮化物系陶瓷的情况下，只要钛和氮重叠存在的位置沿着贯通孔的内表面，就可以说存在第1活性金属层。另外，只要使用能进行微小区域测定的X射线衍射装置(XRD)就能够辨识存在于贯通孔的内表面的化合物。
此外，本公开的电路基板10可以是贯通导体2包含从钼、钽、锇、铼以及钨(以下，有时也统称为高熔点金属)中选择的至少一种。在此，为了满足上述结构，使会成为贯通导体2的金属膏包含从钼、钽、锇、铼以及钨中选择的至少一种即可。这样，通过包含从熔点比作为主成分的银以及铜还高的钼、钽、锇、铼以及钨中选择的至少一种，从而存在在热处理中难以熔融到金属膏中的部分，该部分变成骨料而抑制收缩，从而能够使与贯通导体2相接的金属层3的表面的凹陷更少。
因此，在满足上述结构时，散热性以及接合可靠性更加出色。另外，关于是否含有高熔点金属，在贯通导体2中，能够通过使用EDX、EPMA进行面分析来确认。
接着，作为构成本公开的电路基板10的基体1，能够使用与氮化铝、氮化硅、氧化铝、碳化硅为主成分的烧结体以及它们的单晶。在此，所谓烧结体中的主成分是指构成烧结体的全部成分的总计100质量％当中占有70质量％以上的成分。此外，确认是主成分例如可通过以下方式进行，即，在基体1是氮化铝的情况下，通过使用XRF、ICP进行测定，求取铝(Al)的含有量，并换算成氮化铝(AlN)即可。
并且，构成本公开的电路基板10的基体1是氮化铝、氮化硅等氮化物系陶瓷时，由于氮化物系陶瓷的导热率特别高，所以能够进一步提高电路基板10的散热性。
图4是示意性表示本公开的电路基板的又一例的剖视图。如图4所示，构成本公开的电路基板10的贯通导体2可以具有多个从贯通孔的内表面朝向基体1延伸的延伸部7(以下，仅记载为延伸部7)。在满足上述结构时，锚定效应(anchor effect)因眼神部7而起作用，贯通孔的内表面和贯通导体2被牢固地接合，从而贯通导体2因从电子部件产生的热而从贯通孔的内表面脱落的情况变少，所以具有高的热可靠性。
此外，构成本公开的电路基板10的延伸部7是细长的，在其平均长度是5μm以上20μm以下时，不会降低基体1的机械强度，通过延伸部7作用下的锚定效应，能够将贯通孔的内表面和贯通导体2进一步牢固地接合。
在此，延伸部7的平均长度可以通过以下方法计算出。首先，将电路基板10如图4所示那样切断。然后，使用CP对该切断面进行研磨，从而得到观察面。接着，对该观察面利用SEM进行观察并拍摄照片。然后，利用图像分析装置等对该照片中的各延伸部7的长度进行测定，计算出各延伸部7的长度的平均值即可。另外，所谓延伸部7的长度是指，如图4所示，以穿过延存部7的宽度中央的方式连接了延伸部7中的点F和点G的线段的长度。
此外，本公开的电路基板10中，第2活性金属层可以存在于基体1与金属层3之间，该第2活性金属层包含构成基体1的成分和从钛、锆、铪以及铌中选择的至少一种。在此，为了满足上述结构，使会成为金属层3的金属膏包含上述的活性金属并通过热处理形成金属层3即可。
这样，由于第2活性金属层是金属膏中包含的活性金属与构成基体1的成分在热处理时发生反应而形成的层，所以存在第2活性金属层就意味着金属层3和基体1被牢固地接合。因此，当在基体1与金属层3之间存在第2活性金属层时，金属层3因从电子部件产生的热而从基体1脱落的情况变少，所以具有高的热可靠性。另外，关于是否存在第2活性金属层，除了将测定面设为基体1和金属层3之间以外，还可以利用与是否存在第1活性金属层时相同的方法进行确认。
此外，本公开的电路基板10可以在金属层3上具有由从银、铜、镍、钯、白金以及金中选择的至少一种构成的被膜层。在满足上述结构时，利用被覆层，与接合线之间的接合处理变得容易，能够进一步抑制金属层3发生氧化腐蚀。
接着，使用图5说明本公开的电子装置20。图5所示的本公开的电子装置20在本公开的电路基板10上搭载了电子部件4，由于本公开的电路基板10的出色的散热性以及接合可靠性，所以具有高的可靠性。另外，在图5中，示出了在贯通导体2的第1面5侧的表面具备金属层3，电子部件4位于其上的例子，但是可以使贯通导体2的第2面6侧的表面具备金属层3，使电子部件4位于其上。
并且，作为电子部件4，例如，能够使用发光二极管(LED)元件、绝缘栅双极晶体管(IGBT)元件、智能功率模块(IPM)元件、金属氧化膜型场效应晶体管(MOSFET)元件、续流二极管(FWD)元件、巨型晶体管(GTR)元件、肖特基势垒二极管(SBD)等半导体元件、升华型热敏打印头或者热喷墨打印头用的发热元件、珀耳帖元件等。
以下，说明本公开的电路基板10的制造方法的一例。
首先，通过公知的方法，准备氮化铝为主成分且具有贯通孔的基体1。
接着，制作会成为贯通导体2的金属膏以及会成为金属层3的金属膏。以下为了辨别，会成为贯通导体2的金属膏记载为第1金属膏，会成为金属层3的金属膏记载为第2金属膏。
首先，准备平均粒径在1.5μm以上且5.0μm以下的银粉末、平均粒径在1.5μm以上且5.0μm以下的铜粉末、有机媒介，秤重期望的量，从而制作第1金属膏以及第2金属膏。具体来说，关于第1金属膏，设为铜多于银和铜的共晶组成(质量比72∶28)的组成，例如设为质量比60∶40～70∶30。并且，关于第2金属膏，优选是比第1金属膏更接近共晶组成的组成。
这样，通过第1金属膏的组成中铜比共晶组成多，从而能够使银及铜的非共晶区域存在于贯通导体2的直径的中心区域的中央区域。此外，由于设为具备与贯通导体2的表面相接的金属层3的结构，所以通过上述结构的第2金属膏覆盖第1金属膏，在热处理时，第2金属膏中的银会进入到第1金属膏侧，在贯通导体2的直径的中心区域的金属层3侧区域存在银及铜的共晶区域。
另外，所谓有机媒介是指将有机粘合剂溶解到有机溶剂中得到的物质，作为有机粘合剂例如可将从聚甲基丙烯酸丁酯、聚甲基丙烯酸甲酯等丙烯类、硝化纤维素、乙基纤维素、醋酸纤维素、丁基纤维素等纤维素类、聚甲醛等聚醚类、聚丁二烯、聚异戊二烯等聚乙烯基类中选择的一种或两种以上混合来使用。
此外，作为有机溶剂，例如能够将从卡必醇、卡必醇醋酸酯、α-萜品醇、间甲酚、二甲基咪唑、二甲基咪唑烷酮、二甲基甲酰胺、二丙酮醇、三甘醇、对二甲苯、乳酸乙酯、异佛尔酮中选择的一种或两种以上混合来使用。
并且，准备第1金属膏以及第2金属膏后，在大气气氛下，对氮化铝为主成分的基体1在800℃以上且900℃以下的温度下进行热处理。然后，将第1金属膏填充到贯通孔内，进行干燥。接着，利用公知的丝网印刷法等，印刷第2金属膏以覆盖干燥后的第1金属膏并使其干燥。然后，通过进行热处理，能够得到本公开的电路基板10。另外，作为热处理条件，在真空气氛下，在790℃以上且860℃以下的最高温度下，保持3分钟以上且15分钟以下。
另外，在上述制法中，虽然形成了银以及铜为主成分的金属层3，但是在想要形成由银以及铜为主成分以外的任意的金属构成的层的情况下，可以通过磨削加工等对金属层3进行研磨后，通过镀覆任意的金属来形成。例如，可以在通过溅射形成钛以及铜的薄层后，利用光刻在该薄层上形成抗蚀剂图案，在使用电场镀铜来形成新的铜的图案后，去除抗蚀剂图案，利用蚀刻去除钛以及铜的薄膜，由此形成新的由任意的金属构成的层。
此外，为了使第1活性金属层存在于贯通孔的内表面，在第1金属膏中添加从钛粉末、锆粉末、铪粉末以及铌粉末中选择的至少一种即可。另外，作为添加量，优选添加为在构成第1金属膏的各粉末的总计100质量％当中是1质量％以上且8质量％以下。
此外，为了使贯通导体2包含高熔点金属，在第1金属膏中添加从钼粉末、钽粉末、锇粉末、铼粉末以及钨粉末中选择的至少一种即可。另外，作为添加量，优选添加为在构成第1金属膏的各粉末的总计100质量％当中是3质量％以上且20质量％以下。
此外，为了使贯通导体2具有多个从贯通孔的内表面朝向基体1延伸的延伸部7，使用YAG激光器来形成贯通孔即可。通过这样形成贯通孔，从而在贯通孔的内表面形成会成为延伸部7的多个空隙部。并且，若构成基体1的氮化铝的平均结晶粒径为3～15μm，则由于使用YAG激光器形成贯通孔时得到的空隙部的平均长度是5μm以上且20μm以下，所以形成了贯通导体2时的延伸部7的平均长度变成5μm以上且20μm以下。
进一步地，为了使第2活性金属层存在于基体1与金属层3之间，在第2金属膏中添加从钛粉末、锆粉末、铪粉末以及铌粉末中选择的至少一种即可。另外，作为添加量，优选添加为在构成第2金属膏的各粉末的总计100质量％当中是1质量％以上且8质量％以下。
此外，为了用由从银、铜、镍、钯、白金以及金中选择的至少一种构成的被膜层来覆盖金属层3之上，利用公知的镀覆法来被覆即可。
以上，说明了本公开的电路基板10的制造方法的一例，但是本公开的电路基板10的制造方法并不限于上述的制造方法。例如，若使用形成了分割槽的基体1，则可以形成多个电路基板10。
接着，针对本公开的电子装置20的制造方法的一例，说明图5所示的结构的电子装置20的制造方法。首先，准备利用上述制造方法得到的电路基板10，在金属层3上安装电子部件4，从而能够作为本公开的电子装置20。
以下，具体说明本公开的实施例，但是本公开并不限于以下的实施例。
实施例1
制作组成不同的金属膏，进行处于贯通导体的上方的金属层的表面的凹陷和图1所示那样的截面的观察。
首先，利用公知的方法，准备氮化铝为主成分且厚度为0.38mm的基体，在大气气氛下，在850℃的温度下进行热处理。然后，利用喷射法，形成直径为100μm的贯通孔。接着，准备平均粒径为2.5μm的银粉末、平均粒径为2.5μm的铜粉末、有机媒介。
作为本公开的样品，设成构成第1金属膏的成分的质量比为银∶铜＝65∶35，且设成构成第2金属膏的成分的质量比为银∶铜＝70∶30。此外，针对比较例的样品，第1金属膏以及第2金属膏共同地设为构成第1金属膏以及第2金属膏的成分的质量比为银∶铜＝72∶28(共晶组成)。
接着，将制作出的第1金属膏填充到基体的贯通孔内并使其干燥。接着，利用丝网印刷法，印刷第2金属膏以覆盖干燥后的第1金属膏，并使其干燥。另外，针对厚度，调整成烧成后的金属层的厚度是15μm。然后，在真空气氛下，在以820℃的最高温度保持5分钟的条件下进行热处理，由此得到本公开以及比较例的电路基板。
并且，观察各个电路基板，关于比较例的电路基板，由于合金形成引起的收缩大，所以处于贯通导体的上方的金属层的表面凹陷得大。相对于此，本公开的电路基板的金属层的表面的凹陷小。
此外，针对本公开的电路基板，将图1所示那样的截面作为测定面，使用SEM进行观察，并且进行基于EDX的线分析，确认到在贯通导体的直径的中心区域的金属层侧区域存在银及铜的共晶区域，在直径的中心区域的中央区域存在银及铜的非共晶区域。根据该结果可知，本公开的电路基板在散热性以及接合可靠性方面出色。
实施例2
接着，制作组成不同的金属膏，进行热可靠性的确认。首先，利用公知的方法，准备氮化铝为主成分且通过喷射法形成了贯通孔的基体。此外，准备平均粒径为2.5μm的银粉末、平均粒径为2.5μm的铜粉末、平均粒径为1.0μm的钛粉末、有机媒介。
然后，作为第1金属膏，制作构成第1金属膏的成分的质量比为银∶铜＝65∶35(膏1)的膏和重量比为银∶铜∶钛＝64∶34∶2(膏2)的膏。此外，作为第2金属膏，制作构成第2金属膏的成分的质量比为银∶铜＝70∶30(膏3)的膏和质量比为银∶铜∶钛＝69∶29∶2(膏4)的膏。
针对样品No.1设为膏1-膏3(与实施例1相同)，针对样品No.2设为膏2-膏3，针对样品No.3设为膏2-膏4，除此以外利用与实施例1相同的方法形成电路基板。
并且，在图1所示那样的截面中，利用EDX进行面分析，针对样品No.1，没有钛和氮重叠存在的位置。针对样品No.2，确认到钛和氮重叠存在的位置沿着贯通孔的内表面，且在贯通孔的内表面存在第1活性金属层。针对样品No.3，确认到在贯通孔的内表面存在第1活性金属层，并且在基体1与金属层3之间存在第2活性金属层。
接着，作为确认热可靠性的试验，使用冷热冲击试验装置，将各样品的环境温度从室温降温至-45℃并保持15分钟，然后升温并在145℃下保持15分钟，然后降温至室温，进行将这样的循环设为一次循环的热循环试验。另外，各样品共同地，将设为图1所示那样的截面的样品作为试验片，在1000次循环后，针对贯通孔的内表面与贯通导体之间以及基体与金属层之间确认剥离的有无。
其结果，若按照剥离从少到多的顺序排列的话是样品No.3、2、1，可知，由于活性金属层的存在，热可靠性高。
实施例3
首先，利用公知的方法，准备氮化铝为主成分且通过喷射法形成贯通孔的基体。此外，准备平均粒径为2.5μm的银粉末、平均粒径为2.5μm的铜粉末、平均粒径为1.0μm的钛粉末、平均粒径为3.0μm的钼粉末、有机媒介。
并且，作为第1金属膏，制作构成第1金属膏的成分的质量比为银∶铜∶钛∶钼＝54∶28∶3∶15的膏，作为第2金属膏，除了使用实施例2的膏4以外，利用与实施例1相同的方法，形成电路基板。
可知，这样得到的电路基板相比实施例1中制作的本公开的样品，凹陷小，且包含高熔点金属，从而能够使贯通导体的上方的金属层的表面的凹陷更少。
实施例4
接着，制作将构成基体的氮化铝的平均结晶粒径和贯通孔的形成方法改变了的样品，进行了热可靠性的确认。首先，利用公知的方法，准备氮化铝为主成分且氮化铝的平均结晶粒径为表1所示的值的基体。并且，以表1所示的方法在基体中形成贯通孔。
接着，利用与实施例2的样品No.3相同的方法形成电路基板。另外，表1所示的样品No.4是与实施例2的样品No.3相同的样品。并且，作为确认热可靠性的试验，利用与实施例2相同的方法进行热循环试验，针对贯通孔的内表面与贯通导体之间确认有无剥离。
表1示出了结果。另外，在表1中，按照剥离从少到多的顺序来排位次，位次1的剥离最少，位次6的剥离最多。
[表1]
在表1所示的结果中可知，与样品No.4相比，样品No.5～9的剥离少，所以通过延伸部的存在，热可靠性变高。特别地，可知，由于样品No.6～8的剥离少，所以通过延伸部的平均长度为5μm以上且20μm以下，从而热可靠性进一步变高。
符号说明
1：基体
2：贯通导体
3：金属层
4：电子部件
5：第1面
6：第2面
7：延伸部
10：电路基板
20：电子装置

Claims (9)

1.一种电路基板，具备：
基体，具有从第1面贯通到第2面的贯通孔且由陶瓷构成；
贯通导体，银以及铜是主成分，且位于所述贯通孔内；以及
金属层，与所述贯通导体的至少一个表面相接，
在所述贯通导体中，
按照大致等分该贯通导体的体积的方式，在所述基体的厚度方向上切断的截面中，将从所述贯通孔的一个内表面至另一个内表面的距离三等分之后的正中间的区域作为直径的中心区域，
在该直径的中心区域中，将所述基体的所述第1面至所述第2面的距离三等分之后的区域当中的所述金属层侧的区域设为直径的中心区域的金属层侧区域，
在所述直径的中心区域中，将所述基体的所述第1面至所述第2面的距离三等分之后的区域当中的中央的区域设为直径的中心区域的中央区域，此时，
在所述直径的中心区域的金属层侧区域中存在银及铜的共晶区域，在所述直径的中心区域的中央区域中存在银及铜的非共晶区域，
在所述基体与所述贯通导体之间，存在包含构成基体的成分和从钛、锆、铪以及铌中选择的至少一种的第1活性金属层。
2.根据权利要求1所述的电路基板，其中，
所述金属层的主成分是银以及铜。
3.根据权利要求1或2所述的电路基板，其中，
所述贯通导体包含从钼、钽、锇、铼以及钨中选择的至少一种。
4.根据权利要求1或2所述的电路基板，其中，
所述陶瓷是氮化物系陶瓷。
5.根据权利要求1或2所述的电路基板，其中，
所述贯通导体具有多个从所述贯通孔的内表面朝向所述基体延伸的延伸部。
6.根据权利要求5所述的电路基板，其中，
所述延伸部的平均长度是5μm以上且20μm以下。
7.根据权利要求1或2所述的电路基板，其中，
在所述基体与所述金属层之间，存在包含构成基体的成分和从钛、锆、铪以及铌中选择的至少一种的第2活性金属层。
8.根据权利要求1或2所述的电路基板，其中，
在所述金属层上具备由从银、铜、镍、钯、白金以及金中选择的至少一种构成的被膜层。
9.一种电子装置，其中，
在权利要求1或2所述的电路基板搭载电子部件来构成该电子装置。
CN201680024016.3A 2015-04-27 2016-04-26 电路基板以及具备该电路基板的电子装置 Expired - Fee Related CN107535048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015090530 2015-04-27
JP2015-090530 2015-04-27
PCT/JP2016/063051 WO2016175206A1 (ja) 2015-04-27 2016-04-26 回路基板およびこれを備える電子装置

Publications (2)

Publication Number Publication Date
CN107535048A CN107535048A (zh) 2018-01-02
CN107535048B true CN107535048B (zh) 2019-10-18

Family

ID=57198525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680024016.3A Expired - Fee Related CN107535048B (zh) 2015-04-27 2016-04-26 电路基板以及具备该电路基板的电子装置

Country Status (5)

Country Link
US (1) US10297521B2 (zh)
EP (1) EP3277063B1 (zh)
JP (1) JP6122561B2 (zh)
CN (1) CN107535048B (zh)
WO (1) WO2016175206A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044752A1 (ja) * 2017-08-29 2019-03-07 京セラ株式会社 回路基板およびこれを備える電子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685459A (ja) * 1992-09-01 1994-03-25 Matsushita Electric Ind Co Ltd 低温焼成セラミック多層回路基板の製造方法
JPH0685457A (ja) * 1992-08-31 1994-03-25 Kyocera Corp セラミック多層回路基板及びその製造方法
CN101483217A (zh) * 2009-02-04 2009-07-15 宋立峰 一种led高导热陶瓷覆铜散热电路板
JP2009289900A (ja) * 2008-05-28 2009-12-10 Kyocera Corp 配線基板及びその製造方法、並びにこれを用いた電子装置
CN101965617A (zh) * 2008-03-07 2011-02-02 富士通株式会社 导电材料、导电膏、电路板以及半导体器件
JP2012043822A (ja) * 2010-08-12 2012-03-01 Napura:Kk 半導体デバイス
CN103050585A (zh) * 2011-10-17 2013-04-17 财团法人工业技术研究院 发光芯片封装方法及其结构
CN104067386A (zh) * 2012-02-01 2014-09-24 三菱综合材料株式会社 功率模块用基板、自带散热器的功率模块用基板、功率模块、功率模块用基板的制造方法以及铜部件接合用浆料

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH01138788A (ja) * 1987-11-26 1989-05-31 Asahi Chem Ind Co Ltd スルーホール回路基板およびその製造方法
DE68912932T2 (de) * 1989-05-12 1994-08-11 Ibm Deutschland Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
JPH0391291A (ja) 1989-09-04 1991-04-16 Toshiba Corp 配線基板
JPH0491449A (ja) * 1990-08-02 1992-03-24 Hitachi Ltd 半導体装置
JP3302714B2 (ja) 1992-01-27 2002-07-15 株式会社東芝 セラミックス−金属接合体
JP2777505B2 (ja) 1992-07-29 1998-07-16 株式会社日立製作所 自動分析電子顕微鏡および分析評価方法
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JPH11340600A (ja) 1998-05-22 1999-12-10 Toshiba Corp セラミックス回路基板
JP2009059789A (ja) 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
JP4978579B2 (ja) * 2008-07-30 2012-07-18 株式会社デンソー 半導体レーザ装置の製造方法及び半導体レーザ装置
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
WO2013073068A1 (ja) * 2011-11-16 2013-05-23 エム・テクニック株式会社 銀銅合金粒子の製造方法
US9005330B2 (en) * 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
JP6615701B2 (ja) * 2016-06-24 2019-12-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685457A (ja) * 1992-08-31 1994-03-25 Kyocera Corp セラミック多層回路基板及びその製造方法
JPH0685459A (ja) * 1992-09-01 1994-03-25 Matsushita Electric Ind Co Ltd 低温焼成セラミック多層回路基板の製造方法
CN101965617A (zh) * 2008-03-07 2011-02-02 富士通株式会社 导电材料、导电膏、电路板以及半导体器件
JP2009289900A (ja) * 2008-05-28 2009-12-10 Kyocera Corp 配線基板及びその製造方法、並びにこれを用いた電子装置
CN101483217A (zh) * 2009-02-04 2009-07-15 宋立峰 一种led高导热陶瓷覆铜散热电路板
JP2012043822A (ja) * 2010-08-12 2012-03-01 Napura:Kk 半導体デバイス
CN103050585A (zh) * 2011-10-17 2013-04-17 财团法人工业技术研究院 发光芯片封装方法及其结构
CN104067386A (zh) * 2012-02-01 2014-09-24 三菱综合材料株式会社 功率模块用基板、自带散热器的功率模块用基板、功率模块、功率模块用基板的制造方法以及铜部件接合用浆料

Also Published As

Publication number Publication date
EP3277063A1 (en) 2018-01-31
EP3277063A4 (en) 2018-03-14
EP3277063B1 (en) 2019-06-19
JP6122561B2 (ja) 2017-04-26
US20180247878A1 (en) 2018-08-30
US10297521B2 (en) 2019-05-21
CN107535048A (zh) 2018-01-02
WO2016175206A1 (ja) 2016-11-03
JPWO2016175206A1 (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
CN106170851B (zh) 电子元器件模块、以及电子元器件模块的制造方法
JP5349714B2 (ja) 回路基板およびこれを備える電子装置
DE102013109542B4 (de) Chipbaugruppe und Verfahren zur Herstellung einer Chipbaugruppe
TW201247043A (en) Via-holed ceramic substrate, metallized via-holed ceramic substrate, and method for manufacture thereof
EP2571049B1 (en) Electronic component and method for producing same
JPWO2002045470A1 (ja) 基板およびその製造方法
JP5905962B2 (ja) 回路基板およびこれを備える電子装置
CN107535048B (zh) 电路基板以及具备该电路基板的电子装置
JP6393012B2 (ja) 抵抗体およびこれを備える回路基板ならびに電子装置
JP7317397B2 (ja) 酸化銅ペースト及び電子部品の製造方法
JP2019173165A (ja) 銀多孔質焼結膜および接合体の製造方法
JP6430886B2 (ja) 回路基板およびこれを備える電子装置
JP5495774B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
CN111052879B (zh) 电路基板及具备该电路基板的电子装置
JP5886529B2 (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP2011208980A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP7027218B2 (ja) 回路基板およびこれを備える電子装置
JP6381731B1 (ja) 銅電極を有する電子部品
JP2013157389A (ja) 回路基板およびこれを備える電子装置
TW202231398A (zh) 氧化銅糊料及電子零件之製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191018