JP2009289900A - 配線基板及びその製造方法、並びにこれを用いた電子装置 - Google Patents

配線基板及びその製造方法、並びにこれを用いた電子装置 Download PDF

Info

Publication number
JP2009289900A
JP2009289900A JP2008139569A JP2008139569A JP2009289900A JP 2009289900 A JP2009289900 A JP 2009289900A JP 2008139569 A JP2008139569 A JP 2008139569A JP 2008139569 A JP2008139569 A JP 2008139569A JP 2009289900 A JP2009289900 A JP 2009289900A
Authority
JP
Japan
Prior art keywords
conductor
insulating substrate
paste
wiring board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008139569A
Other languages
English (en)
Inventor
Tadashi Miyawaki
匡史 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008139569A priority Critical patent/JP2009289900A/ja
Publication of JP2009289900A publication Critical patent/JP2009289900A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】表面導体と電気的に接続するビア導体が絶縁基板に埋設される配線基板は、その製造上の焼成工程において、ビア導体及び表面導体が収縮することにより、これらの接合が不十分となる可能性がある。
【解決手段】予め焼成された第1の絶縁基板のビアホール内に第1の導体ペーストを低圧下で配設して積層体を作製し、この積層体を焼成することにより、配線基板を作製する。これにより、ビア導体に凹部を形成するとともに、表面導体にこの凹部と嵌合する凸部を形成することができる。そのため、ビア導体と表面導体の接合面積を大きくすることができる。結果として、ビア導体と表面導体との接合性を高めることができるので、信頼性を向上させた配線基板を提供することができる。
【選択図】図1

Description

本発明は、例えば、半導体素子及び圧電振動子のような電子部品が搭載される配線基板並びにその製造方法に関するものである。
近年、電子機器の小型化、高密度化に伴い、電子機器に使用される半導体素子の搭載されるパッケージや配線基板に対しても小型化や高集積化の要求がなされている。この配線基板に対する高集積化の要求を満たすため、配線基板の平坦性をより高めることが求められている。
そこで、特許文献1に開示されているように、研磨する工程を加えた製造方法を用いることによりセラミック基板の平坦性を高めたものが提案されている。具体的には、主面に配線導体(表面導体)が配設されたセラミック基板にセラミック被覆層を積層する。そして、配線導体が露出する程度にセラミック被覆層を研磨する。これにより、焼成時に生じるセラミック基板表面の凹凸を小さくしている。
特開2005−109462号公報
しかしながら、特許文献1に記載の多層セラミック基板の製造方法は焼成工程で生じたセラミック基板表面の凹凸を、セラミック被覆層を研磨する工程により小さくするものである。そのため、焼成工程においてセラミック基板が収縮することにより生じる、セラミック基板表面の凹凸自体を小さくするものではない。そして、表面導体と電気的に接続するビア導体が絶縁基板に埋設される配線基板を小型化した場合、その製造上の焼成工程において、セラミック基体、ビア導体及び表面導体が収縮することにより、ビア導体と表面導体との接合が不十分となる可能性がある。
本発明は、上記課題に鑑みてなされたものであり、ビア導体と表面導体との接合性を高め、信頼性を向上させた配線基板を提供することを目的とする。
本発明の配線基板の製造方法は、主面及びビアホールを有する絶縁基板と、前記ビアホール内に埋設されたビア導体と、前記絶縁基板の主面上に配設されるとともに前記ビア導体と電気的に接続された表面導体とを備えた配線基板の製造方法に関するものであって、予め焼成された前記絶縁基板を準備する工程と、前記ビアホール内に前記ビア導体となる第1の導体ペーストを低圧下で配設する工程と、前記第1の導体ペーストを乾燥させる工程と、前記絶縁基板の主面上に前記表面導体となる第2の導体ペーストを積層する工程と、前記第1の導体ペースト及び前記第2の導体ペーストを焼成する工程とを備えたことを特徴とする。
本発明の配線基板の製造方法によれば、第1の導体ペーストが低圧下でビアホール内に配設されるとともに、上記の乾燥工程において乾燥されることから、第1の導体ペーストに含有されるバインダーの蒸発が促進される。これにより、第1の導体ペーストが収縮して凹部が形成される。
そして、絶縁基板の主面上に表面導体となる第2の導体ペーストを積層する工程において、第2の導体ペーストが、第1の導体ペーストの中央部分に形成された上記の凹部に充填される。結果として、第1の導体ペースト及び第2の導体ペーストを焼成する工程を経て、上記形状の凹部を有するビア導体が形成されるとともに、この凹部と嵌合する凸部を有する表面導体が形成される。これにより、ビア導体と表面導体の接合面積を大きくすることができる。
このようにして、ビア導体と表面導体との接合性を高めることができるので、信頼性を向上させた配線基板を提供することができる。
以下、図面を用いて本発明の配線基板の一例を説明する。
図1、2に示すように、第1の実施形態にかかる配線基板1は、主面3a及びビアホール3bを有する絶縁基板3(以下、第1の絶縁基板3ともいう)と、ビアホール3b内に埋設されたビア導体5と、第1の絶縁基板3の主面3a上に配設されるとともにビア導体5と電気的に接続された表面導体7とを備えている。
そして、ビア導体5が凹部5aを有するとともに、表面導体7が凹部5aと嵌合する凸部7aを有している。このような特徴を備えることにより、ビア導体5と表面導体7の接合面積を大きくすることができる。結果として、ビア導体5と表面導体7との接合性を高めることができるので、信頼性を向上させた配線基板1を提供することができる。
ビア導体5の材料としては、例えば、Ag、Au及びCuのような金属導体を用いることができる。特にW、Mo及びMnのような融点の高い金属導体を用いることが好ましい。表面導体7の材料としては、Au及びCuのような金属を用いることができる。
特に、ビア導体5の主成分がAgであって、表面導体7の主成分がCuであることが好ましい。これにより、ビア導体5及び配線基板1を含む通電部分の抵抗値を小さくできると同時にマイグレーションを抑制できるからである。
配線基板1は複数のビア導体5を備え、各ビア導体5は内部配線11で電気的に接続されている。内部配線11の材料としては、表面導体7と同様に、Au及びCuのような金属を用いることができる。
また、凸部7aの高さは、ビアホール3bの直径の1/4以上であることが好ましい。凸部7aの高さがビアホール3bの直径の1/4の高さ以上であることにより、ビア導体5と配線基板1の接合性を高め、安定して通電させることができる。また、凸部7aの高さは、ビアホール3bの直径以下であることが好ましい。凸部7aの高さがビアホール3bの直径以下であることにより、ビア導体5及び/又は表面導体7の耐久性の低下を抑制することができる。なお、ここで凸部7aの高さとは、図2に示すように、ビア導体5と表面導体7の境界の下端と上端の位置の差Hを意味している。具体的には、凸部7aの高さは100〜200μmであることが好ましい。
また、少なくともビア導体5がガラス成分を含有し、ビア導体5は、表面導体7よりもガラス成分の含有量が多いことが好ましい。ビア導体5は側面部分全体で絶縁基板3と接合しているため、熱収縮した場合に、表面導体7と比較して絶縁基板3から剥離しやすい。しかしながら、ビア導体5がガラス成分を含有していることにより、ビア導体5と絶縁基板3の接合性が高められるため、ビア導体5の絶縁基板3からの剥離が抑制されるからである。
また、ビア導体5と比較して絶縁基板3から剥離しにくい表面導体7におけるガラス成分の含有量をビア導体5におけるガラス成分の含有量よりも小さくすることにより、ビア導体5及び配線基板1を含む通電部分の抵抗値を小さくできる。本実施形態において「含有量」とは質量%を意味している。また、ガラス成分としては、例えば、SiOのようなガラスセラミックスを用いることができる。
次に、本発明の第2の実施形態について、図面を用いて説明する。
図3に示すように、本実施形態の配線基板1は、凸部7aの少なくとも一部の幅L1が、凸部7aの根元部分における幅L2よりも大きい形状である。このように、凸部7aの根元部分における幅L2よりも先端側の少なくとも一部の部分の幅L1が大きい形状であることにより、表面導体7のビア導体5からの剥離が抑制される。これにより、通電部分において安定して通電を行うことができるので、安定した性能を有する配線基板1を提供することができる。
次に、本発明の第3の実施形態について、図面を用いて説明する。
図4に示すように、本実施形態の配線基板1は、凸部7aの表面が曲面形状である。このように、凸部7aの表面が曲面形状であることにより、ビア導体5及び表面導体7の一部に応力が集中ことを抑制できるので、配線基板1の耐久性を向上させることができる。
次に、本発明の第4の実施形態について、図面を用いて説明する。
図5に示すように、本実施形態の配線基板1は、第1の絶縁基板3の主面3a上に配設された第2の絶縁基板9を備え、第2の絶縁基板9が、第1の絶縁基板3よりも剛性が低い。第1の絶縁基板3及び表面導体7上に第2の絶縁基板9を積層する工程と、表面導体7が露出するように第2の絶縁基板9を研磨する工程とを備える場合において上記の構成が有効となる。これは、第2の絶縁基板9が、第1の絶縁基板3よりも剛性が低いことにより、第1の絶縁基板3にクラックが伸展する可能性が低減されるので、電子回路に電気的な短絡が生じる可能性を小さくできるからである。
第1の絶縁基板3及び第2の絶縁基板9の剛性は、ヤング率によっても評価することができる。第1の絶縁基板3よりも剛性が低い第2の絶縁基板9は、第1の絶縁基板3と比較してヤング率が小さいからである。第2の絶縁基板9のヤング率が小さい理由としては、後述するように、第1の絶縁基板3と比較して多くの空隙が形成されていることなどが挙げられる。
そこで、第1の絶縁基板3及び第2の絶縁基板9のヤング率を評価することにより、第1の絶縁基板3及び第2の絶縁基板9の剛性を比較することができる。ヤング率の測定方法としては、例えば、ナノインデンテーション法を用いることができる。測定装置としては、例えば、ナノインスツルメント社製の「ナノインデンターII」を用いることができる。第1の絶縁基板3及び第2の絶縁基板9をそれぞれ露出させ、上記の測定装置を用いてヤング率を測定すれば良い。
第1の絶縁基板3の材料としては、例えば、絶縁性にすぐれた無機化合物を用いることができる。特に、ウェハーを形成するシリコンに熱膨張率が近いAlやガラスセラミックスを用いることができる。
第2の絶縁基板9の材料としては、第1の絶縁基板3と同様に、絶縁性にすぐれた無機化合物を用いることができる。このとき、第2の絶縁基板9は、第1の絶縁基板3よりも剛性が低いことが求められる。第2の絶縁基板9の剛性を、第1の絶縁基板3の剛性よりも低くするには、具体的には、第2の絶縁基板9が、第1の絶縁基板3を構成する組成よりも剛性が低い組成とすればよい。
より具体的には、第2の絶縁基板9は、第1の絶縁基板3よりもガラス成分の含有量が多いことが好ましい。ガラス成分の含有量が多いことにより、第2の絶縁基板9の剛性を小さくできるからである。例えば、第1の絶縁基板3としてアルミナを主成分とする無機化合物を用い、第2の絶縁基板9としてガラスセラミックスを主成分とする無機化合物を用いることができる。なお、本実施形態において「含有量」とは質量%を意味している。また、本実施形態において「主成分」とは、質量%で最も大きい成分を示している。
また、このとき第1の絶縁基板3がガラスセラミックスを含有していることが更に好ましい。第2の絶縁基板9の主成分であるガラスセラミックスと第1の絶縁基板3に含有されるガラスセラミックスとが結合するので、第1の絶縁基板3と第2の絶縁基板9の接合性を高めることができるからである。
次に、本実施形態にかかる配線基板の製造方法について説明する。
本実施形態にかかる配線基板1の製造方法は、主面3a及びビアホール3bを有する絶縁基板3(第1の絶縁基板3)と、ビアホール3b内に埋設されたビア導体5と、第1の絶縁基板3の主面3a上に配設されるとともにビア導体5と電気的に接続された表面導体7とを備えた配線基板1に関する製造方法である。そして、図6に示すように、本実施形態における配線基板1の製造方法は、予め焼成された第1の絶縁基板3を準備する工程と、ビアホール3b内にビア導体5となる第1の導体ペースト6を低圧下で配設する工程と、第1の導体ペースト6を乾燥させる工程とを備えている。
これにより、第1の導体ペースト6が収縮して凹部5aが形成され、さらに、凹部5aの少なくとも一部の幅が、凹部5aの先端部分における幅よりも大きくなる。なお、本実施形態において、低圧下とは、常圧よりも低い圧力が加わっている状態を意味している。
また、本実施形態における配線基板1の製造方法は、第1の絶縁基板3の主面3a上に表面導体7となる第2の導体ペースト8を積層する工程と、第1の導体ペースト6及び第2の導体ペースト8を焼成する工程とを備えている。これにより、ビア導体5に上記形状の凹部5aを形成するとともに、表面導体7にこの凹部5aと嵌合する凸部7aを形成することができる。これは以下に示す理由による。
第1の絶縁基板3となるセラミックグリーンシート(以下、第1のセラミックグリーンシートともいう。)にビアホール3bを形成し、このセラミックグリーンシートを焼成する前に第1の導体ペースト6をビアホール3b内に配設して乾燥或いは焼成した場合、第1のセラミックグリーンシート及び第1の導体ペースト6の両方が収縮する。そのため、ビア導体5の端面が平坦となる。
しかしながら、本実施形態では予め焼成された第1の絶縁基板3を用い、図6(a)に示すように、第1の絶縁基板3に形成されたビアホール3b内に第1の導体ペースト6を配設している。そして、第1の導体ペースト6を乾燥させた場合、第1の導体ペースト6のみが収縮する。しかも、本実施形態の配線基板1の製造方法においては、ビアホール3b内にビア導体5となる第1の導体ペースト6を低圧下で配設する工程と、第1の導体ペースト6を乾燥させる工程とを備えていることから、第1の導体ペースト6のうち第1の絶縁基板3と接する側面部分よりも中心部分の方がより大きく収縮する。
結果として、図6(b)に示すように、ビア導体5の上端及び下端に凹部5aが形成される。そして、図6(c)に示すように、この凹部5aに第2の導体ペースト8が埋入されるので、第2の導体ペースト8を焼成すると、表面導体7にこの凹部5aと嵌合する凸部7aを形成することができる。
また、予め焼成された第1の絶縁基板3を用いていることから、第1の導体ペースト6を乾燥する工程において、第1の絶縁基板3は殆ど収縮しない。そのため、第1の絶縁基板3の表面における凹凸を小さくすることができる。
本実施形態の配線基板1の製造方法として、以下に、より具体的に示す。
まず、第1の絶縁基板3を作製する。原料となるセラミック粉末と、アクリル系、ブチラール系等の有機高分子からなるバインダーと、可塑剤とを混合してスラリーを作製する。このスラリーに周知のドクターブレード法やカレンダーロール法等のテープ成型法を用いることにより、第1の絶縁基板3となるセラミックグリーンシートが作製される。そして、この第1のセラミックグリーンシートを焼成することにより、第1の絶縁基板3が作製される。そして、この第1の絶縁基板3にビアホール3bを形成する。
次に、第1の導体ペースト6を作製する。具体的には、W、Mo及びMnのような金属粉末にバインダー及び可塑剤等を添加混合することで、第1の導体ペースト6を作製することができる。そして、第1の導体ペースト6を第1の絶縁基板3のビアホール3b内に低圧下で配設する。上記のように低圧下で印刷する場合には、バインダーの蒸発が促進されるので、第1の導体ペースト6の中央部分に、凹部6aが形成される。
特に、100Pa以下である真空印刷により、第1の導体ペースト6を第1の絶縁基板3のビアホール3b内に配設することが好ましい。バインダーの蒸発がより大きく促進されるため、図2に示すように、開口部における幅と比較して、この開口部よりも底部側における少なくとも一部の幅が小さい形状の凹部6aを容易に形成できるからである。
そして、第1の導体ペースト6を乾燥させる。このとき、第1の導体ペースト6のうち第1の絶縁基板3と接する側面部分よりも中心部分の方がより大きく収縮する。そのため、第1の導体ペースト6の中央部分に凹部6aが形成される。
さらに、第2の導体ペースト8を作製する。具体的には、Au及びCuのような金属粉末にバインダー及び可塑剤等を添加混合することで、第2の導体ペースト8を作製することができる。この第2の導体ペースト8を第1の絶縁基板3の主面3a上に積層する。そして、第1の絶縁基板3及び第2の導体ペースト8上に第2の絶縁基板9となるセラミックグリーンシート(以下、第2のセラミックグリーンシートともいう。)を積層する。このように第2の導体ペースト8を積層することにより、ビア導体5の凹部6aと嵌合する凸部8aを表面導体7に形成することができる。
第2のペースト8の上面をより平坦にするためには、第2の導体ペースト8の粘性が、第1の導体ペースト6の粘性よりも高いことが好ましい。これにより、第1の導体ペースト6に形成された凹部6aに第2の導体ペースト8が充填されることによる第2のペースト8の上面の凹凸を小さくすることができるからである。
一方、第1の導体ペースト6に形成された凹部6aに第2の導体ペースト8をより確実に充填させる場合には、逆に、第2の導体ペースト8の粘性が、第1の導体ペースト6の粘性よりも低いことが好ましい。このような場合には、第2の導体ペースト8が第1の導体ペースト6に形成された凹部6aに充填されやすいからである。
さらには、図7に示すように、第2の導体ペースト8よりも粘性が高い第3の導体ペースト10を用い、この第3の導体ペースト10を第2の導体ペースト8の上に積層することが好ましい。相対的に粘性の低い第2の導体ペースト8が凹部6aに充填され、さらに、相対的に粘性の高い第3の導体ペースト10が第2の導体ペースト8の上に積層されることにより、表面導体7の上面を平坦にすることができるからである。
また、少なくとも第1の導体ペースト6がガラス成分を含有し、第1の導体ペースト6は、第2の導体ペースト8よりもガラス成分の含有量が多いことが好ましい。焼成時において、第1の導体ペースト6が収縮するが、ガラス成分を含有していることにより、ビア導体5が絶縁基板3から剥離することを抑制できるからである。これは、ガラス成分が膨張剤として作用し、また、ガラス成分を含有していることにより、ビア導体5と絶縁基板3の接合性が高められるからである。
また、このように第1の導体ペースト6と絶縁基板3との接合性が高められるため、ビア導体5の側面付近での収縮が抑制されるので、ビア導体5の中央部分において、より大きな凹部5aを形成することができる。
例えば、第1の導体ペースト6として、ガラス成分を含有するCuペーストを、第2の導体ペースト8として、第1の導体ペースト6と比較してガラス成分の含有量が少ないAgペーストを、さらに、第3の導体ペースト10として、第2の導体ペースト8と比較してガラス成分の含有量が少ないAgペーストを用いることができる。これにより、ビア導体5と絶縁基板3及びビア導体5との接合性が高められ、ビア導体5及び配線基板1を含む通電部分の抵抗値を小さくでき、さらに、表面導体7の上面をより平坦にできる。
また、第2の導体ペースト8を配設するときに、第1の絶縁基板3の主面3aにメッキを形成して、このメッキ上に第2の導体ペースト8を配設することが好ましい。これにより、第1の絶縁基板3と第2の導体ペースト8の接合性を高めることができる。
次に、第1の導体ペースト6及び第2の導体ペースト8を焼成する。このとき、第1の導体ペースト6及び第2の導体ペースト8は、別々に焼成するのではなく、同時焼成することが好ましい。これにより、ビア導体5と表面導体7との接合性を高めることができるからである。
さらには、第1の導体ペースト6と第2の導体ペースト8とが、第1の導体ペースト6に含有される金属成分と第2の導体ペースト8に含有される金属成分との共晶温度域で焼成されることが好ましい。これにより、ビア導体5と表面導体7の接合性を高めることができるからである。以上のようにして、配線基板1を製造することができる。
また、第1の絶縁基板3及び第2の導体ペースト8上に、第2のセラミックグリーンシートを積層する工程と、第2のセラミックグリーンシートを焼成する工程と、表面導体7が露出するように第2のセラミックグリーンシートを除去する工程とを更に備えていることが好ましい。ここで、第2のセラミックグリーンシートとは、第1の絶縁基板3の主面3a上に配設される第2の絶縁基板9となるグリーンシートを意味している。
上記の工程によって第2の絶縁基板9が形成されることにより、配線基板1の上面をより平坦にすることができる。そのため、後述するような電子部品を安定して配線基板1上に配設することができ、位置ずれを抑制することができる。
また、既に示したように、第2の絶縁基板9は第1の絶縁基板3よりも剛性が低いことが好ましい。原料となるセラミック粉末の組成や混合するバインダーの量を調整することにより、第1の絶縁基板3よりも剛性の低い第2の絶縁基板9を作製することができる。表面導体7が露出するように第2のセラミックグリーンシートを除去する工程としては、具体的には、表面導体7が露出するように第2の絶縁基板9を研磨すればよい。
次に、本発明の一実施形態にかかる電子装置について説明する。
図7に示すように、本実施形態の電子装置13は、上記いずれかの実施形態の配線基板1と、この配線基板1の表面導体7に電気的に接続された電子部品15とを備えている。本実施形態の電子装置13における配線基板1は、凹部5aを有するビア導体5と、この凹部5aと嵌合する凸部7aを有する表面導体7とを備えている。そのため、安定した通電を可能としている。これにより高い信頼性を備えた電子装置13を提供することができる。電子部品15としては、例えば、ICチップのような半導体素子及び水晶振動子を挙げることができる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何ら差し支えない。
本発明の第1の実施形態にかかる配線基板を示す断面図である。 図1に示す実施形態の拡大断面図である。 本発明の第2の実施形態にかかる配線基板を示す断面図である。 本発明の第3の実施形態にかかる配線基板を示す断面図である。 本発明の第4の実施形態にかかる配線基板を示す断面図である。 (a)は、本発明の一実施形態にかかる配線基板の製造方法における一工程を示す断面図である。(b)は、図6(a)に示す配線基板の製造方法における一工程を示す断面図である。(c)は、図6(a)に示す配線基板の製造方法における一工程を示す断面図である。 図6に示す実施形態の変形例を示す断面図である。 (a)は、本発明の一実施形態にかかる電子装置を示す断面図である。(b)は、本発明の他の実施形態にかかる電子装置を示す断面図である。
符号の説明
1・・・配線基板
3・・・第1の絶縁基板
3a・・・主面
3b・・・ビアホール
5・・・ビア導体
5a・・・凹部
6・・・第1の導体ペースト
7・・・表面導体
7a・・・凸部
8・・・第2の導体ペースト
9・・・第2の絶縁基板
10・・・第3の導体ペースト
11・・・内部配線
13・・・電子装置
15・・・電子部品

Claims (10)

  1. 主面及びビアホールを有する絶縁基板と、前記ビアホール内に埋設されたビア導体と、前記絶縁基板の主面上に配設されるとともに前記ビア導体と電気的に接続された表面導体とを備えた配線基板の製造方法であって、
    予め焼成された前記絶縁基板を準備する工程と、前記ビアホール内に前記ビア導体となる第1の導体ペーストを低圧下で配設する工程と、前記第1の導体ペーストを乾燥させる工程と、前記絶縁基板の主面上に前記表面導体となる第2の導体ペーストを積層する工程と、前記第1の導体ペースト及び前記第2の導体ペーストを焼成する工程とを備えたことを特徴とする配線基板の製造方法。
  2. 少なくとも前記第1の導体ペーストがガラス成分を含有し、前記第1の導体ペーストは、前記第2の導体ペーストよりもガラス成分の含有量が多いことを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記第1の導体ペーストと前記第2の導体ペーストとが、前記第1の導体ペーストに含有される金属成分と前記第2の導体ペーストに含有される金属成分との共晶温度域で焼成されることを特徴とする請求項1に記載の配線基板の製造方法。
  4. 前記第2の導体ペーストよりも粘性が高い第3の導体ペーストを前記第2の導体ペーストの上に積層する工程を備えたことを特徴とする請求項1に記載の配線基板の製造方法。
  5. 前記絶縁基板を第1の絶縁基板としたときに、該第1の絶縁基板及び前記第2の導体ペースト上に、第2の絶縁基板となるセラミックグリーンシートを積層する工程と、前記セラミックグリーンシートを焼成する工程と、前記表面導体が露出するように前記セラミックグリーンシートを除去する工程とを備えたことを特徴とする請求項1に記載の配線基板の製造方法。
  6. 主面及びビアホールを有する絶縁基板と、前記ビアホール内に埋設されたビア導体と、前記絶縁基板の主面上に配設されるとともに前記ビア導体と電気的に接続された表面導体とを備えた配線基板であって、
    前記ビア導体が凹部を有し、前記表面導体は、前記凹部と嵌合する凸部を有していることを特徴とする配線基板。
  7. 前記凸部の少なくとも一部の幅は、前記凸部の根元部分における幅よりも大きい形状であることを特徴とする請求項6に記載の配線基板。
  8. 少なくとも前記ビア導体がガラス成分を含有し、前記ビア導体は、前記表面導体よりもガラス成分の含有量が多いことを特徴とする請求項6に記載の配線基板。
  9. 前記絶縁基板を第1の絶縁基板としたときに、前記第1の絶縁基板の主面上に配設された第2の絶縁基板を備え、該第2の絶縁基板と前記表面導体とが略同一面をなすように形成されていることを特徴とする請求項6に記載の配線基板。
  10. 請求項6に記載の配線基板と、前記表面導体に電気的に接続された電子部品とを備えた電子装置。
JP2008139569A 2008-05-28 2008-05-28 配線基板及びその製造方法、並びにこれを用いた電子装置 Pending JP2009289900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139569A JP2009289900A (ja) 2008-05-28 2008-05-28 配線基板及びその製造方法、並びにこれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139569A JP2009289900A (ja) 2008-05-28 2008-05-28 配線基板及びその製造方法、並びにこれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2009289900A true JP2009289900A (ja) 2009-12-10

Family

ID=41458847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139569A Pending JP2009289900A (ja) 2008-05-28 2008-05-28 配線基板及びその製造方法、並びにこれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2009289900A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014132603A (ja) * 2012-11-14 2014-07-17 Fujikura Ltd 多層配線基板
CN107535048A (zh) * 2015-04-27 2018-01-02 京瓷株式会社 电路基板以及具备该电路基板的电子装置
WO2022202322A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 配線基板、積層基板及び配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014132603A (ja) * 2012-11-14 2014-07-17 Fujikura Ltd 多層配線基板
CN107535048A (zh) * 2015-04-27 2018-01-02 京瓷株式会社 电路基板以及具备该电路基板的电子装置
US10297521B2 (en) 2015-04-27 2019-05-21 Kyocera Corporation Circuit substrate, and electronic device including same
CN107535048B (zh) * 2015-04-27 2019-10-18 京瓷株式会社 电路基板以及具备该电路基板的电子装置
WO2022202322A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 配線基板、積層基板及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP5641451B2 (ja) 金属セラミック基板
JP5734434B2 (ja) 配線基板、電子装置および電子モジュール
JP2008283133A (ja) 発光素子実装用多層配線基板とその製造方法
CN105359632B (zh) 布线基板以及电子装置
WO2007086568A1 (ja) 樹脂フィルム、接着シート、配線基板および電子装置
JP2015185820A (ja) 配線基板および電子装置
JP2009289900A (ja) 配線基板及びその製造方法、並びにこれを用いた電子装置
JP2006310779A (ja) 回路基板および電子装置
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5004922B2 (ja) 配線基板及び配線基板の製造方法
JP2007250996A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2007158185A (ja) 誘電体積層構造体、その製造方法、及び配線基板
JP2004214586A (ja) 多層配線基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2005268259A (ja) 多層配線基板
JP2006210473A (ja) 多層配線基板
JP5981389B2 (ja) 配線基板
JP2018147947A (ja) 貫通電極基板及びその製造方法
JP2009267104A (ja) 配線基板及びその製造方法
JP5897944B2 (ja) 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ
JP2006147932A (ja) 多層配線基板及びその製造方法
JP2004281470A (ja) 配線基板
JP3909285B2 (ja) 配線基板
JP3814429B2 (ja) 半導体素子収納用パッケージ