JPH0491449A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0491449A
JPH0491449A JP2206223A JP20622390A JPH0491449A JP H0491449 A JPH0491449 A JP H0491449A JP 2206223 A JP2206223 A JP 2206223A JP 20622390 A JP20622390 A JP 20622390A JP H0491449 A JPH0491449 A JP H0491449A
Authority
JP
Japan
Prior art keywords
sealing material
semiconductor device
base substrate
eutectic composition
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2206223A
Other languages
English (en)
Inventor
Hiroshi Akasaki
赤崎 博
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2206223A priority Critical patent/JPH0491449A/ja
Publication of JPH0491449A publication Critical patent/JPH0491449A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、ベース基板の表面
にフェースダウン方式で実装される半導体ペレットを封
止用キャップで封止する半導体装置に適用して有効な技
術に関するものである。
〔従来の技術〕
高い実装密度を得られる半導体装置として、フェースダ
ウン方式を利用したものが知られている。
この種の半導体装置は、ベース基板のペレット搭載面上
にフェースダウン方式で半導体ペレットを実装し、この
半導体ペレットを封止用キャップで封止する。半導体ペ
レットはベース基板及び封止用キャップで形成されるキ
ャビティ内に封止される。フェースダウン方式は半導体
ペレットの外部端子(ポンディングパッド)5ベース基
板の電極の夫々を半田電極(CCB電極又は突起電極)
で電気的及び機械的に接続する方式である。フェースダ
ウン方式は、半導体ペレットの占有面積内においてベー
ス基板に実装できるので、ボンディングワイヤ方式に比
べて実装面積並びに信号伝搬経路を縮小できる。
本発明者が開発中のフェースダウン方式を利用する半導
体装置は、モジュール基板、PCB基板等の実装基板の
実装面上に複数個実装され、冷却装置で強制冷却される
冷却システムに組込まれる。
前記半導体装置の半導体ペレットの裏面は熱伝導用充填
層を介して封止用キャップに連結され、半導体ペレット
に搭載された回路システムの動作で発生する熱は封止用
キャップに伝導される。この封止用キャップに伝導され
た熱はさらに冷却装置に伝導される。熱伝導用充填層は
熱伝導性が高い半田を使用する。前記半導体装置のベー
ス基板、封止用キャップの夫々は半導体ペレットの周囲
の領域において半田を使用したろう材で接着される。
ベース基板及び封止用キャップで形成されるキャビティ
内部は、半導体ペレットを封止する際の不活性なガスが
(例えば窒素ガスが主体に)充填され、キャビティ外部
に対する気密性が保持される。また、前記半導体装置の
ベース基板はフェースダウン方式で実装基板の実装面上
に実装される。つまり、半導体装置のベース基板は半田
電極を介して実装基板の実装面上に実装される。
この本発明者が開発中の半導体装置は半導体ペレットを
ベース基板に実装する半田電極、前記半導体ペレットと
封止用キャップとを連結する熱伝導用充填層、ベース基
板と封止用キャップとを接着するろう材の合計3種類の
半田を使用する。また、前記半導体装置を実装基板に実
装して冷却システムに組込む際に半田電極を使用するの
で、冷却システムにおいては合計4種類の半田が使用さ
れる。これらの種類の半田は、冷却システムの組立プロ
セスにおいて、前段工程で形成された半田が後段工程で
の熱処理で溶融しない条件下で形成される。つまり、前
述の4種類の半田は、組立プロセスでの形成順序毎に溶
融温度が順次低くなる温度階層を有する。
本発明者が開発中の半導体装置及びそれを組込む冷却シ
ステムで使用される半田は、公知技術ではないが、組成
及び溶融温度が以下のものを使用する。
(1)前記半導体装置のベース基板に半導体ペレットを
実装する際の半田電極は、Pb−8n系合金で形成され
、約320〜330 [℃]の融点で形成される。
(2)前記半導体ペレットと封止用キャップとを連結す
る熱伝導用充填層は、Pb−8n系合金で形成され、約
300〜310[”C]の融点で形成される。
(3)前記ベース基板、封止用キャップの夫々を接着す
るろう材は、Pb−8n系合金で形成され、約300〜
310[℃]の融点で形成される。
(4)前記半導体装置を冷却システムの実装基板に実装
する際の半田電極は、Ag−8n系合金で形成され、約
220〜240[℃コの融点で形成される。
なお、−船釣なフェースダウン方式を利用する半導体装
置については、特開昭62−249429号公報に記載
される。
〔発明が解決しようとする課題〕
本発明者は、前述のフェースダウン方式を利用する半導
体装置の開発に先立ち、下記の問題点を見出した。
前記半導体装置のベース基板、封止用キャップの夫々を
接着するろう材は、前述の温度階層で溶融温度が律則さ
れるので、比較的高い融点をもつPb−8n系合金の半
田が使用される。例えば。
半田としては90[重量%]のpbと10[重量%]の
Snの合金が使用される。Pb−8n系合金は、非共晶
組成つまりデンドライト組織を有し、デンドライト核間
や粒界に収縮孔(又はひけ巣、 pore等と呼ばれる
)が発生し易い。また、Pb−8n系合金は、組立プロ
セス中での熱処理工程や製品完成後の環境試験である温
度サイクルにおいて、Snの偏析が生じ、多数存在する
微小な収縮孔が相互に連結され成長する。このため、ベ
ース基板と封止用キャップとの接着部分(封止部分)に
おいて、キャビティ内部とキャビティ外部とを連結する
り−クバスが発生し、半導体装置のキャビティ内部の気
密性が低下する。キャビティ内部の気密性の低下は、キ
ャビティ外部からキャビティ内部に前記リークパスを通
して汚染物質の侵入や水の浸入が生じることを意味する
。この結果、ベース基板に半導体ペレットを実装する際
に使用される半田電極に腐食が生じ、導通不良やショー
ト不良が生じる等、半導体装置の信頼性が低下する。
また、この問題点を解決するために、前記半導体装置の
ベース基板、封止用キャップの夫々を接着するろう材と
して、共晶組成の半田例えばAu−8n系合金を使用す
ることが考えられる。この共晶組成の半田は、気密性が
高い特徴があるものの、機械的硬度が高く、ベース基板
と封止用キャップとの接着部分において熱応力を吸収で
きない。
この熱応力が吸収できない場合、前記ベース基板と封止
用キャップとの接着部分のろう材に応力が集中し、ろう
材にクラックが発生するので、キャビティ内部の気密性
が低下する。また、熱応力が吸収できない場合、半導体
装置の構造上、最も機械的強度が低い、ベース基板に半
導体ペレットを実装する際に使用される半田電極に応力
が集中し。
この半田電極にクラックが発生するので、導通不良等、
半導体装置の信頼性が低下する。
すなわち、現状のところ、半導体装置のベース基板、封
止用キャップの夫々を接着するろう材として、高い気密
性、良好な機械的特性の夫々を両立する封止材を見出す
ことができない。
本発明の目的は、ベース基板に搭載された半導体ペレッ
トを封止用キャップで封止する半導体装置において、前
記ベース基板、封止用キャップの夫々の接続部分での気
密性を高め、かつ機械的特性を高めることが可能な技術
を提供することにある。
本発明の他の目的は、前記目的を達成し、前記半導体装
置の信頼性を向上することが可能な技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
(1)ベース基板のペレット搭載面上にフェースダウン
方式で半導体ペレットが実装され、この半導体ペレット
が前記ベース基板及び封止用キャップで形成されるキャ
ビティ内に気密封止される半導体装置において、前記ベ
ース基板、封止用キャップの夫々が,前記キャビティ内
からキャビティ外に向って、又はキャビティ外からキャ
ビティ内に向って順次配置された、共晶組成の封止材及
び非共晶組成の封止材で固着される。
(2)前記手段(1)の共晶組成の封止材,非共晶組成
の封止材の夫々の間にはセパレータが構成される。
(3)前記手段(2)のセパレータにはベローズ機能が
構成される。
(4)前記手段(2)又は手段(3)のベース基板、封
止用キャップの夫々の接着領域には凹部が構成され、前
記セパレータのベース基板、封止用キャップの夫々との
当接部分は前記接着領域の凹部と勘合する凸部形状で構
成される。
〔作  用〕
上述した手段(1)によれば、前記共晶組成の封止材(
半田)は、層状の金属組織を有し、前記非共晶組成の封
止材(半田)のデンドライト金属組織に基づく収縮孔の
発生酸はSnの析出に基づく収縮孔の成長がないので、
ベース基板、封止用キャップの夫々の間のリークパスを
低減し、キャビティ内の気密性を向上できると共に、前
記非共晶組成の封止材は、共晶組成の封止材に比べて機
械的硬度が低く、歪が小さいので、クラックの発生が低
減でき、機械的特性を向上できる。前記キャビティ内の
気密性の向上は、キャビティ外部からキャビティ内部へ
の汚染物質の侵入、水の浸入等を防止し、フェースダウ
ン方式で使用される半田電極の腐食を防止できるので、
半導体ペレットの外部端子(ポンディングパッド)とベ
ース基板の電極との間の導通不良等を防止し、半導体装
置の信頼性を向上できる。また、前記非共晶組成の封止
材は、共晶組成の封止材に比べて溶融温度が高いので、
共晶組成の封止材が組立プロセス中の熱処理で溶融した
場合でもベース基板、封止用キャップの夫々の間の間隔
を保持できる。
上述した手段(2)によれば、前記共晶組成の封止材、
非共晶組成の封止材の夫々を前記セパレータで分離でき
るので、共晶組成の封止材、非共晶組成の封止材の夫々
の特性を独立に制御できる。
また、共晶組成の封止材、非共晶組成の封止材の夫々が
混り合うことを防止できるので、共晶組成の封止材、非
共晶組成の封止材の夫々の特性を独立に得られる。
上述した手段(3)によれば、前記ベローズ機能はセパ
レータの上下左右の屈伸変形に対する自由度を高められ
るので、ベース基板、封止用キャップの夫々の接着時に
、セパレータの弾性反発力を低減できる。
上述した手段(4)によれば、前記ベース基板の接着領
域とセパレータとの接触面積、封止用キャップの接着領
域とセパレータとの接触面積の夫々を増加し、ベース基
板、封止用キャップの夫々とセパレータとの密着性を向
上し、かつ共晶組成の封止材、非共晶組成の封止材の夫
々の混合バス経路を長くできるので、共晶組成の封止材
、非共晶組成の封止材の夫々の混り合いをより防止でき
る。
以下、本発明の構成について、冷却システムに組込まれ
る、フェースダウン方式を利用する半導体装置に本発明
を適用した実施例とともに説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
(実施例■) 本発明の実施例Iである冷却システムの概略構成を第1
図(システム構成図)で示す。
第1図に示すように、冷却システム1に組込まれる半導
体装置は、ベース基板4のペレット搭載面上に半導体ペ
レット2を搭載し、この半導体ペレット2を封止用キャ
ップ7で封止する。
前記半導体装置のベース基板4は、例えばムライトで形
成され、図示しないが多層配線構造で構成される。ベー
ス基板4のペレット搭載面上には電極4Aが複数配列さ
れ、ペレット搭載面と対向する裏面には電極4Bが複数
配列される。この電極4A、電極4Bの夫々は前記多層
配線構造の配線を介して電気的に接続される。
前記半導体ペレット2は、例えば単結晶珪素基板で形成
され、その素子形成面(第1図中下面)に論理回路シス
テム、記憶回路システム或はそれらの混合システムが搭
載される。半導体ペレット2の素子形成面側には複数個
の外部端子(ポンディングパッド)2Aが配列される。
この外部端子2Aは前記システムを構成する半導体素子
間を接続する配線層のうち最上層の配線層、例えばアル
ミニウム合金膜で形成される。
前記ベース基板4の電極4A、半導体ペレット2の外部
端子2Aの夫々の間には半田電極(バンプ電極、CCB
電極又は突起電極)3が介在される。つまり、前記ベー
ス基板4、半導体ペレット2の夫々は、この半田電極3
を介在して電気的及び機械的に接続され、フェースダウ
ン方式で接続される。半田電極3は、冷却システム1で
使用される半田材料のうち、融点が温度階層の最つども
高い温度に位置する半田材料で形成される。例えば半田
電極3はPb−8n系合金(97[重量%]Pb−3[
重量%]Sn)で形成され、この半田電極3は320〜
330[’C]の融点を有する。同第1図には詳細に記
載していないが、半田電極3と外部端子2A、電極4A
の夫々との間には下地金属層が構成され、半田電極3の
濡れ性が確保される。
前記封止用キャップ7は、断面形状がコの字形状に形成
され、ベース基板4とで半導体ペレット2を収納しかつ
気密封止するキャビティを構成する。対土用キャップ7
は熱伝導性の良好な例えば窒化アルミニウムで形成され
る。
前記封止用キャップ7のキャビティ内部側は熱伝導用充
填層8を介在して半導体ペレット2の素子形成面と対向
する裏面に接触される。熱伝導用充填層8は、封止用キ
ャップ7のキャビティ内部の表面1、半導体ペレット2
の裏面の夫々の加工精度を越えた微細な凹凸で生じる微
小な空間を実質的に排除し、両者間をほぼ完全に密着で
きる。つまり、熱伝導用充填M8は、半導体ペレット2
に搭載されたシステムの動作で発生する熱を封止用キャ
ップ7に高い効率で伝達できる。熱伝導用充填層8は前
記半田電極3に比べて融点が低い半田材料で形成される
。熱伝導用充填層8はpb−sn系合金(90[重量%
]P b −10[重量%]S n)で形成され、この
半田電極3は約300〜310[℃]の融点を有する。
封止用キャップ7は、第1図及び第2図(要部拡大断面
図)に示すように、半導体ペレット2の周囲において、
封止材9によりベース基板4に接着される。封止材9は
、ベース基板4、封止用キャップ7の夫々の間において
、キャビティ内部からキャビティ外部に向って順次配列
された共晶組成の封止材9A、セパレータ9B及び非共
晶組成の封止材9Cで構成される。
前記封止材9のキャビティ内部側の共晶組成の封止材9
Aとしては例えばPb−Ag系合金(97,5[重量%
]Pb−2,5[重量%コAg)を使用する。また、共
晶組成の封止材9Aとしてはpb−8n系合金(38[
重量%コPb−62[重量%]Sn)を使用する。この
共晶組成の封止材9Aは、Pb−Ag系合金は約304
1:℃]、Pb−3n系合金は約183 [℃]と融点
が低いが、層状(lamellar)の金属組織で形成
され、高い気密性を有する。
また、この共晶組成の封止材9Aは、機械的硬度が低く
、熱応力を吸収できるので、応力集中によるクラックの
発生や、他の領域への(例えば半田電極3への)応力集
中を低減できる。
封止材9のキャビティ外部側の非共晶組成の封止材9C
としては温度階層から決定される例えばPb−8n系合
金(90[重量%]Pb−10[重量%]S n)を使
用する。非共晶組成の封止材9Cは、デンドライト組織
を有するために収縮孔が発生し易く、気密性が低いが、
機械的硬度が低く、熱応力を吸収できる。また、非共晶
組成の封止材9Cは、前述の場合300〜310[”C
]の融点を有し、共晶組成の封止材9Aに比べて融点が
高いので、組立プロセスの封止材9の形成後の熱処理に
おいて共晶組成の封止材9Aが溶融した場合でもベース
基板4と封止用キャップ7との間の機械的強度を確保で
きる。つまり、非共晶組成の封止材9cは、ベース基板
4、封止用キャップ7の夫々の間の封止材9の形成後の
位置ずれを防止できる。また、非共晶組成の封止材9C
は、組立プロセス中の熱処理において、温度階層の条件
を満足し溶融しない(存在する)ので、共晶組成の封止
材9Aが溶融し、キャビティ内部、キャビティ外部の夫
々に圧力差が生じる場合でも、ブローホールを生じない
封止材9のセパレータ9Bは基本的に共晶組成の封止材
4A、非共晶組成の封止材9Cの夫々を分離し、両者が
混り合うことを防止する目的で形成される。このセパレ
ータ9Bは、ベース基板4、封止用キャップ7の夫々の
rmtこおいて、キャビティ内部とキャビティ外部との
間の微小な寸法例えば0.4〜1.O[mm]の範囲内
に形成されるので、箔状材料で形成される。また、セパ
レータ9Bは封止材9に加わる熱応力を共晶組成の封止
材9A、非共晶組成の封止材9Cの少なくともいずれか
一方で吸収する目的で、弾力性を有する材料で形成され
る。さらに、セパレータ9Bは封止材9の共晶組成の封
止材9A、非共晶組成の封止材9Cの夫々との濡れ性が
高い金属材料で形成される。具体的には、セパレータ9
Bは、Fe、Ni、Zn、Cu等の箔状金属、或はそれ
らの金属の合金の箔状合金で形成する。
前記ベース基板4及び封止用キャップ7で形成され、封
止材9で気密封止されるキャビティ内部は、組立プロセ
ス中での封止工程で使用されるガスが充填される。具体
的にはキャビティ内部には例えば10〜20 [mo1
%]の水素ガスが混入された窒素ガスが充填される。
前記封止材9が接着されるベース基板4の周囲の表面上
には濡れ性を高める下地金属層4C1封止用キヤツプフ
には下地金属層7Aの夫々が構成される。
第1図に示すように、前記封止用キャップ7の上側表面
上にはクシ歯形状で形成される放熱フィン!0が構成さ
れる。この放熱フィン!Oは熱伝導用充填層8、封止用
キャップフの夫々を通して伝導される、半導体ペレット
2に搭載されたシステムの動作で発生する熱を冷却シス
テム1偶に放熱する目的で構成される。
このように構成される半導体装置は、第1図に示すよう
に、フェースダウン方式で冷却システム1の実装基板(
モジュール基板又はPCB基板)6の実装面上に1個或
は複数個実装される。つまり、半導体装置は、そのベー
ス基板4の電極4Bに半田電極5を介在して実装基板6
の電極6Aに電気的及び機械的に接続することにより実
装基板6に実装される。この半導体装置は、実装基板6
及び封止用キャップ11で形成されるキャビティ内部に
封止される。
冷却システム1の前記実装基板6は前記半導体装置のベ
ース基板4と同様に多層配線構造で構成される。
前記封止用キャップ11は例えば窒化アルミニウムで構
成される。この封止用キャップ11は、前記半導体装置
の放熱フィン10と接触するクシ歯部11が構成され、
放熱フィン10を通して伝導される熱を上部に配置され
た水冷ジャケット12に放出する。
この水冷ジャケット12には複数個の冷却用水管12A
が構成され、この冷却用水管12A内には冷却水が循環
する。前述の放熱フィン10から封止用キャップ11に
伝導される熱は、この水冷ジャケット12の冷却用水管
12Aを循環する冷却水に伝達され、冷却システム1の
外部に放出される。
次に、前述の半導体装置のベース基板4.封止用キャッ
プ7の夫々の封止部の形成方法について、第3図(封止
材の斜視図)、第4図(封止材の断面図)及び第5図(
組立プロセスの所定の工程での要部断面図)を使用し、
fti単に説明する。
まず、第3図及び第4図に示すように、封止材(封止材
プリフォーム)9を用意する。この封止材9はベース基
板4の周辺の接着領域の形状に沿って平面形状がリング
形状で形成される。この封止材9は、そのリング形状の
内側から外側に向って。
共晶組成の封止材9A、セパレータ9B、非共晶組成の
封止材9Cの夫々を順次配置し構成される。
この封止材9は、そのセパレータ9が圧接されることを
考慮し、半導体装置の完成時の封止材9の実際の厚さに
比べて若干厚く形成でおく。
次に、第5図に示すように、半導体装置のペース基14
の周囲の接着領域、封止用キャップ7の接着領域の夫々
の間に前記封止材9を介在させる。
前記ベース基板4の接着領域、封止材9の夫々の間には
ベース基板4の表面に形成された下地金属層(封止用メ
タライズ層)4Cが介在される。また、同様に、封止用
キャップ7の接着領域、封止材9の夫々の間には封止用
キャップ7に形成された下地金属層7Aが介在される。
この後、前記封止材9に上下から所定の荷重を加えなが
ら、封止材9の共晶組成の封止材9A、非共晶組成の封
止材9Cの夫々が溶融するまで熱処理を施す。この封止
の際の熱処理においては、例えば酸素ガスが10[pp
m]以下の窒素ガス或はアルゴンガスの雰囲気中又はこ
れらの不活性ガスに10〜20 [mo1%]の水素ガ
スを添加した雰囲気中で行われる。つまり、ベース基板
4、封止用キャップ7の夫々が封止材9で接着されると
、それらで形成されるキャビティ内部には前述の封止の
際のガスが充填される。
前記熱処理が終了すると、前記第1図及び第2図に示す
、ベース基板4、封止用キャップ7の夫々で形成される
キャビティ内部に半導体ペレット2が封止された半導体
装置が完成する。
このように、ベース基板4のペレット搭載面上にフェー
スダウン方式で半導体ペレット2が実装され、この半導
体ペレット2が前記ベース基板4及び封止用キャップ7
で形成されるキャビティ内に気密封止される半導体装置
において、前記ベース基板4、封止用キャップ7の夫々
が、前記キャビティ内からキャビティ外に向って順次配
置された、共晶組成の封止材9A及び非共晶組成の封止
材9C(封止材9)で固着される。この構成により、前
記共晶組成の封止材(半田)9Aは、層状の金属組織を
有し、前記非共晶組成の封止材(半田)9Gのデンドラ
イト金属組織に基づく収縮孔の発生酸はSnの析出に基
づく収縮孔の成長がないので、ベース基板4、封止用キ
ャップ7の夫々の間のリークパスを低減し、キャビティ
内の気密性を向上できると共に、前記非共晶組成の封止
材9Cは、共晶組成の封止材9Aに比べて機械的硬度が
低く、歪が小さいので、クラックの発生が低減でき、機
械的特性を向上できる。前記キャビティ内の気密性の向
上は、キャビティ外部からキャビティ内部への汚染物質
の侵入、水の浸入等を防止し、フェースダウン方式で使
用される半田電極3の腐食を防止できるので、半導体ペ
レット2の外部端子2Aとベース基板4の電極4Aとの
間の導通不良等を防止し、半導体装置の信頼性を向上で
きる。また、前記非共晶組成の封止材9Cは、共晶組成
の封止材9Aに比べて溶融温度が高いので、共晶組成の
封止材9Aが組立プロセス中の熱処理で溶融した場合で
もベース基板4、封止用キャップ7の夫々の間の間隔を
保持できる。
また、前記封止材9の共晶組成の封止材9A。
非共晶組成の封止材9Cの夫々の間にはセパレータ9B
が構成される。この構成により、前記共晶組成の封止材
9A、非共晶組成の封止材9Cの夫々を前記セパレータ
9で分離できるので、共晶組成の封止材9A、非共晶組
成の封止材9Cの夫々の特性を独立に制御できる。また
、共晶組成の封止材9A、非共晶組成の封止材9Cの夫
々が混り合うことを防止できるので、共晶組成の封止材
9A、非共晶組成の封止材9Cの夫々の特性を独立に得
られる。
なお、前記半導体装置の封止材9の共晶組成の封止材9
A、非共晶組成の封止材9Cの夫々はキャビティ外部か
らキャビティ内部に向って順次配置してもよい。また、
両者の耐食性に差がある場合には耐食性の低い方をキャ
ビティ内側に配置する。
(実施例旧 本実施例■は、前記半導体装置の封止材9のセパレータ
9Bにベローズ機能を設けた1本発明の第2実施例であ
る。
本発明の実施例■である冷却システムに組込まれる半導
体装置を第6図(要部断面図)に示す。
第6図に示すように、本実施例■の冷却システム1に組
込まれる半導体装置のベース基板4、封止用キャップ7
の夫々を接着する封止材9のセパレータ9Bはベローズ
機能が付加される。セパレータ9Bの材質は前述の実施
例Iと同様である。
このベローズ機能が付加されたセパレータ9Bは上下左
右の屈伸変形に対する自由度を高められる。
このように、半導体装置の封止材9のセパレータ9Bに
ベローズ機能を構成する。この構成により、前記ベロー
ズ機能はセパレータ9Bの上下左右の屈伸変形に対する
自由度を高められるので、ベース基板4、封止用キャッ
プ7の夫々の接着時にセパレータ9Bの弾性反発力を低
減できる。つまり、封止材9の機械的強度は共晶組成の
封止材9A、非共晶組成の封止材9Cの夫々で規定され
る。
(実施例■) 本実施例■は、前記半導体装置の封止材9の共晶組成の
封止材9A、非共晶組成の封止材9Cの夫々の分離をよ
り確実に行う、本発明の第3実施例である。
本発明の実施例■である冷却システムに組込まれる半導
体装置を第7図(要部断面図)で示す。
第7図に示すように、本実施例■の冷却システム1に組
込まれる半導体装置の封止材9は、共晶組成の封止材9
A、非共晶組成の封止材9Cの夫々のセパレータ9Bで
の分離能力を高めている。
セパレータ9Bは、その上下の凸部がベース基板4の周
囲の接着領域に形成された凹部、封止用キャップ7の接
着領域に形成された凹部の夫々と面で接触する。例えば
、同第7図に示すように、セパレータ9Bの上下の凸部
と、ベース基板4、封止用キャップ7の夫々の凹部とは
曲面で形成される。つまり、封止材9の共晶組成の封止
材9A、非共晶組成の封止材9Cの夫々の混合パス経路
が実質的に長くなる。
このように、半導体装置のベース基板4、封止用キャッ
プ7の夫々の接着領域には凹部が構成され、前記封止材
9のセパレータ9Bのベース基板4、封止用キャップ7
の夫々との当接部分は前記接着領域の凹部と勘合する凸
部形状で構成される。
この構成により、前記ベース基板4の接着領域とセパレ
ータ9Bとの接触面積、封止用キャップ7の接着領域と
セパレータ9Bとの接触面積の夫々を増加し、ベース基
板4、封止用キャップフの夫々とセパレータ9Bとの密
着性を向上し、かつ共晶組成の封止材9A、非共晶組成
の封止材9Cの混合パス経路を長くできるので、共晶組
成の封止材9A、非共晶組成の封止材9Cの夫々の混り
合いをより防止できる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、前記半導体装置のベース基板4、封
止用キャップ7の夫々を接着する封止材9の共晶組成の
封止材9Aとして、気密性を高める目的で、A u −
S n系合金、Sn−Ag系合金、Pb−In−Ag系
合金等を使用してもよい。
また、本発明は、冷却システム1に半導体装置をピン挿
入方式で組込んでもよい。具体的には、本発明は、半導
体装置のベース基板4の裏面に複数本の外部ピンを配列
し、半導体装置を前記外部ピンを介在して冷却システム
1の実装基板6の実装面に実装してもよい。
また、本発明は、前記実施例■、実施例■の夫々を組合
せ、半導体装置の封止材9のセパレータ9Bにベローズ
機能を付加すると共に、セパレータ9Bとベース基板4
、封止用キャップ7の夫々=28− との接触面積を増加してもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
ベース基板に搭載された半導体ペレットを封止用キャッ
プで封止する半導体装置において、前記ベース基板、封
止用キャップの夫々の接続部分での気密性を高め、かつ
機械的特性を高められる。
また、前記半導体装置の信頼性を向上できる。
【図面の簡単な説明】
第1図は、本発明の実施例Iである冷却システムの概略
構成を示すシステム構成図、 第2図は、前記冷却システムに組込まれた半導体装置の
要部拡大断面図、 第3図は、前記半導体装置の封止材の斜視図、第4図は
、前記封止材の断面図、 第5図は、前記半導体装置の組立プロセスの所定の工程
での要部断面図、 第6図は、本発明の実施例■である冷却システムに組込
まれる半導体装置の要部断面図、第7図は、本発明の実
施例■である冷却システムに組込まれる半導体装置の要
部断面図である。 図中、1・・・冷却システム、2・・・半導体ペレット
、2A・・・外部端子、3,5・・・半田電極、4・・
・ベース基板、4A、4B、6A・・・電極、6・・・
実装基板、7.11・・・封止用キャップ、8・・・熱
伝導用充填層、9・・・封止材、9A・・・共晶組成の
封止材、9C・・・非共晶組成の封止材、9B・・・セ
パレータ、12・・・水冷ジャケットである。

Claims (1)

  1. 【特許請求の範囲】 1、ベース基板のペレット搭載面上にフェースダウン方
    式で半導体ペレットが実装され、この半導体ペレットが
    前記ベース基板及び封止用キャップで形成されるキャビ
    ティ内に気密封止される半導体装置において、前記ベー
    ス基板、封止用キャップの夫々が、前記キャビティ内か
    らキャビティ外に向って、又はキャビティ外からキャビ
    ティ内に向って順次配置された、共晶組成の封止材及び
    非共晶組成の封止材で固着されることを特徴とする半導
    体装置。 2、前記共晶組成の封止材、非共晶組成の封止材の夫々
    の間にはセパレータが構成されることを特徴とする請求
    項1に記載の半導体装置。 3、前記セパレータにはベローズ機能が構成されること
    を特徴とする請求項2に記載の半導体装置。 4、前記ベース基板、封止用キャップの夫々の接着領域
    には凹部が構成され、前記セパレータのベース基板、封
    止用キャップの夫々との当接部分は前記接着領域の凹部
    と勘合する凸部形状で構成されることを特徴とする請求
    項2又は請求項3に記載の半導体装置。
JP2206223A 1990-08-02 1990-08-02 半導体装置 Pending JPH0491449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2206223A JPH0491449A (ja) 1990-08-02 1990-08-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2206223A JPH0491449A (ja) 1990-08-02 1990-08-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH0491449A true JPH0491449A (ja) 1992-03-24

Family

ID=16519804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2206223A Pending JPH0491449A (ja) 1990-08-02 1990-08-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH0491449A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175206A1 (ja) * 2015-04-27 2016-11-03 京セラ株式会社 回路基板およびこれを備える電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175206A1 (ja) * 2015-04-27 2016-11-03 京セラ株式会社 回路基板およびこれを備える電子装置
JPWO2016175206A1 (ja) * 2015-04-27 2017-05-18 京セラ株式会社 回路基板およびこれを備える電子装置

Similar Documents

Publication Publication Date Title
US6846700B2 (en) Method of fabricating microelectronic connections using masses of fusible material
KR100294968B1 (ko) 반도체기판용다층땜납밀봉밴드및그제조방법
US6281573B1 (en) Thermal enhancement approach using solder compositions in the liquid state
US5982038A (en) Cast metal seal for semiconductor substrates
JP5250193B2 (ja) ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス
EP0382203B1 (en) Ceramic package type semiconductor device and method of assembling the same
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP3866503B2 (ja) 半導体装置
CN101369566A (zh) 适于叠层半导体封装的半导体封装通过电极及半导体封装
JPH0215660A (ja) 半導体装置
KR20220123723A (ko) 적층 접합 재료, 반도체 패키지 및 파워 모듈
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JPH0491449A (ja) 半導体装置
JP2709711B2 (ja) 半導体実装構造体
US8525330B2 (en) Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
JPH0347673A (ja) 半田面接合方法およびそれを用いた半導体集積回路装置
JP2011056555A (ja) 接続材料、接続材料の製造方法、半導体装置
JP3055960B2 (ja) 半導体装置の製造方法
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法
KR0124494B1 (ko) 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치
CN114823550B (zh) 一种适于批量生产的芯片封装结构及封装方法
JPH03108361A (ja) 半導体集積回路装置
JP2796401B2 (ja) 半導体集積回路装置
JPH05206313A (ja) 半導体集積回路装置およびその製造方法
CN115101422A (zh) 一种半导体气密性封装方法及密封腔