JPWO2016175206A1 - 回路基板およびこれを備える電子装置 - Google Patents

回路基板およびこれを備える電子装置 Download PDF

Info

Publication number
JPWO2016175206A1
JPWO2016175206A1 JP2016563471A JP2016563471A JPWO2016175206A1 JP WO2016175206 A1 JPWO2016175206 A1 JP WO2016175206A1 JP 2016563471 A JP2016563471 A JP 2016563471A JP 2016563471 A JP2016563471 A JP 2016563471A JP WO2016175206 A1 JPWO2016175206 A1 JP WO2016175206A1
Authority
JP
Japan
Prior art keywords
circuit board
metal layer
conductor
copper
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016563471A
Other languages
English (en)
Other versions
JP6122561B2 (ja
Inventor
阿部　裕一
裕一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=57198525&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPWO2016175206(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Application granted granted Critical
Publication of JP6122561B2 publication Critical patent/JP6122561B2/ja
Publication of JPWO2016175206A1 publication Critical patent/JPWO2016175206A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C22C5/08—Alloys based on silver with copper as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/02—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers
    • B22F7/04—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers with one or more layers not made from powder, e.g. made from solid metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本開示の回路基板は、第１面から第２面に貫通する貫通孔を有する、セラミックスからなる基体と、銀および銅が主成分であり、前記貫通孔内に位置する貫通導体と、前記貫通導体の少なくとも一方の表面に接する金属層とを備える。前記貫通導体は、径の中心領域における前記金属層側領域に銀および銅の共晶領域が存在し、径の中心領域における中央領域に銀および銅の非共晶領域が存在する。【選択図】 図１

Description

本開示は、回路基板およびこの回路基板に電子部品を搭載してなる電子装置に関するものである。
セラミックスからなる基体に金属層を備える回路基板上に、半導体素子、発熱素子、ペルチェ素子等の各種電子部品が搭載された電子装置が知られている。このような回路基板上に搭載される電子部品は、動作時に熱を生じるものである。そして、近年の電子部品の高集積化、電子装置の小型化や薄型化によって、回路基板の体積当たりに加わる熱量は大きくなっていることから、セラミックスからなる基体と金属層との接合が剥がれないことに加えて、放熱性の高い回路基板が求められている。
そのため、貫通孔を備える基体を用い、金属層を介し、貫通孔内に設けられた貫通導体を利用して放熱性を向上させることが行なわれている。例えば、特許文献１には、貫通導体となる金属ペーストとして、金属粉末を主成分とする導電粉末と、膨張剤と、展色剤とを含む無収縮性の金属ペーストが提案されている。
特開平９−４６０１３号公報
本開示の回路基板は、第１面から第２面に貫通する貫通孔を有する、セラミックスからなる基体と、銀および銅が主成分であり、前記貫通孔内に位置する貫通導体と、前記貫通導体の少なくとも一方の表面に接する金属層とを備えている。そして、前記貫通導体は、径の中心領域における前記金属層側領域に銀および銅の共晶領域が存在し、径の中心領域における中央領域に銀および銅の非共晶領域が存在している。
本開示の回路基板の一例を模式的に示す断面図である。 本開示の回路基板の他の例を模式的に示す断面図である。 金属層側領域Ｂにおける反射電子像写真およびエネルギー分散型Ｘ線分析器による線Ｄにおける線分析の結果である。 中心領域Ｃにおける反射電子像写真およびエネルギー分散型Ｘ線分析器による線Ｅにおける線分析の結果である。 本開示の回路基板のさらに他の例を模式的に示す断面図である。 本開示の電子装置の一例を模式的に示す断面図である。
以下、本開示の回路基板について、図面を参照しながら詳細に説明する。
図１は、本開示の回路基板の一例を模式的に示す断面図である。図２は、本開示の回路基板の他の例を模式的に示す断面図である。そして、図１および図２に示す、本開示の回路基板１０は、第１面５から第２面６に貫通する貫通孔を有する、セラミックスからなる基体１と、銀および銅が主成分であり、貫通孔内に位置する貫通導体２と、貫通導体２の少なくとも一方の表面に接する金属層３とを備える。なお、図１および図２に示すように、第１面５とは基体１の上面のことであり、第２面６とは基体１の下面のことである。
そして、図１においては、貫通孔として、第１面５における開口面積と第２面６における開口面積とが同じである例を示している。一方、図２においては、貫通孔として、第１面５における開口面積よりも、第２面６における開口面積の方が大きく、第１面５から第２面６に向かって貫通孔の径が大きくなっている例を示している。なお、図１においては、貫通孔の断面形状として、第１面５および第２面６に向かって拡がる鼓状を示しているが、単に矩形状であってもよい。また、図１および図２においては、貫通導体２の第１面５側にのみ金属層３を備える例を示しているが、貫通導体２の第２面６側にも金属層を備えていてもよい。
なお、貫通導体２における主成分とは、貫通導体２を構成する全成分の合計１００質量％のうち、銀および銅の質量の合計で７０質量％以上含有する成分のことである。銀は、単独で５０質量％以上含有するものであってもよい。
そして、本開示の回路基板１０を構成する貫通導体２は、径の中心領域Ａにおける金属層側領域Ｂに銀および銅の共晶領域（以下、単に共晶領域と記載する。）が存在し、径の中心領域Ａにおける中央領域Ｃに銀および銅の非共晶領域（以下、単に非共晶領域と記載する。）が存在する。なお、径の中心領域Ａとは、図１および図２に示すように、貫通導体２の体積が略等分となるように、基体１の厚み方向に切断した断面において、貫通孔の一方の内面から他方の内面までの距離（Ｌ）を３等分したうちの真ん中の領域のことである。言い換えれば、径の中心領域Ａとは、貫通導体２が円柱状である場合、立体的には、中心を基準に半径１／３Ｌの円の円柱体となる。なお、図１に示すように、貫通導体２の断面形状が鼓状である場合、内面に接する直線状の仮想線を基に、径の中心領域Ａを特定すればよい。
ここで、図１および図２に示すような断面の作製方法について説明する。基体１と、貫通導体２と、金属層３とを備える回路基板１０である場合、まず、エッチングや研磨等により金属層３を除去する。そして、露出した貫通導体２の両表面の中心を結ぶ線が切断面の一部となるように、クロスセクションポリッシャー（ＣＰ）を用いて研磨する。これにより、図１および図２に示すような貫通導体２の体積が略等分となる基体１の厚み方向に切断した断面を得ることができる。
また、径の中心領域Ａにおける金属層側領域Ｂとは、径の中心領域Ａにおいて、基体１の第１面５から第２面６までの距離を３等分した領域のうち、金属層３側の領域のことである。なお貫通導体２の第２面６側の表面にも金属層が形成されている場合には、図１および図２における径の中心領域Ａの上方および下方が金属層側領域Ｂとなる。
さらに、径の中心領域Ａにおける中央領域Ｃとは、径の中心領域Ａにおいて、基体１の第１面５から第２面６までの距離を３等分した領域のうち、中央の領域のことである。
次に、共晶領域および非共晶領域に関して、図３Ａおよび図３Ｂを用いて説明する。図３Ａは、図１および図２に示す金属層側領域Ｂにおける反射電子像写真およびエネルギー分散型Ｘ線分析器による線Ｄにおける線分析の結果であり、図３Ｂは、図１および図２に示す中心領域Ｃにおける反射電子像写真およびエネルギー分散型Ｘ線分析器による線Ｅにおける線分析の結果である。
ここで、反射電子像（以下、単にＢＥＭと記載する。）とは、走査型電子顕微鏡（ＳＥＭ）を用いて、試料に電子線を照射した際の試料表面からの反射電子を検出したものである。
また、線分析とは、ＳＥＭに付設のエネルギー分散型Ｘ線分析器（ＥＤＸ）を用いて行なったものであり、図３Ａおよび図３Ｂにおいては、それぞれ、ＢＥＭ写真における線Ｄ、線Ｅにおける線分析結果であり、上部側は銀から検出された特性Ｘ線の強度が示され、下部側は銅から検出された特性Ｘ線の強度が示されている。
そして、共晶領域とは、図３Ａに示すように、線分析結果において、全強度の１０％を超える銅のピーク本数が、５０μｍに１０本以上ある領域のことである。また、非共晶領域とは、図３Ｂに示すように、線分析結果において、全強度の１０％を超える銅のピーク本数が、５０μｍに１０本未満の領域のことである。なお、ピークのカウントは、ピークの頂きでカウントし、図３Ａにおけるスケール位置の５０μｍあたりの銅のピーク本数は１１本であり、図３Ｂにおけるスケール位置の５０μｍあたりの銅のピーク本数は８本である。また、言い換えれば、共晶領域において銀および銅のピークの幅は狭く、非共晶領域において銀および銅のピークの幅は広い。また、別の言い方をすれば、ＢＥＭにおいて、共晶領域は、暗色で示される部分の大きさが小さく、かつ、暗色で示される部分の間隔が狭く、非共晶領域は、暗色で示される部分の大きさが大きく、かつ、暗色で示される部分の間隔が広い。
上述した構成を満たしている本開示の回路基板１０は、放熱性および接合信頼性に優れる。本開示の回路基板１０が、放熱性に優れたものとなるのは、まず、貫通導体２が、熱伝導性の高い銀および銅を主成分としていることに起因する。そして、径の中心領域Ａにおける金属層側領域Ｂに存在する共晶領域は、熱処理による銀と銅との共晶反応を経て形成された領域であるため、ボイドの少ない状態となっている。そのため、電子部品から生じた熱は、金属層３を介して貫通導体２へ伝わりやすくなる。このように、径の中心領域Ａにおける金属層側領域Ｂに共晶領域が存在していることにより、放熱性を高めることができる。
また、本開示の回路基板１０が、接合信頼性に優れたものとなるのは、貫通導体２に接する金属層３の表面の窪みが小さいことによる。一般的に、貫通導体２となる金属ペーストを貫通孔に充填した際、金属ペーストは貫通孔内を満たしているものの、貫通導体２とするための熱処理において、有機ビヒクルの消失や、金属の溶融等によって収縮することで、貫通導体２の表面は窪みやすいものであるが、本開示の回路基板１０における貫通導体２は、径の中心領域Ａにおける中央領域Ｃに非共晶領域が存在していることにより、貫通導体２となる金属ペーストの熱処理における収縮が小さく、貫通導体２に接する金属層３の表面の窪みが小さい。そして、金属層３の表面の窪みが小さいことで、金属層３と、金属層３の上方に搭載される電子部品との接合面積を十分に得ることができる。さらに、電子部品との接合面積を十分に得ることができることにより、放熱性も向上する。
ここで、窪みの測定方法について説明する。貫通導体２に接する金属層３の表面を測定面とし、表面粗さ計やレーザー変位計を用いることで窪み（深さ）を測定することができる。また、貫通導体２における銀および銅の含有量に関しては、蛍光Ｘ線分析装置（ＸＲＦ）やＩＣＰ発光分光分析装置（ＩＣＰ）を用いて測定することにより求めることができる。
また、本開示の回路基板１０を構成する金属層３の主成分は、銀および銅であってもよい。ここで、金属層３における主成分とは、金属層３を構成する全成分の合計１００質量％のうち、銀および銅の質量の合計で７０質量％以上含有する成分のことである。銀は単独で５０質量％以上含有するものであってもよい。このように、金属層３の主成分が、熱伝導率が高い銀および銅であるならば、放熱性をより向上させることができる。なお、金属層３における銀および銅の含有量に関しては、貫通導体２と同様に、ＸＲＦやＩＣＰを用いて測定することにより求めることができる。
また、本開示の回路基板１０は、基体１（貫通孔の内面）と貫通導体２との間に、基体１を構成する成分と、チタン、ジルコニウム、ハフニウムおよびニオブ（以下、総称して活性金属と記載することもある。）から選択される少なくとも１種とを含む第１活性金属層が存在してもよい。ここで、上記構成を満たすものとするには、貫通導体２となる金属ペーストに、チタン、ジルコニウム、ハフニウムおよびニオブから選択される少なくとも１種を含ませて熱処理すればよい。
このように、第１活性金属層は、金属ペースト中に含む活性金属と、基体１を構成する成分とが、熱処理時に反応してできる層であることから、第１活性金属層が存在しているということは、貫通孔の内面と貫通導体２とが強固に接合されているということになる。そのため、貫通孔の内面と貫通導体２との間に第１活性金属層が存在するときには、電子部品から生じた熱によって、貫通導体２が貫通孔の内面から剥がれることが少なくなることから、高い熱的信頼性を有するものとなる。
また、貫通孔の内面と貫通導体２とが強固に接合されていることにより、電子部品から生じた熱を、基体１へ放つ熱量も増えるため、放熱性も向上する。なお、第１活性金属層を構成する活性金属としては、貫通孔の内面と貫通導体２とをより強固に接合させる観点から、チタンであることが好ましい。具体的な第１活性金属層としては、活性金属がチタンであり、基体１が酸化物系セラミックスである場合、酸化チタンであり、基体１が窒化物系セラミックスである場合、窒化チタンであり、基体１が炭化物系セラミックスである場合、炭化チタンである。
なお、第１活性金属層の存在の有無については、図１および図２に示すような断面において、貫通孔の内面および貫通導体２が観察できる面を測定面とし、ＥＤＸや電子線マイクロアナライザ（ＥＰＭＡ）により面分析を行なうことにより確認することができる。具体的には、活性金属がチタンであり、基体１が窒化物系セラミックである場合、チタンと窒素とが重なって存在する位置が、貫通孔の内面に沿っていれば、第１活性金属層が存在していると言える。なお、微小領域が測定可能なＸ線回折装置（ＸＲＤ）を用いれば、貫通孔の内面に存在する化合物を同定することができる。
また、本開示の回路基板１０は、貫通導体２が、モリブデン、タンタル、オスミウム、レニウムおよびタングステン（以下、総称して高融点金属と記載することもある。）から選択される少なくとも１種を含んでいてもよい。ここで、上記構成を満たすものとするには、貫通導体２となる金属ペーストに、モリブデン、タンタル、オスミウム、レニウムおよびタングステンから選択される少なくとも１種を含ませればよい。このように、主成分である銀および銅よりも融点の高い、モリブデン、タンタル、オスミウム、レニウムおよびタングステンから選択される少なくとも１種を含ませることにより、熱処理において金属ペースト中に溶融しにくい部分が存在することとなり、この部分が骨材となって収縮が抑えられ、貫通導体２に接する金属層３の表面の窪みをより少なくすることができる。
そのため、上記構成を満たしているときには、放熱性および接合信頼性がさらに優れたものとなる。なお、高融点金属の含有の有無については、貫通導体２において、ＥＤＸやＥＰＭＡを用いて面分析を行なうことにより確認することができる。
次に、本開示の回路基板１０を構成する基体１としては、窒化アルミニウム、窒化珪素、アルミナ、炭化珪素を主成分とする焼結体およびこれらの単結晶を用いることができる。ここで、焼結体における主成分とは、焼結体を構成する全成分の合計１００質量％のうち、７０質量％以上を占める成分のことである。また、主成分であることの確認は、例えば、基体１が窒化アルミニウムである場合、ＸＲＦやＩＣＰを用いて測定することにより、アルミニウム（Ａｌ）の含有量を求め、窒化アルミニウム（ＡｌＮ）に換算すればよい。
そして、本開示の回路基板１０を構成する基体１は、窒化アルミニウムや窒化珪素等の窒化物系セラミックスであるときには、窒化物系セラミックスの熱伝導率は特に高いことから、回路基板１０の放熱性をさらに向上させることができる。
図４は、本開示の回路基板のさらに他の例を模式的に示す断面図である。図４に示すように、本開示の回路基板１０を構成する貫通導体２は、貫通孔の内面から基体１に向かって延びる、延在部７（以下、単に延在部７と記載する。）を複数有していてもよい。上記構造を満たしているときには、延材部７によりアンカー効果が働き、貫通孔の内面と貫通導体２とが強固に接合されることによって、電子部品から生じた熱によって、貫通導体２が貫通孔の内面から剥がれることが少なくなることから、高い熱的信頼性を有するものとなる。
また、本開示の回路基板１０を構成する延在部７は細長いものであり、その平均長さが５μｍ以上２０μｍ以下であるときには、基体１の機械的強度を低下させことなく、延在部７によるアンカー効果により、貫通孔の内面と貫通導体２とをさらに強固に接合することができる。
ここで、延在部７の平均長さは、以下の方法で算出すればよい。まず、回路基板１０を、図４に示すように切断する。そして、ＣＰを用いて、この切断面を研磨することで観察面を得る。次に、この観察面を、ＳＥＭで観察し写真を撮影する。そして、この写真における、各延在部７の長さを画像解析装置等で測定し、各延在部７の長さの平均値を算出すればよい。なお、延在部７の長さとは、図４に示すように、延在部７における点Ｆと点Ｇとを延存部７の幅の中央を通るように結んだ線分の長さのことである。
また、本開示の回路基板１０は、基体１と金属層３との間に、基体１を構成する成分と、チタン、ジルコニウム、ハフニウムおよびニオブから選択される少なくとも１種とを含む第２活性金属層が存在してもよい。ここで、上記構成を満たすものとするには、金属層３となる金属ペーストに、上述した活性金属を含ませて熱処理により金属層３を形成すればよい。
このように、第２活性金属層は、金属ペースト中に含む活性金属と、基体１を構成する成分とが、熱処理時に反応してできる層であることから、第２活性金属層が存在しているということは、金属層３と基体１とが強固に接合されているということになる。そのため、基体１と金属層３との間に、第２活性金属層が存在するときには、電子部品から生じた熱によって、金属層３が基体１から剥がれることが少なくなることから、高い熱的信頼性を有するものとなる。なお、第２活性金属層の存在の有無については、測定面を基体１と金属層３との間とすること以外は、第１活性金属層の存在の有無のときと同じ方法により確認することができる。
また、本開示の回路基板１０は、金属層３上に、銀、銅、ニッケル、パラジウム、白金および金より選択される少なくとも１種により構成される被膜層を備えていてもよい。上記構成を満たしているときには、被覆層によって、ボンディングワイヤとの接合処理がしやすくなり、さらに金属層３が酸化腐蝕することを抑制することができる。
次に、本開示の電子装置２０について、図５を用いて説明する。図５に示す本開示の電子装置２０は、本開示の回路基板１０上に電子部品４が搭載されてなるものであり、本開示の回路基板１０の優れた放熱性および接合信頼性により、高い信頼性を有する。なお、図５においては、貫通導体２の第１面５側の表面に金属層３を備え、この上に電子部品４が位置する例を示しているが、貫通導体２の第２面６側の表面に金属層３を備えさせ、この上に電子部品４を位置させてもよい。
そして、電子部品４としては、例えば、発光ダイオード（ＬＥＤ）素子、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子、ショットキー・バリア・ダイオード（ＳＢＤ）等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いることができる。
以下、本開示の回路基板１０の製造方法の一例について説明する。
まず、公知の方法により、窒化アルミニウムが主成分であり、貫通孔を有する基体１を準備する。
次に、貫通導体２となる金属ペーストおよび金属層３となる金属ペーストを作製する。以下識別のため、貫通導体２となる金属ペーストを第１金属ペースト、金属層３となる金属ペーストを第２金属ペーストと記載する。
まず、平均粒径が１．５μｍ以上５．０μｍ以下の銀粉末、平均粒径が１．５μｍ以上５．０μｍ以下の銅粉末、有機ビヒクルを準備し、所望量秤量することにより、第１金属ペーストおよび第２金属ペーストを作製する。具体的には、第１金属ペーストに関しては、銀と銅との共晶組成（質量比７２：２８）よりも銅が多い組成、例えば、質量比６０：４０〜７０：３０とする。そして、第２金属ペーストに関しては、第１金属ペーストよりも共晶組成に近い組成であることが好ましい。
このように、第１金属ペーストが共晶組成よりも銅が多い組成とすることにより、貫通導体２における径の中心領域の中央領域に銀および銅の非共晶領域を存在させることができる。また、貫通導体２の表面に接する金属層３を備える構成とするために、上記構成の第２金属ペーストにより第１金属ペーストを覆うことにより、熱処理時において、第２金属ペースト中の銀が、第１金属ペースト側に入り込み、貫通導体２における径の中心領域における金属層３側領域には、銀および銅の共晶領域が存在することとなる。
なお、有機ビヒクルとは、有機バインダを有機溶剤に溶解したものであり、有機バインダとしては、例えば、ポリブチルメタクリレート、ポリメチルメタクリレート等のアクリル類、ニトロセルロース、エチルセルロース、酢酸セルロース、ブチルセルロース等のセルロース類、ポリオキシメチレン等のポリエーテル類、ポリブタジエン、ポリイソプレン等のポリビニル類から選択される１種もしくは２種以上を混合して用いることができる。
また、有機溶剤としては、例えば、カルビトール、カルビトールアセテート、α−テルピネオール、メタクレゾール、ジメチルイミダゾール、ジメチルイミダゾリジノン、ジメチルホルムアミド、ジアセトンアルコール、トリエチレングリコール、パラキシレン、乳酸エチル、イソホロンから選択される１種もしくは２種以上を混合して用いることができる。
そして、第１金属ペーストおよび第２金属ペーストの準備後、窒化アルミニウムが主成分の基体１を大気雰囲気において、８００℃以上９００℃以下の温度で熱処理する。その後、第１金属ペーストを貫通孔内に充填して乾燥する。次に、公知のスクリーン印刷法等により、乾燥させた第１金属ペーストを覆うように第２金属ペーストを印刷して乾燥させる。その後、熱処理を行なうことにより、本開示の回路基板１０を得ることができる。なお、熱処理条件としては、真空雰囲気において、７９０℃以上８６０℃以下の最高温度で、３分以上１５分以下保持することとする。
なお、上記製法では、銀および銅が主成分となる金属層３が形成されるが、銀および銅が主成分以外の任意の金属からなる層を形成したい場合には、金属層３をラップ加工等で研磨した後、任意の金属をめっきにより形成してもよい。例えば、チタンおよび銅の薄層をスパッタで形成した後、この薄層上にレジストパターンをフォトリソグラフィーにて形成し、電界銅メッキを用いて新たな銅のパターンを形成した後、レジストパターンを除去し、チタンおよび銅の薄膜をエッチングにより除去することで、新たな任意の金属からなる層を形成してもよい。
また、貫通孔の内面に第１活性金属層を存在させるには、第１金属ペーストに、チタン粉末、ジルコニウム粉末、ハフニウム粉末およびニオブ粉末から選択される少なくとも１種を添加すればよい。なお、添加量としては、第１金属ペーストを構成する各粉末の合計１００質量％のうち、１質量％以上８質量％以下となるように添加することが好ましい。
また、貫通導体２に高融点金属を含むものとするには、第１金属ペーストに、モリブデン粉末、タンタル粉末、オスミウム粉末、レニウム粉末およびタングステン粉末から選択される少なくとも１種を添加すればよい。なお、添加量としては、第１金属ペーストを構成する各粉末の合計１００質量％のうち、３質量％以上２０質量％以下となるように添加することが好ましい。
また、貫通導体２が、貫通孔の内面から基体１に向かって延びる延在部７を複数有するようにさせるには、ＹＡＧレーザーを用いて貫通孔を形成すればよい。このように貫通孔を形成することで、貫通孔の内面に延在部７となる複数の空隙部が形成される。そして、基体１を構成する窒化アルミニウムの平均結晶粒径が３〜１５μｍであれば、ＹＡＧレーザーを用いて貫通孔を形成した際に得られる空隙部の平均長さが５μｍ以上２０μｍとなることから、貫通導体２を形成した際の延在部７の平均長さが５μｍ以上２０μｍ以下となる。
さらに、基体１と金属層３との間に、第２活性金属層を存在させるには、第２金属ペーストに、チタン粉末、ジルコニウム粉末、ハフニウム粉末およびニオブ粉末から選択される少なくとも１種を添加すればよい。なお、添加量としては、第２金属ペーストを構成する各粉末の合計１００質量％のうち、１質量％以上８質量％以下となるように添加することが好ましい。
また、金属層３上を、銀、銅、ニッケル、パラジウム、白金および金より選択される少なくとも１種により構成される被膜層で覆うには、公知のめっき法により被覆すればよい。
以上、本開示の回路基板１０の製造方法の一例について説明したが、本開示の回路基板１０の製造方法は上述した製造方法に限るものではない。例えば、分割溝が形成された基体１を用いれば、回路基板１０の多数個形成が可能である。
次に、本開示の電子装置２０の製造方法の一例について、図５に示す構成の電子装置２０の製造方法について説明する。まず、上述した製造方法により得られた回路基板１０を用意し、金属層３上に電子部品４を実装することにより、本開示の電子装置２０とすることができる。
以下、本開示の実施例を具体的に説明するが、本開示は以下の実施例に限定されるものではない。
組成の異なる金属ペーストを作製し、貫通導体の上方にあたる金属層の表面の窪みと、図１に示すような断面の観察を行なった。
まず、公知の方法により、窒化アルミニウムが主成分であり、厚みが０．３８ｍｍである基体を準備し、大気雰囲気において８５０℃の温度で熱処理した。その後、ブラストにより、直径が１００μｍの貫通孔を形成した。次に、平均粒径が２．５μｍの銀粉末、平均粒径が２．５μｍの銅粉末、有機ビヒクルを準備した。
本開示の試料としては、第１金属ペーストを構成する成分の質量比が、銀：銅＝６５：３５となるようにし、第２金属ペーストを構成する成分の質量比が、銀：銅＝７０：３０となるようにした。また、比較例の試料については、第１金属ペーストおよび第２金属ペーストともに、第１金属ペーストおよび第２金属ペーストを構成する成分の質量比が、銀：銅＝７２：２８（共晶組成）となるようにした。
次に、作製した第１金属ペーストを基体の貫通孔内に充填して乾燥させた。次に、スクリーン印刷法により、乾燥させた第１金属ペーストを覆うように第２金属ペーストを印刷して乾燥させた。なお、厚みについては、焼成後の金属層の厚みが１５μｍとなるように調整した。その後、真空雰囲気において、８２０℃の最高温度で、５分保持するという条件で熱処理することにより、本開示および比較例の回路基板を得た。
そして、それぞれの回路基板を観察したところ、比較例の回路基板については、合金形成による収縮が大きいため、貫通導体の上方にあたる金属層の表面が大きく窪んでいた。これに対し、本開示の回路基板は、金属層の表面の窪みは小さいものであった。
また、本開示の回路基板について、図１に示すような断面を測定面とし、ＳＥＭを用いて観察を行なうとともに、ＥＤＸによる線分析を行なったところ、貫通導体の径の中心領域における金属層側領域に銀および銅の共晶領域が存在し、径の中心領域における中央領域に銀および銅の非共晶領域が存在していることが確認された。この結果より、本開示の回路基板は、放熱性および接合信頼性に優れるものであることがわかった。
次に、組成の異なる金属ペーストを作製し、熱的信頼性の確認を行なった。まず、公知の方法により、窒化アルミニウムが主成分であり、貫通孔をブラストで形成した基体を準備した。また、平均粒径が２．５μｍの銀粉末、平均粒径が２．５μｍの銅粉末、平均粒径が１．０μｍのチタン粉末、有機ビヒクルを準備した。
そして、第１金属ペーストとして、第１金属ペーストを構成する成分の質量比が、銀：銅＝６５：３５（ペースト１）のものと、銀：銅：チタン＝６４：３４：２（ペースト２）のものを作製した。また、第２金属ペーストとして、第２金属ペーストを構成する成分の質量比が、銀：銅＝７０：３０（ペースト３）のものと、銀：銅：チタン＝６９：２９：２（ペースト４）のものを作製した。
試料Ｎｏ．１についてはペースト１−ペースト３（実施例１と同じ）、試料Ｎｏ．２についてはペースト２−ペースト３、試料Ｎｏ．３についてはペースト２−ペースト４としたこと以外は実施例１と同様の方法により回路基板を形成した。
そして、図１に示すような断面において、ＥＤＸにより面分析を行なったところ、試料Ｎｏ．１については、チタンと窒素とが重なって存在する位置が無かった。試料Ｎｏ．２については、チタンと窒素とが重なって存在する位置が貫通孔の内面に沿っており、貫通孔の内面に第１活性金属層が存在していることが確認された。試料Ｎｏ．３については、貫通孔の内面に第１活性金属層が存在しているとともに、基体１と金属層３との間に、第２活性金属層が存在していることが確認された。
次に、熱的信頼性を確認する試験として、冷熱衝撃試験装置を用いて各試料の環境温度を、室温から−４５℃に降温して１５分保持してから、昇温して１４５℃で１５分保持した後、室温まで降温するというサイクルを１サイクルとしたヒートサイクル試験を行なった。なお、各試料ともに、図１に示すような断面としたものを試験片とし、１０００サイクル後に、貫通孔の内面と貫通導体との間および基体と金属層との間について剥離の有無を確認した。
その結果、剥離の少ない順に並べると、試料Ｎｏ.３，２，１であり、活性金属層が存在していることにより、熱的信頼性が高いものとなることがわかった。
まず、公知の方法により、窒化アルミニウムが主成分であり、貫通孔をブラストで形成した基体を準備した。また、平均粒径が２．５μｍの銀粉末、平均粒径が２．５μｍの銅粉末、平均粒径が１．０μｍのチタン粉末、平均粒径が３．０μｍのモリブデン粉末、有機ビヒクルを準備した。
そして、第１金属ペーストとして、第１金属ペーストを構成する成分の質量比が、銀：銅：チタン：モリブデン＝５４：２８：３：１５のものを作製し、第２金属ペーストとしては、実施例２のペースト４を用いたこと以外は、実施例１と同様の方法により、回路基板を形成した。
このようにして得られた回路基板は、実施例１で作製した本開示の試料よりも窪みが小さく、高融点金属を含んでいることにより、貫通導体の上方の金属層の表面の窪みをより少なくすることができることがわかった。
次に、基体を構成する窒化アルミニウムの平均結晶粒径と貫通孔の形成方法とを変えた試料を作製し、熱的信頼性の確認を行なった。まず、公知の方法により、窒化アルミニウムが主成分であり、窒化アルミニウムの平均結晶粒径が表１に示す値である基体を準備した。そして、表１に示す方法で、基体に貫通孔を形成した。
次に、実施例２の試料Ｎｏ．３と同様の方法により回路基板を形成した。なお、表１に示す試料Ｎо．４は、実施例２の試料Ｎо．３と同じ試料である。そして、熱的信頼性を確認する試験として、実施例２と同様の方法でヒートサイクル試験を行ない、貫通孔の内面と貫通導体との間について剥離の有無を確認した。
結果を表１に示す。なお、表１においては、剥離の少ない順に順位をつけており、１位が最も剥離が少なく、６位が最も剥離が多いものである。
表１に示す結果において、試料Ｎｏ.４に比べて、試料Ｎｏ.５〜９は剥離が少ないことから、延在部が存在していることにより、熱的信頼性が高いものとなることがわかった。特に、試料Ｎｏ.６〜８は剥離が少ないことから、延在部の平均長さが５μｍ以上２０μｍ以下であることにより、熱的信頼性がさらに高いものとなることがわかった。
１：基体
２：貫通導体
３：金属層
４：電子部品
５：第１面
６：第２面
７：延在部
１０：回路基板
２０：電子装置

Claims (10)

  1. 第１面から第２面に貫通する貫通孔を有する、セラミックスからなる基体と、
    銀および銅が主成分であり、前記貫通孔内に位置する貫通導体と、
    前記貫通導体の少なくとも一方の表面に接する金属層とを備え
    前記貫通導体は、径の中心領域における前記金属層側領域に銀および銅の共晶領域が存在し、径の中心領域における中央領域に銀および銅の非共晶領域が存在する回路基板。
  2. 前記金属層の主成分は、銀および銅である請求項１に記載の回路基板。
  3. 前記基体と前記貫通導体との間に、基体を構成する成分と、チタン、ジルコニウム、ハフニウムおよびニオブから選択される少なくとも１種とを含む第１活性金属層が存在する請求項１または請求項２に記載の回路基板。
  4. 前記貫通導体が、モリブデン、タンタル、オスミウム、レニウムおよびタングステンから選択される少なくとも１種を含んでいる請求項１乃至請求項３のいずれかに記載の回路基板。
  5. 前記セラミックスが、窒化物系セラミックスである請求項１乃至請求項４のいずれかに記載の回路基板。
  6. 前記貫通導体は、前記貫通孔の内面から前記基体に向かって延びる、延在部を複数有する請求項１乃至請求項５のいずれかに記載の回路基板。
  7. 前記延在部の平均長さは、５μｍ以上２０μｍ以下である請求項６に記載の回路基板。
  8. 前記基体と前記金属層との間に、基体を構成する成分と、チタン、ジルコニウム、ハフニウムおよびニオブから選択される少なくとも１種とを含む第２活性金属層が存在する請求項１乃至請求項７のいずれかに記載の回路基板。
  9. 前記金属層上に、銀、銅、ニッケル、パラジウム、白金および金より選択される少なくとも１種により構成される被膜層を備えている請求項１乃至請求項８のいずれかに記載の回路基板。
  10. 請求項１乃至請求項９のいずれかに記載の回路基板に電子部品を搭載してなる電子装置。
JP2016563471A 2015-04-27 2016-04-26 回路基板およびこれを備える電子装置 Expired - Fee Related JP6122561B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015090530 2015-04-27
JP2015090530 2015-04-27
PCT/JP2016/063051 WO2016175206A1 (ja) 2015-04-27 2016-04-26 回路基板およびこれを備える電子装置

Publications (2)

Publication Number Publication Date
JP6122561B2 JP6122561B2 (ja) 2017-04-26
JPWO2016175206A1 true JPWO2016175206A1 (ja) 2017-05-18

Family

ID=57198525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016563471A Expired - Fee Related JP6122561B2 (ja) 2015-04-27 2016-04-26 回路基板およびこれを備える電子装置

Country Status (5)

Country Link
US (1) US10297521B2 (ja)
EP (1) EP3277063B1 (ja)
JP (1) JP6122561B2 (ja)
CN (1) CN107535048B (ja)
WO (1) WO2016175206A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3678459B1 (en) * 2017-08-29 2022-09-21 Kyocera Corporation Circuit board and electronic device provided with same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138788A (ja) * 1987-11-26 1989-05-31 Asahi Chem Ind Co Ltd スルーホール回路基板およびその製造方法
JPH0491449A (ja) * 1990-08-02 1992-03-24 Hitachi Ltd 半導体装置
JP2010034396A (ja) * 2008-07-30 2010-02-12 Denso Corp 半導体レーザ装置の製造方法及び半導体レーザ装置
WO2014031358A1 (en) * 2012-08-09 2014-02-27 Ormet Circuits, Inc Electrically conductive compositions comprising non-eutectic solder alloys
JP2014058743A (ja) * 2011-11-16 2014-04-03 M Technique Co Ltd 固体銀銅合金

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
EP0396806B1 (en) * 1989-05-12 1994-02-02 Ibm Deutschland Gmbh Glass-ceramic structure and method for making same
JPH0391291A (ja) 1989-09-04 1991-04-16 Toshiba Corp 配線基板
JP3302714B2 (ja) 1992-01-27 2002-07-15 株式会社東芝 セラミックス−金属接合体
JP2777505B2 (ja) 1992-07-29 1998-07-16 株式会社日立製作所 自動分析電子顕微鏡および分析評価方法
JPH0685457A (ja) * 1992-08-31 1994-03-25 Kyocera Corp セラミック多層回路基板及びその製造方法
JPH0685459A (ja) * 1992-09-01 1994-03-25 Matsushita Electric Ind Co Ltd 低温焼成セラミック多層回路基板の製造方法
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
JPH11340600A (ja) 1998-05-22 1999-12-10 Toshiba Corp セラミックス回路基板
JP2009059789A (ja) 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
CN101965617B (zh) * 2008-03-07 2013-03-06 富士通株式会社 导电材料、导电膏、电路板以及半导体器件
JP2009289900A (ja) 2008-05-28 2009-12-10 Kyocera Corp 配線基板及びその製造方法、並びにこれを用いた電子装置
CN101483217A (zh) * 2009-02-04 2009-07-15 宋立峰 一种led高导热陶瓷覆铜散热电路板
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP4902773B2 (ja) 2010-08-12 2012-03-21 有限会社 ナプラ 半導体デバイス
TWI426630B (zh) * 2011-10-17 2014-02-11 Ind Tech Res Inst 發光晶片封裝方法及其結構
KR102078891B1 (ko) * 2012-02-01 2020-02-18 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트
JP6615701B2 (ja) * 2016-06-24 2019-12-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138788A (ja) * 1987-11-26 1989-05-31 Asahi Chem Ind Co Ltd スルーホール回路基板およびその製造方法
JPH0491449A (ja) * 1990-08-02 1992-03-24 Hitachi Ltd 半導体装置
JP2010034396A (ja) * 2008-07-30 2010-02-12 Denso Corp 半導体レーザ装置の製造方法及び半導体レーザ装置
JP2014058743A (ja) * 2011-11-16 2014-04-03 M Technique Co Ltd 固体銀銅合金
WO2014031358A1 (en) * 2012-08-09 2014-02-27 Ormet Circuits, Inc Electrically conductive compositions comprising non-eutectic solder alloys

Also Published As

Publication number Publication date
EP3277063A1 (en) 2018-01-31
EP3277063B1 (en) 2019-06-19
CN107535048B (zh) 2019-10-18
CN107535048A (zh) 2018-01-02
WO2016175206A1 (ja) 2016-11-03
EP3277063A4 (en) 2018-03-14
US20180247878A1 (en) 2018-08-30
US10297521B2 (en) 2019-05-21
JP6122561B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP5349714B2 (ja) 回路基板およびこれを備える電子装置
JP5677585B2 (ja) 回路基板およびこれを備える電子装置
TW201218325A (en) Method for production metalized substrate
JP5905962B2 (ja) 回路基板およびこれを備える電子装置
JP6393012B2 (ja) 抵抗体およびこれを備える回路基板ならびに電子装置
JP6122561B2 (ja) 回路基板およびこれを備える電子装置
JP6430886B2 (ja) 回路基板およびこれを備える電子装置
JP5806030B2 (ja) 回路基板およびこれを備える電子装置
JP6114001B2 (ja) 導電性ペーストおよび回路基板ならびに電子装置
JP6608562B2 (ja) 回路基板およびこれを備える電子装置
CN107112291B (zh) 电路基板以及具备其的电子装置
JP5840945B2 (ja) 回路基板およびこれを備える電子装置
JP2014168053A (ja) 回路基板およびこれを備える電子装置
JP2013051253A (ja) 回路基板およびこれを備える電子装置
JP2018125341A (ja) 回路基板およびこれを備える電子装置
JP2018170506A (ja) 回路基板およびこれを備える電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6122561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

LAPS Cancellation because of no payment of annual fees