JP2010034396A - 半導体レーザ装置の製造方法及び半導体レーザ装置 - Google Patents

Abstract

【課題】半導体レーザ素子のダメージを抑制し、且つ、放熱性を向上することのできる半導体レーザ装置の製造方法及び半導体レーザ装置を提供する。
【解決手段】半導体レーザ素子における半導体層側表面に、開口部を有する絶縁膜を形成するとともに開口部を覆いつつ絶縁膜と重なる電極を形成し、物理的堆積により、共晶点を有する単一組成の合金膜を、絶縁膜及び電極を覆いつつ絶縁膜と電極とを積層してなる突起部に倣った凸部を有するように形成する。そして、ヒートシンク上の金属膜に合金膜の凸部が接するように半導体レーザ素子をヒートシンクに積層配置し、積層方向に半導体レーザ素子とヒートシンクを加圧しつつ合金膜の共晶点未満の温度で加熱した状態で、積層方向とは略垂直な方向に超音波振動を印加して合金膜における凸部を含む一部のみを溶融させ、少なくとも突起部及び開口部に対応する部位にて合金膜と金属膜とを接合させる。
【選択図】図７

Description

本発明は、半導体レーザ素子をヒートシンクに実装してなる半導体レーザ装置の製造方法及び半導体レーザ装置に関するものである。

従来、半導体レーザ素子をヒートシンクに実装してなる半導体レーザ装置の製造方法として、例えば特許文献１に示されるような方法が知られている。特許文献１では、例えばＡｕＳｎ系やＰｂＳｎ系の共晶はんだ材からなるはんだ層を用い、はんだ層が溶融する温度まで昇温することで、はんだ層を介して半導体レーザ素子とヒートシンクとを接続するようにしている。
特開平９−６４４７９号公報

ところで、特許文献１に示される方法では、はんだ層全体を共晶化させている。このように共晶はんだを用いると、はんだ層の融点を低くして半導体レーザ素子のダメージ（例えば線膨張係数差に基づく熱ストレス）を抑制することができる。

しかしながら、はんだ層として共晶はんだを用いると、熱伝導率は、共晶化前の合金より、共晶化した合金のほうが低くなる。この傾向は、はんだ層の厚さが薄いほど（例えば数μｍ程度では）、顕著となる。この点については、本発明者によって実際に確認されている。このような共晶化による熱伝導率の低下は、粒界やボイドの存在、粒径の不均一性などによるものと考えられる。

このように、はんだ層の熱伝導率が低いと、半導体レーザ素子からヒートシンクへの放熱効率が低下し、半導体レーザ素子に熱が蓄積されて、半導体レーザ素子の特性が劣化（発光出力、発光効率、寿命などの低下、波長の長波長化など）してしまう。

本発明は上記問題点に鑑み、半導体レーザ素子のダメージを抑制し、且つ、放熱性を向上することのできる半導体レーザ装置の製造方法及び半導体レーザ装置を提供することを目的とする。

上記目的を達成する為に請求項１に記載の発明は、半導体基板の一面上に活性層を含む半導体層が多層に積層配置された半導体レーザ素子を、ヒートシンクの一面上に実装してなる半導体レーザ装置の製造方法であって、半導体レーザ素子における半導体層側の表面上に、開口部を有する絶縁膜を形成するとともに、開口部を覆いつつ絶縁膜と重なるように電極を形成して、表面上に、絶縁膜と電極を積層してなる突起部を形成する工程と、突起部の形成後、物理的堆積により、共晶点を有する単一組成の合金膜を、絶縁膜及び電極を覆いつつ突起部に倣った凸部を有するように形成する工程と、ヒートシンクにおける半導体レーザ素子との対向面上に、金属膜を形成する工程と、金属膜に合金膜の凸部が接するように、半導体レーザ素子をヒートシンク上に積層配置し、積層方向に半導体レーザ素子とヒートシンクを加圧しつつ合金膜の共晶点未満の温度で加熱した状態で、積層方向とは略垂直な方向（以下単に垂直方向と示す）に超音波振動を印加して合金膜における凸部を含む一部のみを溶融させ、合金膜のヒートシンク側表面の、垂直方向にて突起部及び開口部に対応する部位と、金属膜とを接合させる実装工程と、を備えることを特徴とする。

本発明によれば、共晶点を有する単一組成の合金膜を介して、半導体レーザ素子とヒートシンクとを接続する。したがって、合金膜の融点が低いので、合金膜を溶融する際に印加する熱量を低減して、実装時における半導体レーザ素子のダメージ（例えば半導体基板や各半導体層とヒートシンクとの線膨張係数差に基づく熱ストレス）を抑制することができる。また、半導体レーザ素子における半導体層側の表面上に、絶縁膜及び電極をパターニングにより形成した段差によって突起部を形成した後、蒸着等の物理的堆積により合金膜を形成することで、合金膜に突起部に倣った凸部を設ける。そして、半導体レーザ素子をヒートシンク上に積層配置する際に、合金膜におけるヒートシンクとの対向部位のうち、凸部のみをヒートシンクの金属膜に対して局所的に接触させることで、合金膜と金属膜との接触面積を小さくする。したがって、超音波振動印加時に、合金膜とヒートシンクとの間の接触抵抗を小さくし、これにより印加する超音波振動の出力を低減することが可能となり、半導体レーザ素子のダメージ（例えば半導体基板のクラック）を抑制することができる。また、共晶点未満の温度で加熱することで、超音波振動で生じる摩擦熱をアシストできるため、これによっても、印加する超音波振動の出力を低減することができる。以上から、半導体レーザ素子へのダメージを抑制することができる。

また、半導体レーザ素子とヒートシンクを加圧しつつ合金膜の共晶点未満の温度で加熱した状態で、垂直方向に超音波振動を印加することで、合金膜の凸部と金属膜との間に摩擦熱を生じさせて、合金膜における少なくとも凸部の温度を共晶点以上とし、凸部を含む合金膜の一部のみを溶融させる。この溶融された合金膜の凸部は、金属膜表面又は合金膜のヒートシンク側の表面における凸部を除く部位に濡れ広がって、合金膜のヒートシンク側表面における突起部に対応する部位だけでなく、開口部に対応する部位にも配置される。これにより、開口部に対応する部位と金属膜との空隙がなくなり、熱伝導率が極めて低い空気層が存在しなくなる。そして、合金膜のヒートシンク側表面の突起部及び開口部に対応する部位と、金属膜とが接合（拡散接合）される。また、合金膜における溶融された部位は、冷却された状態で共晶化された領域となる。すなわち、半導体レーザ装置において、半導体レーザ素子（活性層）の熱は、共晶化領域と共晶化されずに残った非共晶化領域を有する合金膜を介して、ヒートシンクに伝達されることとなる。また、本発明では、合金膜のヒートシンク側表面の突起部及び開口部に対応する部位と、金属膜とが接合（拡散接合）されるので、半導体レーザ装置において、主として絶縁膜の開口部を介して合金膜に伝達される半導体レーザ素子（活性層）の熱を、合金膜からヒートシンクへ効率よく伝達することができる。したがって、合金膜全体を共晶化させる従来の方法よりも、合金膜における熱伝達経路全体での熱伝導を向上し、ひいては半導体レーザ素子からヒートシンクへの放熱性を向上することができる。

さらには、合金膜に凸部を設けるので、実装工程時に溶融した一部の合金膜（凸部）が、金属膜表面又は合金膜のヒートシンク側表面における凸部を除く部位を濡れ広がりやすい。したがって、合金膜における突起部及び開口部に対応する部位と金属膜とを互いに接合させることができる。これにより、共晶化領域は拡大し、接合強度が向上する。また、合金膜と金属膜との接触面積が増大することで、電気的な接続信頼性を向上することができる。

請求項２に記載のように、実装工程において、ヒートシンクのみを加熱することが好ましい。これによれば、半導体レーザ素子の温度を室温（ヒートシンクに加える共晶点以下の温度より、少なくとも低い温度）まで下げることで、ヒートシンクの加熱による共晶化領域の非共晶領域への進行（拡散）を抑制することができる。したがって、共晶化領域の膜厚を薄く制御することが可能となる。また、半導体レーザ素子を構成する電極、合金膜、と半導体基板との熱膨張係数差から生じる熱応力を低減でき、さらに接合後においても、活性層にかかる残留応力も低減できる。これにより、熱による半導体レーザ素子の特性劣化を抑制することができる。

請求項３に記載のように、合金膜はＡｕＳｎ膜であり、電極と金属膜は、いずれも最表面としてＡｕ膜を有する構成とすると良い。これによれば、放熱性をより向上することができる。また、実装工程において、金属膜を構成するＡｕが共晶化した合金膜へ拡散し、これにより合金膜の融点が拡散前の共晶点よりも上昇するため、合金膜の一部が溶融された時点で、溶融を停止させることができる。すなわち、共晶化領域の形成範囲を、自動的に合金膜の一部のみとすることができる。

次に、請求項４に記載の発明は、活性層を含む半導体層を半導体基板の一面上に多層に積層配置してなる半導体レーザ素子が、合金膜を介して、ヒートシンクの一面上に実装された半導体レーザ装置であって、半導体レーザ素子における半導体層側の表面上には、開口部を有する絶縁膜と、開口部を覆いつつ絶縁膜と重なる電極とが設けられて、絶縁膜と電極の積層部位が突起部とされ、ヒートシンクにおける半導体レーザ素子との対向面上には金属膜が設けられている。そして、合金膜は、蒸着等の物理的堆積によって形成された共晶点を有する単一組成膜であって電極及び金属膜に接触されており、金属膜との接触部位であって突起部及び開口部に対応する部位を含む一部のみが共晶化されていることを特徴とする。

本発明に係る半導体レーザ装置は、上記した請求項１に記載の製造方法を用いて形成されたものであり、その作用効果は請求項１に記載の作用効果と同じであるので、その記載を省略する。

請求項５に記載のように、合金膜は、金属膜との接触部位全域が共晶化され、この共晶化領域の厚さは、開口部に対応する部位よりも突起部に対応する部位のほうが厚くされた構成とすると良い。

これによれば、合金膜と金属膜との接触部位全域が厚い共晶化領域となっているので、接合強度が向上する。また、合金膜とヒートシンクとの接触面積が大きくなるため、半導体レーザ素子とヒートシンクとの機械的且つ電気的な接続信頼性を向上することができる。

また、絶縁膜の開口部を介して半導体レーザ素子へ電流が注入されるため、半導体レーザ素子（活性層）では、開口部に対応する部位を主として熱が生じる。これに対し、本発明では、開口部に対応する部位における共晶化領域の厚さが、突起部に対応する部位における共晶化領域の厚さよりも薄くなっている。すなわち、共晶化領域の厚さに対する非共晶化領域（合金膜における共晶化されずに残った領域）の厚さの比が、突起部に対応する部位よりも発光領域に対応する部位で大きくなっている。したがって、半導体レーザ素子からヒートシンクへの放熱性をより向上することができる。

請求項６に記載のように、合金膜はＡｕＳｎ膜であり、電極と金属膜は、いずれも最表面としてＡｕ膜を有する構成とすると良い。本発明の作用効果は請求項３に記載の作用効果と同じであるので、その記載を省略する。

以下、本発明の実施形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体レーザ装置の概略構成を示す断面図である。図２は、図１に示す半導体レーザ装置のうち、半導体レーザチップを拡大した断面図である。図３は、半導体レーザチップを半導体層側から見た平面図である。図１においては、便宜上、半導体基板上に積層された半導体層のうち、活性層のみを示している。なお、以下においては、多層に配置された半導体層の積層方向（半導体基板の厚さ方向）を単に積層方向とし、積層方向に略垂直な方向（半導体基板の表面及びヒートシンクの表面に沿う方向）を単に垂直方向とする。

図１に示すように、本実施形態に係る半導体レーザ装置１０は、半導体レーザ素子としての端面発光型ストライプ構造の半導体レーザチップ３０と、半導体レーザチップ３０の活性層３５で生じた熱を放熱するためのヒートシンク５０とを、合金膜７０を介して一体化してなるものである。

半導体レーザチップ３０は、図２に示すように、半導体基板３１の一面（以下、上面と示す）上に、活性層３５を含む半導体層を多層に積層配置してなるものである。これら半導体層としては、活性層を含むものであれば特に限定されるものではなく、周知の構造を採用することができる。本実施形態においては、半導体基板３１としてｎ−ＧａＡｓ基板を採用している。そして半導体基板３１の上面に、半導体層として、ｎ−ＧａＡｓからなるバッファ層３２、ｎ−ＡｌＧａＡｓからなるクラッド層３３、ｎ−ＡｌＧａＡｓからなる光ガイド層３４、ＩｎＧａＡｓからなる活性層３５、ｐ−ＡｌＧａＡｓからなる光ガイド層３６、ｐ−ＡｌＧａＡｓからなるクラッド層３７、ｐ−ＧａＡｓからなるコンタクト層３８が、上記した順で積層されている。なお、バッファ層３２は結晶性を高める層、クラッド層３３，３７は主として活性層３５の接合領域の電子密度及びホール密度を高める層、光ガイド層３４，３６は発光した光を活性層３５に閉じ込める層、活性層３５は注入されたキャリアが再結合し、該層のバンドギャップエネルギーに応じた波長の光を発光する層である。

多層に配置された半導体層３２〜３８の最表面（コンタクト層３８の上面）には、シリコン酸化膜からなる絶縁膜３９が配置されており、この絶縁膜３９には、積層方向に貫通する開口部３９ａ（所謂コンタクトホール）が設けられている。本実施形態では、図３に示す破線で示すように、開口部３９ａがストライプ状の溝となっており、これによって活性層３５への電流注入領域がストライプ状に狭窄されている。すなわち、絶縁膜３９によって活性層３５における発光領域が規定されている。また、活性層３５の発光領域で生じた熱が、主として絶縁膜３９の開口部３９ａを介して、ヒートシンク５０側に伝達されるようになっている。なお、図１に示す破線は、半導体レーザチップ３０を動作（レーザ発振）させるための電流１１（順方向電流）を示しており、二点鎖線は、半導体レーザチップ３０（活性層３５）からヒートシンク５０へ伝達される熱１２を示している。

また、コンタクト層３８の上面には、開口部３９ａを覆うように絶縁膜３９上に積層配置され、開口部３９ａを覆う部位がコンタクト層３８と接触された、ｐ型電極としての第１電極４０が配置されている。この第１電極４０は、特許請求の範囲に記載の電極に相当し、少なくとも最表面の膜として、合金膜７０と電気的且つ機械的に接続される材料からなる膜を含んでいる。本実施形態では、第１電極４０が、コンタクト層３８に対してオーミック特性を得るべく、コンタクト層３８側から順にＣｒ／Ｐｔが成膜され、開口部３９ａを跨いで両端側がそれぞれ絶縁膜３９の一部のみと重なるようにパターニングされた多層膜４０ａと、該多層膜４０ａ上に、半導体基板３１の上面全面を覆うようにＴｉ／Ａｕが順に成膜された多層膜４０ｂとにより構成されている。すなわち、第１電極４０の最表面がＡｕとなっている。なお、Ｔｉ膜は、絶縁膜３９上のＡｕ膜との密着性を向上するための密着層である。そして、図１及び図２に示すように、半導体レーザチップ３０における半導体層側の表面において、絶縁膜３９と多層膜４０ａ及び多層膜４０ｂとの積層部位が、他の部位に対して突起した突起部４１となっている。なお、上記したように、本実施形態では、垂直方向において、絶縁膜３９における開口部３９ａ側から一部の範囲上のみに第１電極４０を構成する多層膜４０ａが形成されており、これにより突起部４１の大きさ、ひいては後述する凸部７０ａの大きさ（ヒートシンク５０の金属膜５１との接触面積）が制限されている。

また、半導体基板３１の下面には、第１電極４０と対をなし、活性層３５に対して電流を注入するための、ｎ型電極としての第２電極４２が配置されている。本実施形態では、第２電極４２が、半導体基板３１側から順に、Ｎｉ／Ａｕ−Ｇｅ／Ａｕが積層された多層膜となっている。

ヒートシンク５０は、半導体レーザチップ３０（活性層３５）で生じた熱を、半導体レーザチップ３０（半導体レーザ装置１０）の外部に放熱するためのものであり、Ｃｕ、ＣｕＷ、ＤｉａＣｕなどの熱伝導率の大きな材料を用いて形成されている。また、半導体レーザチップ３０の搭載される面は、その一部に合金膜７０を介して半導体レーザチップ３０が搭載されるような大きさ及び形状（例えば平面略矩形状）を有している。ヒートシンク５０における半導体レーザチップ搭載面は平坦とされており、この搭載面に金属膜５１が配置されている。金属膜５１は、少なくとも最表面として合金膜７０と接合する材料を含むものであれば良く、単層膜及び多層膜のいずれも採用が可能である。本実施形態においては、金属膜５１としてＡｕ膜が、ヒートシンク５０の搭載面全面に配置されている。そして、金属膜５１が、合金膜７０を介して半導体レーザ素子３０の第１電極４０と電気的に接続され、実質的に半導体レーザチップ３０のｐ型電極（第２電極４２と対をなし、活性層３５に対して電流を注入するための電極）として機能するようになっている。

合金膜７０は、半導体レーザチップ３０とヒートシンク５０とを、機械的（且つ電気的）に接続するものであり、蒸着などの物理的堆積によって形成された共晶点を有する単一組成膜である。この合金膜７０は、積層方向の厚さが数μｍ程度であり、その一部のみが共晶化されて共晶化領域７１となっている。詳しくは、金属膜５１との接触部位のうち、垂直方向において突起部４１及び開口部３９ａに対応する部位を含む少なくとも一部が共晶化領域７１となっており、共晶化領域７１を除く部位が共晶化されていない非共晶化領域７２となっている。

本実施形態では、合金膜７０として、共晶点を有するＡｕ−Ｓｎ合金膜を採用しており、図１に示すように、合金膜７０におけるヒートシンク側表層であって金属膜５１との接触部位全域が共晶化領域７１となっている。すなわち、金属膜５１と合金膜７０とが互いに接合（拡散接合）されている。また、合金膜７０における半導体レーザチップ３０側表層であって半導体レーザチップ３０との接触部位全域は非共晶化領域７２となっており、合金膜７０（非共晶領域７２）は、非共晶点未満の温度で、蒸着等の物理的堆積により、第１電極４０に密着されている。このように、半導体レーザチップ３０とヒートシンク５０とは、共晶化領域７１と非共晶化領域７２の多層構造を有する単一組成の合金膜７０を介して、機械的且つ電気的に接続されている。したがって、図１に示すように、金属膜５１と第２電極４２との間で開口部３９ａを介して電流１１が流れ、半導体レーザチップ３０（活性層３５）からヒートシンク５０へ開口部３９ａを介して熱１２が伝達（放熱）される構成となっている。

また、本実施形態では、共晶化領域７１のうち、突起部４１に対応する部位７１ａの厚さのほうが、該部位７１ａに挟まれた、開口部３９ａに対応する部位７１ｂの厚さよりも厚くなっている。すなわち、共晶化領域７１の厚さに対する非共晶化領域７２の厚さの比が、突起部４１に対応する部位よりも、発光領域に対応する部位で大きくなっている。なお、突起部４１に対応する部位７１ａよりも外側の部位７１ｃの厚さは、開口部３９ａに対応する部位７１ｂの厚さとほぼ同じ厚さとなっている。なお、共晶化領域７１の厚さは、０．５〜１μｍ程度、非共晶化領域７２の厚さは１〜２μｍ程度となっている。

次に、上記した半導体レーザ装置１０の製造方法を、図４〜図７を用いて説明する。図４は、半導体レーザ装置の製造工程のうち、絶縁膜形成工程を示す断面図である。図５は、半導体レーザ装置の製造工程のうち、第１電極形成工程を示す断面図である。図６は、半導体レーザ装置の製造工程のうち、合金膜形成工程を示す断面図である。図７は、半導体レーザ装置の製造工程のうち、実装工程を示す断面図であり、（ａ）は振動印加前の積層状態、（ｂ）は振動印加時の状態、（ｃ）は溶融した合金膜が濡れ広がった状態を示す図である。なお、図４〜図７においては、便宜上、半導体層のうち、活性層のみを示している。

図示しないが、先ずＭＯＣＶＤ（有機金属気相成長）法やＭＢＥ（分子線エピタキシー）法などの周知の結晶成長方法を用いて半導体基板３１上に活性層３５を含む半導体層３２〜３８を形成する。これら半導体層３２〜３８の形成後、図４に示すように、半導体層の表面４３（図示しないコンタクト層３８の表面）上に、開口部３９ａを有する絶縁膜３９を形成する。本実施形態においては、ＣＶＤ法によって、半導体層の表面４３全面にシリコン酸化物（ＳｉＯ_２）からなる厚さ２００ｎｍ程度の絶縁膜３９を形成し、エッチングにより絶縁膜３９をパターニングして、電流注入領域（発光領域）に対応した溝状の開口部３９ａを形成する。

絶縁膜３９の形成後、蒸着やスパッタなど周知の物理的成膜法を用いて、図５に示すように、開口部３９ａを介して絶縁膜３９から露出される半導体層の表面４３の露出部位と接触し、且つ、開口部３９ａを挟む両側の絶縁膜３９とそれぞれ重なるように、第１電極４０を形成する。このとき、絶縁膜３９と第１電極４０との重なり領域が突起部４１となる。第１電極４０の構成材料としては、接触する半導体層（図示しないコンタクト層３８）とオーミックコンタクトとなり、且つ、後に第１電極４０上に物理的に堆積される合金膜７０（非共晶化領域７２）との間に電気的且つ機械的な接続状態を確保できるものを採用することができる。本実施形態においては、先ず蒸着によって、半導体層の表面４３側から厚さ１５ｎｍ程度のＣｒ膜、厚さ３００ｎｍ程度のＰｔ膜の順で成膜し、絶縁膜３９における開口部３９ａ側から一部の範囲上のみに配置されるようにパターニングして多層膜４０ａを形成する。次に、蒸着によって、厚さ１００ｎｍ程度のＴｉ膜、厚さ２００ｎｍ程度のＡｕ膜の順で成膜して多層膜４０ｂを形成する。以上により、第１電極４０を形成する。なお、絶縁膜３９及び第１電極４０（多層膜４０ａ）をパターニングしてできる突起部４１の段差は、絶縁膜３９上で例えば略３１５ｎｍとなる。

第１電極４０の形成後、蒸着やスパッタなどの周知の物理的成膜法を用いて、共晶点を有する単一組成の合金膜７０を、図６に示すように、第１電極４０及び絶縁膜３９上に形成する。このとき、合金膜７０は、その全体がＡｕ粒子とＳｕ粒子が略均一に分布する非共晶化領域７２となっている。また、その表面形状が、半導体層の表面４３側（第１電極４０及び絶縁膜３９の表面）の凹凸に倣った形状となるため、形成された合金膜７０は、突起部４１に倣った凸部７０ａを有するものとなる。本実施形態では、蒸着によって、厚さ数μｍ程度のＡｕ（８０％）−Ｓｎ（２０％）合金膜７０（共晶点２８０℃）を、半導体層の表面４３全面上に形成する。このように、物理的堆積によって合金膜７０を形成すると、Ａｕを含む合金膜７０が最表面をＡｕとする第１電極４０と密着し、合金膜７０と第１電極４０との電気的且つ機械的な接続を確保することができる。

次に、半導体基板３１の裏面を研削・研磨し、その後に蒸着、スパッタなどの周知の方法により、第２電極４２を形成する。本実施形態では、蒸着によって、半導体基板３１側から厚さ１００ｎｍ程度のＡｕ−Ｇｅ、厚さ２０ｎｍ程度のＮｉ膜、厚さ５００ｎｍ程度のＡｕ膜の順に成膜し、第２電極４２とする。そして、劈開によりチップ化し、半導体レーザチップ３０を得る。

また、半導体レーザ素子３０の形成とは別に、半導体レーザチップ３０の搭載面上に金属膜５１が設けられたヒートシンク５０を準備する。この金属膜５１としては、溶融した合金膜７０との間で接合状態を形成できるものであれば採用することができる。本実施形態では、蒸着によって、Ａｕからなる厚さ６００ｎｍ程度の金属膜５１を、ヒートシンク５０の搭載面全面に成膜する。

そして、上記工程を経て準備した、合金膜７０を含む半導体レーザチップ３０を、ヒートシンク５０に実装する。具体的には、先ず図７（ａ）に示すように、ヒートシンク５０の金属膜５１に合金膜７０の凸部７０ａが接するように、半導体レーザチップ３０をヒートシンク５０上に載置（積層配置）する。そして、半導体レーザチップ３０とヒートシンク５０を積層方向に加圧しつつ、合金膜７０の共晶点未満の温度で加熱する。この状態では、加熱温度が共晶点未満であるため、合金膜７０は溶融せず、金属膜５１とも反応しない。本実施形態では、積層方向に印加する圧力を０．１ＭＰａ〜１ＭＰａ程度とし、ヒートシンク５０を加熱ステージ上に載せて、ヒートシンク５０のみを直接的に加熱する。このときの加熱温度は、約２００℃とする。

次に、上記加圧・加熱状態で、図７（ｂ）に示すように、半導体レーザチップ３０に対して垂直方向に超音波振動を印加する。すると、合金膜７０の凸部７０ａと金属膜５１との接触部位間に摩擦熱が発生し、合金膜７０における少なくとも凸部７０ａの温度が共晶点以上となって、合金膜７０における共晶点以上となった部位が溶融する。なお、合金膜７０のうち、凸部７０ａのみを金属膜５１に接触させるので、荷重が凸部７０ａに効率よく作用し、荷重、加熱温度、超音波振動の出力を低減しつつ、凸部７０ａの温度を上昇させることができる。本実施形態では、例えば５０〜１００ｋＨｚの超音波振動を０．５ｓｅｃ程度印加する。

凸部７０ａが溶融されてなる溶融合金７３は、金属膜５１表面又は合金膜７０のヒートシンク側の表面における凸部７０ａを除く部位を濡れ広がり、図７（ｃ）に示すように、合金膜７０のヒートシンク側表面における突起部４１に対応する部位だけでなく、開口部３９ａ（発光領域）に対応する部位にも配置される。そして、少なくとも突起部４１及び開口部３９ａに対応する部位において、溶融合金７３と金属膜５１とが接合（拡散接合）される。なお、本実施形態では、図７（ｃ）に示すように、合金膜７０におけるヒートシンク側の表面全面に、凸部７０ａが溶融されてなる溶融合金７３が濡れ広がるとともに、凸部７０ａから熱が凸部７０ａの周辺領域にも伝達されて、該周辺領域も溶融される。ここで、Ａｕ−Ｓｎ膜の場合、凸部７０ａに挟まれた図７（ａ）に示す中央部位７２ａ（開口部３９ａに対応する部位）の表面にはＳｎ酸化物が形成されるため、そのＳｎ酸化物が積層方向への拡散を阻害する。したがって、溶融合金７３の濡れ拡がり後の中央部位７２ａにおける積層方向への拡散速度は、Ｓｎ酸化物が形成されていない凸部７０ａにおける積層方向への拡散速度よりも遅くなる。これにより、溶融合金７３の厚さが、図７（ｃ）に示すように、突起部４１に対応する部位７３ａよりも、該部位７３ａに挟まれた部位７３ｂ（開口部３９ａに対応する部位）のほうが薄くなる。なお、突起部４１に対応する部位７３ａよりも外側の部位７３ｃの厚さは、絶縁膜３９と第１電極４０との膜厚に差がある分、開口部３９ａに対応する部位７３ｂの厚さよりも薄くなる。

また、溶融合金７３は、その冷却過程で共晶反応が進み、共晶化領域７１となる。このようにして、図１に示した半導体レーザ装置１０を得ることができる。

次に、本実施形態に係る半導体レーザ装置１０の製造方法及び半導体レーザ装置１０の特徴的な効果について説明する。先ず、本実施形態では、共晶点を有する単一組成の合金膜７０を介して、半導体レーザチップ３０とヒートシンク５０とを電気的且つ機械的に接続する。このように合金膜７０が共晶組成であり融点が低いので、これにより合金膜７０を溶融する際の熱量を低減（加熱温度を低く）して、実装時における半導体レーザチップ３０のダメージ、具体的には半導体基板３１や各半導体層３２〜３８と、ヒートシンク５０との線膨張係数差に基づく熱ストレスなど、を抑制することができる。

また、半導体レーザチップ３０における半導体層の表面４３上に、絶縁膜３９と第１電極４０による突起部４１を形成した後、物理的堆積により合金膜７０を形成することで、突起部４１に倣った凸部７０ａを合金膜７０に設ける。そして、半導体レーザチップ３０をヒートシンク５０上に載置する際に、合金膜７０におけるヒートシンク５０との対向部位のうち、凸部７０ａのみをヒートシンク５０の金属膜５１に対して接触させる。これにより、合金膜７０とヒートシンク５０（金属膜５１）との接触面積を小さくし、超音波振動印加時における両者５０，７０間の接触抵抗が小さくなるようにしている。また、加圧状態で、凸部７０ａのみを金属膜５１との接触箇所とすることで、凸部７０ａに荷重が集中するようにしている。すなわち、超音波振動により、凸部７０ａ内部に、粒界或いはマイクロクラックが発生しやすい状態とするようにしている。そして、溶融時は、この粒界或いはマイクロクラックにも沿って、溶融合金７３が積層方向へ拡散する。したがって、印加する超音波振動の出力を低減することができるので、半導体レーザチップ３０のダメージ、具体的には半導体基板３１のクラック発生などを抑制することができる。

また、共晶点未満の温度で加熱しつつ超音波振動を印加するため、超音波振動の印加のみで接合を行う場合に比べて、印加する超音波振動の出力を低減することができる。さらには、凸部７０ａが超音波振動によって溶融されると、溶融合金７３として、溶融されていない合金膜７０（非共晶化領域７２）の表面又は金属膜５１の表面を濡れ広がる。したがって、溶融合金７３により、溶融されていない合金膜７０と金属膜５１との直接的な接触を抑制し、合金膜７０と金属膜５１との間の接触抵抗の増大を抑制することができる。さらに、溶融合金７３の緩衝効果（溶融し、軟化することで、超音波振動が合金膜７０に伝達されにくくなる）により、合金膜７０と金属膜５１との間の抵抗増大を抑制して、半導体レーザチップ３０のダメージを抑制することができる。以上により、本実施形態によれば、半導体レーザチップ３０のダメージを抑制することができる。

また、本実施形態では、合金膜７０と金属膜５１との相対する表面の一部のみを互いに接触させ、半導体レーザチップ３０とヒートシンク５０を加圧しつつ合金膜７０の共晶点未満の温度で加熱した状態で、半導体レーザチップ３０に対し垂直方向に超音波振動を印加する。したがって、共晶組成の合金膜７０のうち、ヒートシンク側の表層であって少なくとも合金膜７０と金属膜５１との接触部位を含む一部のみを溶融させることができる。また、溶融合金７３は、冷却後の状態で共晶化領域７１となるので、半導体レーザ装置１０は、合金膜７０として、共晶化領域７１と、溶融されずに残った非共晶化領域７２を有することとなる。非共晶化領域７２は共晶化領域７１よりも熱伝導率が大きいので、合金膜全体を共晶化させる従来の方法よりも、合金膜７０における熱伝達経路全体での熱伝導を向上し、ひいては半導体レーザチップ３０からヒートシンク５０への放熱性を向上することができる。

また、半導体レーザチップ３０（活性層３５）にて生じた熱は、主として絶縁膜３９の開口部３９ａを介して合金膜７０に伝達され、合金膜７０からヒートシンク５０へ伝達される。これに対し、本実施形態では、合金膜７０の凸部７０ａを超音波振動によって溶融させるため、溶融合金７３が金属膜５１表面又は合金膜７０のヒートシンク側の表面における凸部７０ａを除く部位に濡れ広がる。そして、これにより、半導体レーザ装置１０において、合金膜７０における金属膜５１との接触部位全域が共晶化領域７１となっている。すなわち、積層方向において、合金膜７０が、共晶化領域７１と非共晶化領域の２層構造となっている。また、実装時に凸部７０ａから伝達される熱の影響で、共晶化領域７１のうち、突起部４１に対応する部位７１ａの厚さのほうが、開口部３９ａに対応するストライプ状の部位７１ｂの厚さよりも厚くなっている。すなわち、共晶化領域７１の厚さに対する非共晶化領域７２の厚さの比が、突起部４１に対応する部位よりも、発光領域に対応する部位で大きくなっている。このように、半導体レーザ装置１０では、合金膜７０における発光領域に対応する部位が熱伝達しやすい構造となっているので、半導体レーザチップ３０（活性層３５）にて生じた熱を、合金膜７０を介して、ヒートシンク５０へ効率よく伝達し、放熱性をより向上することができる。以上により、本実施形態によれば、半導体レーザチップ３０からヒートシンク５０への放熱性を向上し、ひいては熱による半導体レーザチップ３０の特性劣化（発光出力、発光効率、寿命などの低下、波長の長波長化など）を抑制することができる。

なお、Ａｕ（８０％）−Ｓｎ（２０％）からなり、数μｍ程度の膜厚を有する上記した合金膜７０において、本発明者が熱伝導率を測定したところ、共晶化領域７１では１１Ｗ／ｍ・Ｋ、非共晶化領域７２では５０Ｗ／ｍ・Ｋであった。また、合金膜７０における各領域７１，７２について、ＳＥＭ（走査電子顕微鏡）にて確認したところ、共晶化領域７１では、図８（ａ）に示すように、Ａｕ粒子とＳｎ粒子がそれぞれ偏在し、粒径が不均一となっていた。これに対し、非共晶化領域７２では、図８（ｂ）に示すように、Ａｕ粒子（図中の白っぽい粒子）とＳｎ粒子（図中の黒っぽい粒子）とがほぼ均一に分布していた。この結果からも、共晶化領域７１の熱伝導率が非共晶化領域７２よりも劣ることが明らかである。なお、図８は、合金膜のＳＥＭ（走査電子顕微鏡）像を示す図であり、（ａ）は共晶化領域、（ｂ）は非共晶化領域を示している。

また、本実施形態では、合金膜７０に凸部７０ａを設けることで、凸部７０ａを少なくとも含む合金膜７０の一部のみを局所的に溶融するようにしている。凸部７０ａは、合金膜７０におけるヒートシンク５０との対向面のうち、ヒートシンク側に突出した部位である。したがって、凸部７０ａを溶融してなる溶融合金７３は、半導体レーザチップ３０とヒートシンク５０とを積層方向に加圧した状態であっても、金属膜５１表面又は合金膜７０のヒートシンク側の表面における凸部７０ａを除く部位に濡れ広がりやすい。したがって、凸部７０ａを溶融してなる溶融合金７３は、合金膜７０のヒートシンク側表面における突起部４１に対応する部位（凸部７０ａの形成部位）だけでなく、隣接する開口部３９ａに対応する部位（中央部位７２ａ）にも配置されることとなり、少なくとも突起部４１及び開口部３９ａに対応する部位において、合金膜７０と金属膜５１とが接合（拡散接合）される。これにより、半導体レーザチップ３０とヒートシンク５０との機械的且つ電気的な接続状態を確保することができる。そして、例えば開口部３９ａに対応する部位で合金膜７０と金属膜５１とが接合されない構成に比べて空隙がないため、放熱性を向上することができる。さらには、合金膜７０と金属膜５１との接触面積を大きくして、機械的且つ電気的な接続信頼性を向上することができる。

また、本実施形態では、実装工程において、ヒートシンク５０のみを加熱するようにしている。したがって、これによっても、熱による半導体レーザチップ３０の特性劣化を抑制することができる。

また、本実施形態では、合金膜７０として、Ａｕ（８０％）−Ｓｎ（２０％）膜を採用し、第１電極４０と金属膜５１の最表面がＡｕ膜となっている。したがって、半導体レーザチップ３０からヒートシンク５０への放熱性をより向上することができる。また、超音波振動にて接合する実装工程において、合金膜７０が、共晶点を超えて金属膜５１と反応し、溶融合金化状態にあるとき、金属膜５１を構成するＡｕが溶融合金７３中に拡散すると、金属膜５１近傍の溶融合金７３の共晶点が、拡散前の共晶点（２８０℃）よりも上昇する。これにより、合金膜７０の一部が溶融された時点で、溶融を停止させることができる。すなわち、共晶化領域７１の形成範囲を、自動的に合金膜７０の一部（表層）のみとすることができ、ひいては積層方向の共晶化領域７１拡大による熱伝導率の低下を抑制することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

本実施形態では、共晶化領域７１のうち、突起部４１に対応する部位７１ａの厚さのほうが、開口部３９ａに対応する部位７１ｂの厚さよりも厚くなっている例を示した。換言すれば、凸部７０ａだけでなく、凸部７０ａの周辺領域も溶融される例を示した。しかしながら、合金膜７０のうち、凸部７０ａのみが溶融され、図９に示すように、共晶化領域７１の厚さが、積層方向における各部位でほぼ均一とされた構成としても良い。図９は、半導体レーザ装置の変形例を示す断面図である。

本実施形態では、半導体レーザチップ３０として、端面発光型を示した。しかしながら、面発光型の半導体レーザチップ３０を備える半導体レーザ装置１０にも適用することができる。

本実施形態では、合金膜７０における金属膜５１との接触部位全域が共晶化領域７１とされる例を示した。しかしながら、合金膜７０における金属膜５１との接触部位のうち、少なくとも、突起部４１及び開口部３９ａに対応する部位が共晶化領域７１とされれば良い。

本実施形態においては、半導体基板３１に複数の半導体層３２〜３８からなる積層体が１つ配置される例を示した。しかしながら、半導体基板３１に複数の積層体が配置される構成としても良い。また、ヒートシンク５０に複数の半導体レーザチップ３０が実装された構成としても良い。

第１実施形態に係る半導体レーザ装置の概略構成を示す断面図である。 図１に示す半導体レーザ装置のうち、半導体レーザチップを拡大した断面図である。 半導体レーザチップを半導体層側から見た平面図である。 半導体レーザ装置の製造工程のうち、絶縁膜形成工程を示す断面図である。 半導体レーザ装置の製造工程のうち、第１電極形成工程を示す断面図である。 半導体レーザ装置の製造工程のうち、合金膜形成工程を示す断面図である。 半導体レーザ装置の製造工程のうち、実装工程を示す断面図であり、（ａ）は振動印加前の状態、（ｂ）振動印加時の状態、（ｃ）は溶融した合金膜が濡れ広がった状態を示す図である。 合金膜のＳＥＭ（走査電子顕微鏡）像を示す図であり、（ａ）は共晶化領域、（ｂ）は非共晶化領域を示している。 半導体レーザ装置の変形例を示す断面図である。

符号の説明

１０・・・半導体レーザ装置
３０・・・半導体レーザチップ（半導体レーザ素子）
３１・・・半導体基板
３５・・・活性層
３９・・・絶縁膜
３９ａ・・・開口部
４０・・・第１電極（電極）
４１・・・突起部
５０・・・ヒートシンク
５１・・・金属膜
７０・・・合金膜
７０ａ・・・凸部
７１・・・共晶化領域
７２・・・非共晶化領域
７３・・・溶融合金

Claims (6)

1. 半導体基板の一面上に活性層を含む半導体層が多層に積層配置された半導体レーザ素子を、ヒートシンクの一面上に実装してなる半導体レーザ装置の製造方法であって、
   前記半導体レーザ素子における半導体層側の表面上に、開口部を有する絶縁膜を形成するとともに、前記開口部を覆いつつ前記絶縁膜と重なるように電極を形成して、前記表面上に、前記絶縁膜と前記電極を積層してなる突起部を形成する工程と、
   前記突起部の形成後、物理的堆積により、共晶点を有する単一組成の合金膜を、前記絶縁膜及び前記電極を覆いつつ前記突起部に倣った凸部を有するように形成する工程と、
   前記ヒートシンクにおける前記半導体レーザ素子との対向面上に、金属膜を形成する工程と、
   前記金属膜に前記合金膜の凸部が接するように、前記半導体レーザ素子を前記ヒートシンク上に積層配置し、積層方向に前記半導体レーザ素子と前記ヒートシンクを加圧しつつ前記合金膜の共晶点未満の温度で加熱した状態で、積層方向とは略垂直な方向に超音波振動を印加して前記合金膜における前記凸部を含む一部のみを溶融させ、前記合金膜のヒートシンク側の表面における前記突起部及び前記開口部に対応する部位と前記金属膜とを接合させる実装工程と、を備えることを特徴とする半導体レーザ装置の製造方法。
2. 前記実装工程において、前記ヒートシンクのみを加熱することを特徴とする請求項１に記載の半導体レーザ装置の製造方法。
3. 前記合金膜はＡｕＳｎ膜であり、
   前記電極と前記金属膜は、いずれも最表面としてＡｕ膜を有することを特徴とする請求項１又は請求項２に記載の半導体レーザ装置の製造方法。
4. 活性層を含む半導体層を半導体基板の一面上に多層に積層配置してなる半導体レーザ素子が、合金膜を介して、ヒートシンクの一面上に実装された半導体レーザ装置であって、
   前記半導体レーザ素子における半導体層側の表面上には、開口部を有する絶縁膜と、前記開口部を覆いつつ前記絶縁膜と重なる電極とが設けられて、前記絶縁膜と前記電極の積層部位が突起部とされ、
   前記ヒートシンクにおける前記半導体レーザ素子との対向面上には、金属膜が設けられ、
   前記合金膜は、物理的堆積によって形成された共晶点を有する単一組成膜であって前記電極及び前記金属膜に接触されており、前記金属膜との接触部位であって前記突起部及び前記開口部に対応する部位を含む一部のみが共晶化されていることを特徴とする半導体レーザ装置。
5. 前記合金膜は、前記金属膜との接触部位全域が共晶化されており、
   前記共晶化された領域の厚さは、前記開口部に対応する部位よりも前記突起部に対応する部位のほうが厚いことを特徴とする請求項４に記載の半導体レーザ装置。
6. 前記合金膜はＡｕＳｎ膜であり、
   前記電極と前記金属膜は、いずれも最表面としてＡｕ膜を有することを特徴とする請求項４又は請求項５に記載の半導体レーザ装置。

Images