JPH02254785A - 回路基板の製造法 - Google Patents
回路基板の製造法Info
- Publication number
- JPH02254785A JPH02254785A JP7482689A JP7482689A JPH02254785A JP H02254785 A JPH02254785 A JP H02254785A JP 7482689 A JP7482689 A JP 7482689A JP 7482689 A JP7482689 A JP 7482689A JP H02254785 A JPH02254785 A JP H02254785A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- screen printing
- copper
- resistor
- inert gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004020 conductor Substances 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010949 copper Substances 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims abstract description 16
- 239000011261 inert gas Substances 0.000 claims abstract description 14
- 238000007650 screen-printing Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 21
- 238000010304 firing Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 9
- 230000001070 adhesive effect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はセラミックス基板上に導体パターンおよび抵抗
体等からなる回路を設けてなる回路基板の製造法に関す
るものである。
体等からなる回路を設けてなる回路基板の製造法に関す
るものである。
(従来の技術)
従来、セラミックス基板上に導体パターンと抵抗体から
なる回路を形成した回路基板は、通信機器等の高周波回
路に広く利用できるため、種々のものが知られている。
なる回路を形成した回路基板は、通信機器等の高周波回
路に広く利用できるため、種々のものが知られている。
そのうち、銅を配線材料とした回路基板の製造法として
は、スクリーン印刷法を用いてセラミックス基板上に銅
導体パターンを形成し不活性ガス雰囲気中で焼成するか
、予じめスクリーン印刷法にて抵抗体を形成し焼成した
扱銅めっきを施してフォトリソ・エッチングをすること
により銅配線パターンを形成していた。
は、スクリーン印刷法を用いてセラミックス基板上に銅
導体パターンを形成し不活性ガス雰囲気中で焼成するか
、予じめスクリーン印刷法にて抵抗体を形成し焼成した
扱銅めっきを施してフォトリソ・エッチングをすること
により銅配線パターンを形成していた。
(発明が解決しようとする課B)
しかしながら、上述したスクリーン印刷法による銅厚膜
導体パターンを形成する方法では、導体パターンの幅を
100 trys程度までしか細くできず、ファインパ
ターン化に眼界がある等の問題があった。
導体パターンを形成する方法では、導体パターンの幅を
100 trys程度までしか細くできず、ファインパ
ターン化に眼界がある等の問題があった。
また、抵抗体を形成した扱銅めっきをフォトリソ・エッ
チングすることにより導体パターンを形成する方法では
、抵抗体を先に形成しなければならないため、抵抗値の
先行調整が難しいとともに、抵抗体がエツチング液によ
りダメージを受ける問題があった。さらに、基板表面が
凹凸しており、また抵抗体上に銅めっき層が載るため、
フォトリソ・エッチングがしに(いとともに、接着強度
の悪化ならびに、ファインパターン形成が困難であり表
面上で多層化もできず、信転性の高い回路基板を作製で
きない問題があった。
チングすることにより導体パターンを形成する方法では
、抵抗体を先に形成しなければならないため、抵抗値の
先行調整が難しいとともに、抵抗体がエツチング液によ
りダメージを受ける問題があった。さらに、基板表面が
凹凸しており、また抵抗体上に銅めっき層が載るため、
フォトリソ・エッチングがしに(いとともに、接着強度
の悪化ならびに、ファインパターン形成が困難であり表
面上で多層化もできず、信転性の高い回路基板を作製で
きない問題があった。
本発明の目的は上述した課題を解消して、微細配線が容
易にでき、接着強度が高く信転性の高い回路基板を得る
ことができる回路基板の製造法を提供しようとするもの
である。
易にでき、接着強度が高く信転性の高い回路基板を得る
ことができる回路基板の製造法を提供しようとするもの
である。
(課題を解決するための手段)
本発明の回路基板の製造法は、表面を粗したセラミック
ス基板の全表面に銅めっきを施した後、フォトリソ・エ
ッチングにて微細導体パターンを形成し、必要に応じて
絶縁ガラスおよび銅厚膜導体よりなる多層部をスクリー
ン印刷法により形成し、さらに不活性ガス雰囲気中で焼
成できる抵抗体をスクリーン印刷法により形成し焼成す
ることを特徴とするものである。
ス基板の全表面に銅めっきを施した後、フォトリソ・エ
ッチングにて微細導体パターンを形成し、必要に応じて
絶縁ガラスおよび銅厚膜導体よりなる多層部をスクリー
ン印刷法により形成し、さらに不活性ガス雰囲気中で焼
成できる抵抗体をスクリーン印刷法により形成し焼成す
ることを特徴とするものである。
(作 用)
上述した構成において、表面を粗面としたセラミックス
基板上に銅めっきを施しフォトリソ・エッチングにより
パターンを形成しているため、基板と銅めっきとの間に
アンカー効果が住じ接着強度が高(なるとともに、導体
パターンの幅が30μm程度の微細配線を得ることがで
きる。
基板上に銅めっきを施しフォトリソ・エッチングにより
パターンを形成しているため、基板と銅めっきとの間に
アンカー効果が住じ接着強度が高(なるとともに、導体
パターンの幅が30μm程度の微細配線を得ることがで
きる。
また、不活性ガス雰囲気中で焼成できる抵抗体をスクリ
ーン印刷法にて形成し、導体パターンを形成するための
銅めっきを抵抗体と同時に不活性ガス雰囲気中で焼成し
ているため、基板と銅めっきの接着強度をさらに上昇で
き、信頼性の高い回路基板を得ることができる。
ーン印刷法にて形成し、導体パターンを形成するための
銅めっきを抵抗体と同時に不活性ガス雰囲気中で焼成し
ているため、基板と銅めっきの接着強度をさらに上昇で
き、信頼性の高い回路基板を得ることができる。
さらに、セラミックス基板上に必要に応じて多層化部を
作製した後、最後に抵抗体をスクリーン印刷して形成す
ることができるため、基板上の多層化を容易に実施する
ことができる。
作製した後、最後に抵抗体をスクリーン印刷して形成す
ることができるため、基板上の多層化を容易に実施する
ことができる。
(実施例)
第1図は本発明の回路基板の製造法の一例の工程を示す
フローチャートである。まず、所定のセラミックス基板
の表面を粗化する。粗化の方法は、基板となるアルミナ
等のセラミックス基板の焼成面を溶融アルカリにデイツ
プするか、基板表面に塗工層を設けると好ましい0次に
、粗化したセラミックス基板の表面全体に銅めっきを施
す、粗面上に銅めっきを施しているため、基板と銅めっ
きとの間にアンカー効果が生じ、強固な接着を達成する
ことができる。次に、銅めっき上の所定部分に保護層を
設け、フォトリソ・エッチングを実施することにより、
導体パターンを形成する。フォトリソ・エッチングの方
法は従来から公知のどのような方法をも使用できる。次
に、不活性ガス雰囲気中で焼成できるLaBいSnO□
等の抵抗体ペーストをスクリーン印刷法により導体パタ
ーンの所定位置に設ける。次に、第3図に示した焼成プ
ロファイルで不活性ガス雰囲気中で焼成した後、必要に
応じて保護ガラスを設は本発明の回路基板を得ている。
フローチャートである。まず、所定のセラミックス基板
の表面を粗化する。粗化の方法は、基板となるアルミナ
等のセラミックス基板の焼成面を溶融アルカリにデイツ
プするか、基板表面に塗工層を設けると好ましい0次に
、粗化したセラミックス基板の表面全体に銅めっきを施
す、粗面上に銅めっきを施しているため、基板と銅めっ
きとの間にアンカー効果が生じ、強固な接着を達成する
ことができる。次に、銅めっき上の所定部分に保護層を
設け、フォトリソ・エッチングを実施することにより、
導体パターンを形成する。フォトリソ・エッチングの方
法は従来から公知のどのような方法をも使用できる。次
に、不活性ガス雰囲気中で焼成できるLaBいSnO□
等の抵抗体ペーストをスクリーン印刷法により導体パタ
ーンの所定位置に設ける。次に、第3図に示した焼成プ
ロファイルで不活性ガス雰囲気中で焼成した後、必要に
応じて保護ガラスを設は本発明の回路基板を得ている。
なお、これに先立って、配線基板の集積度向上を狙い、
多層配線部を設ける必要がある場合は、第2図に示すよ
うに導体パターン上に絶縁ガラス層および銅厚膜導体層
を設は基板表面上を部分的に多層化することもできる。
多層配線部を設ける必要がある場合は、第2図に示すよ
うに導体パターン上に絶縁ガラス層および銅厚膜導体層
を設は基板表面上を部分的に多層化することもできる。
第4図は本発明の製造法で得た回路基板の一例の構造を
示す図である。第4図において、1はセラミックス基板
、2はセラミックス基板1上のLSI装着部、3は銅め
っきをフォトリソ・エッチングして得た第1導体、4は
第1導体3間に設けた抵抗体、5は部分的多層化のため
に第1導体3上に設けた絶縁ガラス、6は多層化のため
に絶縁ガラス5上に設けた銅厚膜よりなる第2導体、7
は多層化した第2導体と第1導体の接続部をそれぞれ示
している。
示す図である。第4図において、1はセラミックス基板
、2はセラミックス基板1上のLSI装着部、3は銅め
っきをフォトリソ・エッチングして得た第1導体、4は
第1導体3間に設けた抵抗体、5は部分的多層化のため
に第1導体3上に設けた絶縁ガラス、6は多層化のため
に絶縁ガラス5上に設けた銅厚膜よりなる第2導体、7
は多層化した第2導体と第1導体の接続部をそれぞれ示
している。
本例においては、第1導体3はフォトリソ・エッチング
により形成されるため、20〜40urm程度の微細配
線が可能であるとともに、抵抗体4を第1導体3の後に
形成できるため、抵抗体4の抵抗値の先行調整を実施す
ることができる。また、多層化したい場合は、予め第1
導体3上に、絶縁ガラス5用のペーストをスクリーン印
刷し、不活性ガス雰囲気中で焼成し、さらにその上に第
2導体6用のペーストをスクリーン印刷して不活性ガス
雰囲気中で焼成することにより、簡単に多層部を得るこ
とができる。
により形成されるため、20〜40urm程度の微細配
線が可能であるとともに、抵抗体4を第1導体3の後に
形成できるため、抵抗体4の抵抗値の先行調整を実施す
ることができる。また、多層化したい場合は、予め第1
導体3上に、絶縁ガラス5用のペーストをスクリーン印
刷し、不活性ガス雰囲気中で焼成し、さらにその上に第
2導体6用のペーストをスクリーン印刷して不活性ガス
雰囲気中で焼成することにより、簡単に多層部を得るこ
とができる。
第5図は、本発明の製造法で得られた基板と銅めっきの
接着強度の焼成回数による影響を示すグラフである。第
5図から、不活性雰囲気ガス中での焼成により接着強度
がさらに向上し、信頬性の高い回路基板を得ることがで
きることがわかる。
接着強度の焼成回数による影響を示すグラフである。第
5図から、不活性雰囲気ガス中での焼成により接着強度
がさらに向上し、信頬性の高い回路基板を得ることがで
きることがわかる。
(発明の効果)
以上の説明から明らかなように、本発明の回路基板の製
造法によれば、表面を粗面としたセラミックス基板上に
銅めっきを施しフォトリソエツチングにより導体パター
ンを形成するとともに、不活性ガス雰囲気中で焼成でき
る抵抗体ペーストを使用することにより、微細配線が容
易にでき、基板と銅パターンの接着強度が高く、信頼性
の高い回路基板を得ることができる。
造法によれば、表面を粗面としたセラミックス基板上に
銅めっきを施しフォトリソエツチングにより導体パター
ンを形成するとともに、不活性ガス雰囲気中で焼成でき
る抵抗体ペーストを使用することにより、微細配線が容
易にでき、基板と銅パターンの接着強度が高く、信頼性
の高い回路基板を得ることができる。
第1図および第2図はそれぞれ本発明の回路基板の製造
法の一例の工程を示すフローチャート、第3図は本発明
の製造に使用した焼成プロファイルを示すグラフ、 第4図は本発明の製造法で得た回路基板の一例の構造を
示す図、 第5図は本発明の製造法で得た回路基板の銅めっき導体
接着強度を示すグラフである。 1・・・セラミックス基板
法の一例の工程を示すフローチャート、第3図は本発明
の製造に使用した焼成プロファイルを示すグラフ、 第4図は本発明の製造法で得た回路基板の一例の構造を
示す図、 第5図は本発明の製造法で得た回路基板の銅めっき導体
接着強度を示すグラフである。 1・・・セラミックス基板
Claims (2)
- 1.表面を粗したセラミックス基板の全表面に銅めっき
を施し、フォトリソ・エッチングにて微細導体パターン
を形成した後、不活性ガス雰囲気中で焼成できる抵抗体
をスクリーン印刷法により形成し焼成することを特徴と
する回路基板の製造法。 - 2.微細導体パターンを形成した後、必要に応じて、不
活性ガス雰囲気中で焼成できる絶縁ガラスおよび銅厚膜
導体よりなる多層部とパターンを保護するための保護ガ
ラス層をスクリーン印刷法により形成する請求項1記載
の回路基板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7482689A JPH02254785A (ja) | 1989-03-29 | 1989-03-29 | 回路基板の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7482689A JPH02254785A (ja) | 1989-03-29 | 1989-03-29 | 回路基板の製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02254785A true JPH02254785A (ja) | 1990-10-15 |
Family
ID=13558512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7482689A Pending JPH02254785A (ja) | 1989-03-29 | 1989-03-29 | 回路基板の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02254785A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101080A (ja) * | 1981-12-14 | 1983-06-16 | Oki Electric Ind Co Ltd | サ−マルヘツドの製造方法 |
JPS5932194A (ja) * | 1982-08-16 | 1984-02-21 | 株式会社日立製作所 | 電子部品実装体の製造法 |
JPS63124596A (ja) * | 1986-11-14 | 1988-05-28 | 株式会社東芝 | 回路基板 |
JPS63181497A (ja) * | 1987-01-23 | 1988-07-26 | 松下電器産業株式会社 | 厚膜回路基板の製造方法 |
-
1989
- 1989-03-29 JP JP7482689A patent/JPH02254785A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101080A (ja) * | 1981-12-14 | 1983-06-16 | Oki Electric Ind Co Ltd | サ−マルヘツドの製造方法 |
JPS5932194A (ja) * | 1982-08-16 | 1984-02-21 | 株式会社日立製作所 | 電子部品実装体の製造法 |
JPS63124596A (ja) * | 1986-11-14 | 1988-05-28 | 株式会社東芝 | 回路基板 |
JPS63181497A (ja) * | 1987-01-23 | 1988-07-26 | 松下電器産業株式会社 | 厚膜回路基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4629681A (en) | Method of manufacturing multilayer circuit board | |
JP2001210956A (ja) | 多層ラミネート | |
US4914260A (en) | Ceramic multi-layer printed circuit boards | |
JPH02254785A (ja) | 回路基板の製造法 | |
JPH04167596A (ja) | 多層配線基板 | |
US4916259A (en) | Composite dielectric structure for optimizing electrical performance in high performance chip support packages | |
JPH02252291A (ja) | 多層配線基板の製造方法 | |
JPH07183108A (ja) | チップ抵抗器の製造方法 | |
JPH02166792A (ja) | 多層スルーホールおよびその形成方法 | |
JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
JPH09181453A (ja) | 多層配線基板及びその製造方法 | |
JP2710430B2 (ja) | パターン形成方法 | |
JPH0586679B2 (ja) | ||
JPH0778701A (ja) | ネットワーク抵抗器とその製造方法 | |
JPH02260599A (ja) | 多層基板の製造法 | |
JPH02252290A (ja) | 多層配線基板の製造方法 | |
CA1287694C (en) | Composite dielectric structure for optimizing electrical performance in highperformance chip support packages | |
JPH0380358B2 (ja) | ||
WO1988005990A1 (en) | Cladding of substrates with thick metal circuit patterns | |
JPH01175293A (ja) | 印刷抵抗基板およびその製造方法 | |
JPH04326702A (ja) | 電子部品 | |
JPH066028A (ja) | プリント配線板の製造方法 | |
JPS61240667A (ja) | 厚膜電子回路形成方法 | |
JPH0629660A (ja) | 多層配線基板の製造方法 | |
JPH0548269A (ja) | 多層配線基板の製造方法 |