JPH0294460A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JPH0294460A JPH0294460A JP63244073A JP24407388A JPH0294460A JP H0294460 A JPH0294460 A JP H0294460A JP 63244073 A JP63244073 A JP 63244073A JP 24407388 A JP24407388 A JP 24407388A JP H0294460 A JPH0294460 A JP H0294460A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- layers
- wiring board
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子等の部品の実装構造に関する。
従来、半導体素子等の部品（以下、搭載部品という）を
多層配線基板に搭載し、これに電力を供給する実装構造
として、日経エレクｌ〜ロニクス６−１７、Ｎｏ、 ３
７１、Ｐ２Ｓ５．１９８５に示されている構造が知られ
ている。これを第２図に示す。搭載部品１への供給電力
は、多層配線基板りの電源層ＬＶから多層信号層ＬＳに
設けられた電源供給用経由孔配線６を通して搭載部品電
源接続部ｐｖへ供給される。
多層配線基板に搭載し、これに電力を供給する実装構造
として、日経エレクｌ〜ロニクス６−１７、Ｎｏ、 ３
７１、Ｐ２Ｓ５．１９８５に示されている構造が知られ
ている。これを第２図に示す。搭載部品１への供給電力
は、多層配線基板りの電源層ＬＶから多層信号層ＬＳに
設けられた電源供給用経由孔配線６を通して搭載部品電
源接続部ｐｖへ供給される。
なお、第２図にお（）る５−は絶縁層、３′は基板信号
端子及び電源端子ｐｓは搭載部品信号接続部、ＬＳＩ、
Ｌ ｓ２は信号配線、Ｌｅは信号用設置配線である。
端子及び電源端子ｐｓは搭載部品信号接続部、ＬＳＩ、
Ｌ ｓ２は信号配線、Ｌｅは信号用設置配線である。
上記従来の実装構造では、多層信号層ＬＳを貫通する電
源供給用経由孔配線６が不可欠となる。
源供給用経由孔配線６が不可欠となる。
とくに、大電力を搭載部品１に供給する必要かあるとき
は電源供給用経由孔配線６の配線径を大きくしたり、そ
の数を増さなければならず、このため多層信号層ＬＳ−
層当りの有効利用領域が大幅に削減され信号配線の高密
度化に限界を生じていた。
は電源供給用経由孔配線６の配線径を大きくしたり、そ
の数を増さなければならず、このため多層信号層ＬＳ−
層当りの有効利用領域が大幅に削減され信号配線の高密
度化に限界を生じていた。
また、多層信号層ＬＳがさらに多照化された場合、多層
信号＠ＬＳの厚さの増加により、電源供給用経由孔配線
６が延長し、抵抗増加に至る。このため、更に電源供給
用経由孔配線６の配線径を大きくしなければならず、上
述の如く信号配線の高密度化をより困難なものとしてい
た。
信号＠ＬＳの厚さの増加により、電源供給用経由孔配線
６が延長し、抵抗増加に至る。このため、更に電源供給
用経由孔配線６の配線径を大きくしなければならず、上
述の如く信号配線の高密度化をより困難なものとしてい
た。
本発明の目的は、上記課題を解決するため、供給電力の
増加あるいは信号層の多層化にもかかわらず、信号層−
層当たりの有効利用領域が減少しない実装構造を提供す
るにある。
増加あるいは信号層の多層化にもかかわらず、信号層−
層当たりの有効利用領域が減少しない実装構造を提供す
るにある。
上記目的は、従来の実装構造で多層配線基板の単板信号
端子側に配置されていた電源層の代りに、部品搭載面側
に積層電源母線を設けることにより達成される。
端子側に配置されていた電源層の代りに、部品搭載面側
に積層電源母線を設けることにより達成される。
［作用］
すなわら、搭載部品への電力は、多層配線基板の部品搭
載面側に接続された積層電源母線から多層配線単板の上
部に形成された数層の電源層を経由し供給できるので、
その下部に形成された多層信号層には、電源供給用経由
孔を設ける必要がなく、上記した目的が達成できる。
載面側に接続された積層電源母線から多層配線単板の上
部に形成された数層の電源層を経由し供給できるので、
その下部に形成された多層信号層には、電源供給用経由
孔を設ける必要がなく、上記した目的が達成できる。
（実施例〕
以下、本発明の一実施例を第１図により説明する。
第１図において、１は搭載部品、Ｌは多層配線基板、Ｌ
Ｖ、ＬＶＩ、ＬＶ２は電源層、ＬＳＩ、Ｌ ３２、ＬＳ
３、Ｌ ｓ４は信号配線、ｌｅは信号用接地配線、ＬＳ
は信号配線Ｌ ｓｌ〜ＬＳ４及び信号用接地配線１−ｅ
から成る多層信号層、Ｐｖは搭載部品電源接続部、Ｐｓ
は搭載部品信号接続部、Ｖ、ＶＯｌＶｌ、Ｖ２、Ｖ３、
Ｖ４は積層電源母線、５は絶縁層、３は基板信号端子で
ある。
Ｖ、ＬＶＩ、ＬＶ２は電源層、ＬＳＩ、Ｌ ３２、ＬＳ
３、Ｌ ｓ４は信号配線、ｌｅは信号用接地配線、ＬＳ
は信号配線Ｌ ｓｌ〜ＬＳ４及び信号用接地配線１−ｅ
から成る多層信号層、Ｐｖは搭載部品電源接続部、Ｐｓ
は搭載部品信号接続部、Ｖ、ＶＯｌＶｌ、Ｖ２、Ｖ３、
Ｖ４は積層電源母線、５は絶縁層、３は基板信号端子で
ある。
搭載部品１への電力は、多層配線基板りの部品搭載面側
に接続された積層電源母線■から多層配線基板りの上部
に設けられた電源層Ｌｖ、Ｌｖ２を経て搭載部品電源接
続部ｐｖより供給される。なお、積層電源母線ＶはｖＯ
には電源接地電圧、■１〜ｖ４には４種の異なる電源電
圧を供給するよう積層されている。
に接続された積層電源母線■から多層配線基板りの上部
に設けられた電源層Ｌｖ、Ｌｖ２を経て搭載部品電源接
続部ｐｖより供給される。なお、積層電源母線ＶはｖＯ
には電源接地電圧、■１〜ｖ４には４種の異なる電源電
圧を供給するよう積層されている。
本発明によれば、多層配線基板「の下部に設けられた多
層信号層ＬＳには電源供給のための経由孔を設ける必要
かなく信号層−層当りの有効利用領域を広く確保できる
。これは、信号配線及び信号配線ＬＳＩ〜ＬＳ４を相互
接続する信号用経由孔配線を高密度化できる効果かある
。
層信号層ＬＳには電源供給のための経由孔を設ける必要
かなく信号層−層当りの有効利用領域を広く確保できる
。これは、信号配線及び信号配線ＬＳＩ〜ＬＳ４を相互
接続する信号用経由孔配線を高密度化できる効果かある
。
第１図は本発明の一実施例を示す半導体素子の実装構造
の概念図、第２図は従来の同［念図である。 Σ＝の淳書く内容にズ更なし） 第１図 １・・・（ハ伐部品、Ｌ・・・多層配線基板、Ｌｖ・・
・電源層、１ｓ・・・多層信号層、■・・・積層電源母
線、ｐｖ・・・搭載部品電源接続部、ｐｓ・・・塔載部
品信号接続部、６・・・電源供給用経由孔配線。 蔓２閉 Ｐｓ Ｐ。 手 続 補 正 書 （方式） ％式％ 半導体素子の実装構造 補正をする者 １１件との関係 特 許 出 願 人名 称 ＴＳＩＯ＋株式会社 日 製 作 所 代 理 人 氏 乙 小 川 勝 男 補正命令の日付 補正の対象 昭和６５年１２月２０日（発送臼） 図面の全図 捕 正 の 内 容 願書に最初に添付した図面の浄書・ 別紙のとおり（内容に変更なし）。
の概念図、第２図は従来の同［念図である。 Σ＝の淳書く内容にズ更なし） 第１図 １・・・（ハ伐部品、Ｌ・・・多層配線基板、Ｌｖ・・
・電源層、１ｓ・・・多層信号層、■・・・積層電源母
線、ｐｖ・・・搭載部品電源接続部、ｐｓ・・・塔載部
品信号接続部、６・・・電源供給用経由孔配線。 蔓２閉 Ｐｓ Ｐ。 手 続 補 正 書 （方式） ％式％ 半導体素子の実装構造 補正をする者 １１件との関係 特 許 出 願 人名 称 ＴＳＩＯ＋株式会社 日 製 作 所 代 理 人 氏 乙 小 川 勝 男 補正命令の日付 補正の対象 昭和６５年１２月２０日（発送臼） 図面の全図 捕 正 の 内 容 願書に最初に添付した図面の浄書・ 別紙のとおり（内容に変更なし）。
Claims (1)
- １．半導体素子等の部品が搭載される多層配線基板にお
いて、部品搭載面上に積層電源母線を接続したことを特
徴とする半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244073A JPH0294460A (ja) | 1988-09-30 | 1988-09-30 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244073A JPH0294460A (ja) | 1988-09-30 | 1988-09-30 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294460A true JPH0294460A (ja) | 1990-04-05 |
Family
ID=17113331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63244073A Pending JPH0294460A (ja) | 1988-09-30 | 1988-09-30 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162997A (en) * | 1997-06-03 | 2000-12-19 | International Business Machines Corporation | Circuit board with primary and secondary through holes |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
-
1988
- 1988-09-30 JP JP63244073A patent/JPH0294460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| US6162997A (en) * | 1997-06-03 | 2000-12-19 | International Business Machines Corporation | Circuit board with primary and secondary through holes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH023631Y2 (ja) | ||
| CA1226374A (en) | Multilayer wiring substrate | |
| US20030147226A1 (en) | Method and structure for reduction of impedance using decoupling capacitor | |
| KR910019209A (ko) | 반도체 집적회로 장치 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH0294460A (ja) | 半導体素子の実装構造 | |
| KR910005740A (ko) | 다층배선기판 및 이것을 사용하는 반도체집적회로장치 | |
| JPS62104153A (ja) | 集積論理回路 | |
| JPH01239964A (ja) | 半導体集積回路の電源配線レイアウト法 | |
| JPS63208252A (ja) | 半導体装置用パツケ−ジ | |
| JPH0526785Y2 (ja) | ||
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPS5810369Y2 (ja) | 多層配線基板 | |
| JP2638059B2 (ja) | 多層配線基板 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPH0576783B2 (ja) | ||
| JPS61105860A (ja) | Ｉｃ又はｌｓｉパツケージの実装方法 | |
| JP2000188449A (ja) | 配線基板及びその製造方法 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPS61232634A (ja) | マスタスライス方式半導体集積回路 | |
| JPH06310820A (ja) | 電子装置 | |
| JPH06196665A (ja) | 半導体集積回路 | |
| JPH0449797B2 (ja) | ||
| JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
| JPS60245195A (ja) | 多層配線基板 |