JPH0526785Y2 - - Google Patents
Info
- Publication number
- JPH0526785Y2 JPH0526785Y2 JP10492887U JP10492887U JPH0526785Y2 JP H0526785 Y2 JPH0526785 Y2 JP H0526785Y2 JP 10492887 U JP10492887 U JP 10492887U JP 10492887 U JP10492887 U JP 10492887U JP H0526785 Y2 JPH0526785 Y2 JP H0526785Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed wiring
- layers
- power supply
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 description 64
- 239000000463 material Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000002356 single layer Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Description
【考案の詳細な説明】
〔概要〕
信号配線層を挟んで電源回路層又はグランド配
線層を有する単層プリント板を積層して多層プリ
ント配線板を形成するに際し、グランド配線層同
士又は同電位の電源配線層同士が隣接して積層さ
れる構造とし、層間を接着する基材中に混入した
導電性異物を介して電源配線層とグランド配線層
との間のシヨートや絶縁低下をなくするようにし
ている。
線層を有する単層プリント板を積層して多層プリ
ント配線板を形成するに際し、グランド配線層同
士又は同電位の電源配線層同士が隣接して積層さ
れる構造とし、層間を接着する基材中に混入した
導電性異物を介して電源配線層とグランド配線層
との間のシヨートや絶縁低下をなくするようにし
ている。
本考案は多層プリント配線板に関し、特にプリ
ント配線板間を接着する基材中に存在する導電性
異物による影響をなくするようにした多層プリン
ト配線板に関するものである。
ント配線板間を接着する基材中に存在する導電性
異物による影響をなくするようにした多層プリン
ト配線板に関するものである。
情報処理装置等の電子機器の電気回路に用いら
れる多層プリント配線板は、機器の大型化と処理
能力の向上に対応して益々多層化されるとともに
多層プリント配線板を形成する各単層プリント配
線板には信号伝送を行なう信号配線層（以後配線
回路層と記す）と該配線回路層に電流を供給する
電源回路層と接地のためのグランド回路層を多数
有している。
れる多層プリント配線板は、機器の大型化と処理
能力の向上に対応して益々多層化されるとともに
多層プリント配線板を形成する各単層プリント配
線板には信号伝送を行なう信号配線層（以後配線
回路層と記す）と該配線回路層に電流を供給する
電源回路層と接地のためのグランド回路層を多数
有している。
かかる多層プリント配線板においては配線回路
層を電源配線層とグランド配線層で挟んで遮蔽
し、各単層プリント配線板の配線回路に流れる信
号間のクロストークや反射雑音による信号への影
響をなくして信号伝送を高速、安定に伝送するよ
うにしている。
層を電源配線層とグランド配線層で挟んで遮蔽
し、各単層プリント配線板の配線回路に流れる信
号間のクロストークや反射雑音による信号への影
響をなくして信号伝送を高速、安定に伝送するよ
うにしている。
一方、多層プリント配線板の超多層化に伴なつ
て多層プリント配線板の厚さをできるだけ薄くす
るために各単層プリント配線板を接着する接着用
基材の厚さを益々薄くし、単層プリント板間隔を
狭くしている。この狭い間隔に介在する接着基材
中に導電性異物が混入した場合、導電性異物によ
つて単層プリント配線板に形成された電源配線間
をシヨートしたり絶縁低下を発生させ、多層プリ
ント配線板の信頼性を低下せしめる。
て多層プリント配線板の厚さをできるだけ薄くす
るために各単層プリント配線板を接着する接着用
基材の厚さを益々薄くし、単層プリント板間隔を
狭くしている。この狭い間隔に介在する接着基材
中に導電性異物が混入した場合、導電性異物によ
つて単層プリント配線板に形成された電源配線間
をシヨートしたり絶縁低下を発生させ、多層プリ
ント配線板の信頼性を低下せしめる。
そこで、基材中に導電性異物が混入しても電源
配線間がシヨートしたり、絶縁低下を発生しない
多層プリント配線板の出現が要望されている。
配線間がシヨートしたり、絶縁低下を発生しない
多層プリント配線板の出現が要望されている。
第３図は従来の多層プリント配線板の側断面図
を示している。
を示している。
第３図において、多層プリント配線板は、最上
層プリント配線板（最上層基板）１と最下層プリ
ント配線板（最下層基板）２との間に複数枚の中
間層プリント配線板（中間層基板）３−１〜３−
ｎを有し、各基板間は接着用基材４を介して接着
されている。
層プリント配線板（最上層基板）１と最下層プリ
ント配線板（最下層基板）２との間に複数枚の中
間層プリント配線板（中間層基板）３−１〜３−
ｎを有し、各基板間は接着用基材４を介して接着
されている。
また、各中間層基板３−１〜３−ｎのそれぞれ
には２層の配線回路層４−１，４−２が設けられ
ており、該配線回路層４−１，４−２を挟んで電
源回路層５とグラウンド回路層６とが配置されて
いる。
には２層の配線回路層４−１，４−２が設けられ
ており、該配線回路層４−１，４−２を挟んで電
源回路層５とグラウンド回路層６とが配置されて
いる。
電源回路層５は配線回路層に電源電流を供給す
るための回路であり、例えば図示の如く、−2V電
源や＋5.2V電源や−3.6V電源層をなしている。
るための回路であり、例えば図示の如く、−2V電
源や＋5.2V電源や−3.6V電源層をなしている。
上記の多層プリント配線板において、多層プリ
ント配線板が超多層化されると、第４図に示すよ
うに、グランド回路層６と−2V電源回路層５と
の間の間隔は0.1μmと非常に薄いものとなる。こ
の薄い間隔内に充填された接着用基材４内に導電
性異物７があると、導電性異物７によつてグラン
ド回路層６と−2V電源回路層５との間がシヨー
トしたり絶縁不良を発生し、−2V電源回路層５が
接地されて多くの電流が流れ、−2V電源回路５に
障害を発生する。
ント配線板が超多層化されると、第４図に示すよ
うに、グランド回路層６と−2V電源回路層５と
の間の間隔は0.1μmと非常に薄いものとなる。こ
の薄い間隔内に充填された接着用基材４内に導電
性異物７があると、導電性異物７によつてグラン
ド回路層６と−2V電源回路層５との間がシヨー
トしたり絶縁不良を発生し、−2V電源回路層５が
接地されて多くの電流が流れ、−2V電源回路５に
障害を発生する。
本考案はこのような点に鑑みて創作されたもの
で、接着用基材内に導電性異物が混入しても電源
回路層やグランド回路層に影響を与えない多層プ
リント配線板を提供することを目的としている。
で、接着用基材内に導電性異物が混入しても電源
回路層やグランド回路層に影響を与えない多層プ
リント配線板を提供することを目的としている。
上記の問題点を解消するため、各単層プリント
配線板を積層して多層プリント配線板に積層する
際し、グランド配線層同士を対向配置し、かつ同
電位の電源配線層同士を対向配置して積層する構
造としている。
配線板を積層して多層プリント配線板に積層する
際し、グランド配線層同士を対向配置し、かつ同
電位の電源配線層同士を対向配置して積層する構
造としている。
各単層プリント配線板のグランド配線層同士又
は同電位の電源配線層同士を対向配置して積層す
ることにより、各単層プリント配線板間を接着す
る基材中に導電性の異物が介在して前記両層間を
シヨートしたり絶縁不良を発生しても両層間は同
電位であるために何等影響されることはない。
は同電位の電源配線層同士を対向配置して積層す
ることにより、各単層プリント配線板間を接着す
る基材中に導電性の異物が介在して前記両層間を
シヨートしたり絶縁不良を発生しても両層間は同
電位であるために何等影響されることはない。
〔実施例〕
第１図は本考案の一実施例の多層プリント配線
板の側断面図、第２図は一実施例の動作を説明す
るための模式図を示している。
板の側断面図、第２図は一実施例の動作を説明す
るための模式図を示している。
第１図において、一実施例の多層プリント配線
板は、最上層基板１と最下層基板２との間に複数
枚の中間層基板３−１〜３−ｎを有し、各基板間
は接着用基材４を介して接着されている。また、
各中間層基板３−１〜３−ｎのそれぞれには２層
の配線回路層４−１，４−２が設けられている。
板は、最上層基板１と最下層基板２との間に複数
枚の中間層基板３−１〜３−ｎを有し、各基板間
は接着用基材４を介して接着されている。また、
各中間層基板３−１〜３−ｎのそれぞれには２層
の配線回路層４−１，４−２が設けられている。
また、各基板を積層して多層プリント配線板に
積層するに際し、各基板のグランド配線層同士又
は同電位の電源配線層同士を対向配置して積層い
る。即ち、図示の如く、最上層基板１より順次、
接着用基材４を介してグランド回路層６と、−2V
電源回路層５と、−3.6V電源回路層５と、グラン
ド回路層６を配置し、同電位回路が接着用基材４
を介して対向して積層している。
積層するに際し、各基板のグランド配線層同士又
は同電位の電源配線層同士を対向配置して積層い
る。即ち、図示の如く、最上層基板１より順次、
接着用基材４を介してグランド回路層６と、−2V
電源回路層５と、−3.6V電源回路層５と、グラン
ド回路層６を配置し、同電位回路が接着用基材４
を介して対向して積層している。
このように、隣接する層間に同電位の電源回路
層やグランド回路層を設けることによつて、例え
ば第２図に示すように、接着用基材４中に導電性
異物７が存在して−2V電源回路層５間をシヨー
トしても電源回路層５は同電位であるために何等
影響されずに該当する配線回路層に−2V電源を
供給することができる。
層やグランド回路層を設けることによつて、例え
ば第２図に示すように、接着用基材４中に導電性
異物７が存在して−2V電源回路層５間をシヨー
トしても電源回路層５は同電位であるために何等
影響されずに該当する配線回路層に−2V電源を
供給することができる。
グランド回路層においても同様であり、導電性
異物によるシヨートや絶縁不良には影響されるこ
とはない。
異物によるシヨートや絶縁不良には影響されるこ
とはない。
以上説明したように本考案によれば、接着用基
材内に導電性異物が混入しても電源回路層やグラ
ンド回路層に影響されず、信頼性の高い多層プリ
ント配線板が得られる。
材内に導電性異物が混入しても電源回路層やグラ
ンド回路層に影響されず、信頼性の高い多層プリ
ント配線板が得られる。
第１図は本考案の一実施例の多層プリント配線
板の側断面図、第２図は一実施例の多層プリント
配線板の動作を説明するための模式図、第３図は
従来の多層プリント配線板の側断面図、第４図は
従来の多層プリント配線板の動作を説明するため
の模式図である。 図において、１は最上層基板、２は最下層基
板、３−１〜３−ｎは中間層基板、４は基材、４
−１，４−２は配線回路層、５は電源回路層、６
はグランド回路層、７は導電性異物を示してい
る。
板の側断面図、第２図は一実施例の多層プリント
配線板の動作を説明するための模式図、第３図は
従来の多層プリント配線板の側断面図、第４図は
従来の多層プリント配線板の動作を説明するため
の模式図である。 図において、１は最上層基板、２は最下層基
板、３−１〜３−ｎは中間層基板、４は基材、４
−１，４−２は配線回路層、５は電源回路層、６
はグランド回路層、７は導電性異物を示してい
る。
Claims (1)
- 【実用新案登録請求の範囲】 信号配線層４−１，４−２、グランド配線層６
および電源回路層５を複数層有する多層プリント
配線板において、 前記グランド配線層６同士を対向配置し、かつ
同電位の電源回路層５同士を対向配置してなるこ
とを特徴とする多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10492887U JPH0526785Y2 (ja) | 1987-07-07 | 1987-07-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10492887U JPH0526785Y2 (ja) | 1987-07-07 | 1987-07-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6411574U JPS6411574U (ja) | 1989-01-20 |
| JPH0526785Y2 true JPH0526785Y2 (ja) | 1993-07-07 |
Family
ID=31337087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10492887U Expired - Lifetime JPH0526785Y2 (ja) | 1987-07-07 | 1987-07-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0526785Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6062872B2 (ja) * | 2014-01-30 | 2017-01-18 | 京セラ株式会社 | 配線基板 |
-
1987
- 1987-07-07 JP JP10492887U patent/JPH0526785Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6411574U (ja) | 1989-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418690A (en) | Multiple wiring and X section printed circuit board technique | |
| US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
| JPH03257893A (ja) | 多層配線基板の製造方法 | |
| JPS63211692A (ja) | 両面配線基板 | |
| JPH0526785Y2 (ja) | ||
| US6004657A (en) | Laminated electronic part | |
| US6351391B1 (en) | Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices | |
| JPH07161568A (ja) | 積層コンデンサアレイ | |
| JP2712295B2 (ja) | 混成集積回路 | |
| US20030123238A1 (en) | Enhanced PCB and stacked substrate structure | |
| JPH0513559B2 (ja) | ||
| JP2580727B2 (ja) | 多層プリント基板の配線方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS62128597A (ja) | 多層印刷配線板 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JPS6332998A (ja) | 多層印刷配線基板 | |
| JPS60127797A (ja) | 多層プリント配線基板 | |
| WO2021218419A1 (zh) | 一种绑定电路板、显示装置和电器设备 | |
| JPH0429526Y2 (ja) | ||
| JPH0294460A (ja) | 半導体素子の実装構造 | |
| JPH0488618A (ja) | 積層チップコンデンサ | |
| JPH0534139Y2 (ja) | ||
| JPH06112653A (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH0426184A (ja) | 厚膜回路基板 |