JPH09283654A - ガラスセラミック基板とその製造方法 - Google Patents

ガラスセラミック基板とその製造方法

Info

Publication number
JPH09283654A
JPH09283654A JP8095414A JP9541496A JPH09283654A JP H09283654 A JPH09283654 A JP H09283654A JP 8095414 A JP8095414 A JP 8095414A JP 9541496 A JP9541496 A JP 9541496A JP H09283654 A JPH09283654 A JP H09283654A
Authority
JP
Japan
Prior art keywords
firing
glass ceramic
circuits
conductor
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8095414A
Other languages
English (en)
Inventor
Kazuhiro Inata
一洋 生稲
Hiroyuki Goto
浩之 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8095414A priority Critical patent/JPH09283654A/ja
Priority to US08/842,778 priority patent/US5948192A/en
Publication of JPH09283654A publication Critical patent/JPH09283654A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 焼成中の金属イオンの移動を防ぎ、高密度に
配線された電気回路を有する基板においても、焼成時の
ショート不良を発生しない基板及びその製造方法を提供
する。 【解決手段】 電気的機能として独立すべき複数の回路
が接続された状態よりなる導体２をガラスセラミック絶
縁層１上に形成する工程と、前記導体２が形成されたガ
ラスセラミック絶縁層１を焼成する工程と、焼成後に前
記道体層２を独立した複数の回路に切断する工程とによ
り製造されたガラスセラミック基板、及びその製造方法
である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＳＩ素子を高密度
に実装するためのガラスセラミック基板、特に低温で焼
結できるガラスセラミック基板とその製造方法に関する
ものである。
【０００２】
【従来の技術】半導体技術の発展に伴い電子装置は、シ
ステムの小型化、高速化が益々要求されている。半導体
素子においては、ＶＬＳＩ、ＵＬＳＩと高密度高集積化
され、これらをアッセンブリするための実装技術は極め
て高密度微細化が必要とされている。特に半導体素子を
搭載するための実装基板は配線密度の増大による微細配
線化とともに配線抵抗の低減化、高速化に対応した基板
材料の低誘電率化および高密度配線化が要求されてい
る。
【０００３】これらの条件を満足するＬＳＩ搭載基板と
してＡｇやＣｕなどの低抵抗金属を配線導体とする低誘
電率のガラスセラミック多層基板が開発・実用化されて
きた。
【０００４】ガラスセラミック多層基板の製造方法は一
般にグリーンシート積層法による。ガラスとセラミック
の粉末を有機バインダーと混合しスラリー化した後、こ
れを乾燥しグリーンシート化する。このグリーンシート
にヴィアホールを形成し、導体ペーストを埋め込み、さ
らには必要な電気回路パターンをスクリーン印刷法によ
り形成する。これらのシートを積層圧着後、およそ８５
０〜１０００℃の温度で焼成してできあがる。
【０００５】
【発明が解決しようとする課題】しかし、８５０〜１０
００℃の高温においては、ＡｇやＣｕの金属導体とガラ
スセラミックの間で酸化還元反応が生じるため、電子の
授受が発生する。このため接続されていない２つの独立
な電気回路の間に電位差が発生し、ガラス中をＡｇやＣ
ｕのイオンが電場に沿って移動して、やがては、２つの
独立な回路をショートさせてしまうという問題が起き
る。
【０００６】すなわち、焼成前の積層体のときにはオー
プンしている２つの電気回路が焼成後にはショート不良
を起こしてしまっているか、あるいは極端に絶縁抵抗が
落ちているというような不良を発生させるのである。し
かも、それは配線が高密度になればなるほど顕著な現象
であった。
【０００７】本発明の目的は、このような焼成中の金属
イオンの移動を防ぎ、高密度に配線された電気回路を有
する基板においても、焼成時のショート不良を発生しな
い基板及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明のガラスセラミッ
ク基板は、焼成前の積層体の段階で、基板内の独立した
電気回路同士を第１層において、すべて接続（プリショ
ート）した状態で製造したものである。
【０００９】各回路をあらかじめ接続されたスクリーン
マスクを作製し、第１層の回路印刷の際にこのマスクを
使用することで、回路間の接続は容易に行える。これに
より、焼成中はすべての回路が電気的に同電位であるた
めに金属イオンの移動は全く発生せずに、焼成後の電気
的な不良を発生することもない。
【００１０】焼成後には、金属カッター、レーザー、な
どにより所定の位置の導体を切断することにより、独立
な回路は独立な状態にもどし、基板本来の電気的機能を
有する状態にする。
【００１１】本発明のガラスセラミック基板によれば、
従来問題となっていたイオン移動の駆動力が焼成工程に
おける８５０〜１０００℃の温度下での回路間での電位
差発生によるものであるので、焼成時にこれらの回路間
を接続（プリショート）しておけば、電気的に同電位で
あるため、金属イオンの移動は全く起こらない。したが
って、焼成時のショート不良は発生しない。
【００１２】
【発明の実施の形態】ガラスセラミック層を絶縁層１と
し、導体層２をＡｇ、Ｃｕとして、断面図が図１となる
ような評価基板を作製する。図中のｘμm は、導体間の
距離を表す。さらにこの評価基板を上から見た図が図２
である。図２（ａ）は従来技術による基板であり、図２
（ｂ）が本発明の基板である。焼成前には、プリショー
トしてあるが、焼成後に不要なパターンを取り除いてあ
る。
【００１３】表１はこれらの基板を焼成した後に回路間
の電気抵抗を測定した結果を示している。表１からも明
らかなように、本発明により、電気的に信頼性の高いガ
ラスセラミック多層基板を容易に得ることができる。
【００１４】
【表１】
【００１５】
【発明の効果】本発明によれば、高密度微細配線でしか
も高速化が期待できるガラスセラミック多層基板を、焼
成工程中に電気的不良を発生させず、高い信頼性を有し
た状態で提供することが可能である。
【図面の簡単な説明】
【図１】本発明の、ガラスセラミック層を絶縁層とし導
体層をＡｇ、Ｃｕとしてた評価基板の断面図である。
【図２】図１の評価基板を上から見た図であり、（ａ）
は従来技術による基板、（ｂ）は本発明による基板を示
す図である。
【符号の説明】
１ ガラスセラミック絶縁層 ２ 導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】焼成前には接続されていたガラスセラミッ
    ク絶縁層上の導体を、焼成後に切断することによって回
    路を形成したことを特徴とするガラスセラミック基板。
  2. 【請求項２】焼成前には接続されていたガラスセラミッ
    ク絶縁層上の導体を、焼成後に切断することによって回
    路を形成し、さらにこれを積層することを特徴とするガ
    ラスセラミック多層基板。
  3. 【請求項３】電気的機能として独立すべき複数の回路が
    接続された状態よりなる導体をガラスセラミック絶縁層
    上に形成する工程と、前記導体が形成されたガラスセラ
    ミック絶縁層を焼成する工程と、焼成後に前記道体層を
    独立した複数の回路に切断する工程とを有することを特
    徴とするガラスセラミック基板の製造方法。
JP8095414A 1996-04-17 1996-04-17 ガラスセラミック基板とその製造方法 Pending JPH09283654A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8095414A JPH09283654A (ja) 1996-04-17 1996-04-17 ガラスセラミック基板とその製造方法
US08/842,778 US5948192A (en) 1996-04-17 1997-04-17 Glass-ceramic substrate and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8095414A JPH09283654A (ja) 1996-04-17 1996-04-17 ガラスセラミック基板とその製造方法

Publications (1)

Publication Number Publication Date
JPH09283654A true JPH09283654A (ja) 1997-10-31

Family

ID=14137032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8095414A Pending JPH09283654A (ja) 1996-04-17 1996-04-17 ガラスセラミック基板とその製造方法

Country Status (2)

Country Link
US (1) US5948192A (ja)
JP (1) JPH09283654A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19961537B4 (de) * 1998-12-24 2006-02-09 Murata Mfg. Co., Ltd., Nagaokakyo Verfahren zur Herstellung einer Glaskeramiktafel

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407710B2 (ja) * 2000-04-26 2003-05-19 株式会社村田製作所 誘電体線路の製造方法
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
US20040230289A1 (en) * 2003-05-15 2004-11-18 Scimed Life Systems, Inc. Sealable attachment of endovascular stent to graft

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230790A (ja) * 1989-03-03 1990-09-13 Toshiba Corp セラミックス回路基板の製造方法
JPH0778904A (ja) * 1993-07-13 1995-03-20 Matsushita Electric Works Ltd プリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5148166A (en) * 1974-10-22 1976-04-24 Nippon Electric Co Tasohaisenkibanno seizohoho
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
JPH04221888A (ja) * 1990-12-21 1992-08-12 Matsushita Electric Ind Co Ltd セラミック配線基板とその製造方法
US5292624A (en) * 1992-09-14 1994-03-08 International Technology Research Institute Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230790A (ja) * 1989-03-03 1990-09-13 Toshiba Corp セラミックス回路基板の製造方法
JPH0778904A (ja) * 1993-07-13 1995-03-20 Matsushita Electric Works Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19961537B4 (de) * 1998-12-24 2006-02-09 Murata Mfg. Co., Ltd., Nagaokakyo Verfahren zur Herstellung einer Glaskeramiktafel

Also Published As

Publication number Publication date
US5948192A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
KR970004759B1 (ko) 다층회로를 제작하는 방법
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
US4914260A (en) Ceramic multi-layer printed circuit boards
JP3351043B2 (ja) 多層セラミック基板の製造方法
JPH09283654A (ja) ガラスセラミック基板とその製造方法
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JPH0234461B2 (ja) Hienkeipinanaakitasojudentaikibanoyobisonoseizohoho
JP2005268672A (ja) 基板
JPS60117796A (ja) 多層配線基板及びその製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JP2005039071A (ja) セラミック積層デバイスの製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2569716B2 (ja) 多層厚膜ｉｃ基板の製造法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPH0645757A (ja) 多層セラミック基板およびその製造方法
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPS6164189A (ja) セラミツク多層配線基板の製造方法
JPS5992599A (ja) 厚膜混成集積回路の製造方法
JPS5864093A (ja) 多層配線基板
JPH0677665A (ja) 多層回路基板及びその製法
JPH0537156A (ja) 多層回路基板及びその製造方法
JPH06268376A (ja) 多層回路基板の製造方法
JPS62119951A (ja) 多層配線基板
JPS63102398A (ja) セラミツク回路基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990615