JPH07130736A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07130736A
JPH07130736A JP6060933A JP6093394A JPH07130736A JP H07130736 A JPH07130736 A JP H07130736A JP 6060933 A JP6060933 A JP 6060933A JP 6093394 A JP6093394 A JP 6093394A JP H07130736 A JPH07130736 A JP H07130736A
Authority
JP
Japan
Prior art keywords
film
layer
wiring
palladium
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6060933A
Other languages
English (en)
Other versions
JP3256623B2 (ja
Inventor
Masahiro Miyata
雅弘 宮田
Hirokazu Ezawa
弘和 江澤
Naoaki Kogure
直明 小榑
Manabu Tsujimura
学 辻村
Takemasa Ohira
武征 大平
Hiroaki Inoue
裕章 井上
Yukio Ikeda
幸雄 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Original Assignee
Ebara Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp filed Critical Ebara Corp
Priority to JP06093394A priority Critical patent/JP3256623B2/ja
Priority to US08/249,127 priority patent/US5500559A/en
Priority to DE69425348T priority patent/DE69425348T2/de
Priority to EP94108251A priority patent/EP0628998B1/en
Priority to KR1019940011715A priority patent/KR0155004B1/ko
Publication of JPH07130736A publication Critical patent/JPH07130736A/ja
Priority to US08/544,453 priority patent/US5656542A/en
Application granted granted Critical
Publication of JP3256623B2 publication Critical patent/JP3256623B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は、多層配線構造を有する半導体装置に
おいて、アルミニウムよりも抵抗値の低い配線を簡単に
形成できるようにすることを最も主要な特徴とする。 【構成】たとえば、シリコン基板１１上に絶縁膜１２を
堆積させ、この絶縁膜１２に所定の配線パターンにした
がって凹状の溝１３を形成する。その上に、チタンおよ
びパラジウムを順に堆積させ、チタン膜１４とパラジウ
ム膜１５とを形成する。さらに、その上に、電解鍍金に
より銀膜１６を堆積させるとともに、ポリッシングによ
って溝状の配線１７を形成する。この後、約７００℃で
焼鈍処理し、チタン膜１４とパラジウム膜１５とを合金
化して金属間化合物１８を形成する。これにより、アル
ミニウムよりも抵抗値の低い多層構造の配線を得る構成
となっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば多層配線構
造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置における多層配線は次
のようにして形成されている。たとえば、図６に示すよ
うに、まず、半導体基板１上に絶縁膜２が熱酸化によっ
て形成され、さらにこの上にアルミニウムまたはこれを
主成分とする合金３がスパッタ法により成膜される（同
図（ａ））。
【０００３】次いで、この成膜された合金３が周知のリ
ソグラフィ工程により所定の形状にパターニングされ
て、第１層目の配線４が形成される（同図（ｂ））。そ
して、層間絶縁膜５がさらに上から堆積された後、この
層間絶縁膜５に第１層目の配線４と接続するためのＶｉ
ａホール６が開孔される（同図（ｃ））。
【０００４】しかる後、アルミニウムなどにより第２層
目の配線７が形成されて、これがＶｉａホール６を介し
て第１層目の配線４と接続される（同図（ｄ））。これ
により、第１層目の配線４と第２層目の配線７とからな
る多層の配線が形成されるようになっている。
【０００５】しかしながら、近年、半導体の高集積化が
進につれ、配線の幅が狭くなりつつある。このため、Ｅ
Ｍ（エレクトロマイグレーション）などの信頼性の点
で、従来のアルミニウムを主成分とする配線では限界が
見え始めている。
【０００６】また、デバイスの高速化にともない、配線
抵抗による信号伝達などの遅延が顕在化しつつあり、さ
らなる配線の低抵抗化が望まれている。従来のＬＳＩ
（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃ
ｉｒｃｕｉｔ）技術においては、アルミニウムよりも抵
抗値の低い銀（Ａｇ）や銅（Ｃｕ）などの成膜が可能で
ある。しかし、ＡｇやＣｕなどはエッチング加工が困難
であるなどの理由により、配線の実用化には至っていな
い。
【０００７】
【発明が解決しようとする課題】上記したように、従来
においては、半導体の高集積化やデバイスの高速化にと
もない、配線の信頼性や遅延が問題化しつつあるという
欠点があった。そこで、この発明は、より低抵抗で、信
頼性の高い配線を簡単に形成することが可能な半導体装
置およびその製造方法を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、基板に、金属
間化合物を形成しうる合金系材料からなる第１と第２の
層、およびこの第２の層と全率固溶体を形成しうる第３
の層をそれぞれ成膜し、前記第１，第２の層の合金化に
より金属間化合物相を形成してなる配線を有する構成と
されている。
【０００９】また、この発明の半導体装置の製造方法に
あっては、基板に配線用の溝部を形成し、この溝部に対
して、金属間化合物を形成しうる合金系材料からなる第
１と第２の層、およびこの第２の層と全率固溶体を形成
しうる第３の層を順に成膜し、この後、前記第１，第２
の層が金属間化合物を形成しうる温度にて焼鈍すること
により、前記第１，第２の層を合金化し、この合金化さ
れてなる金属間化合物相と前記第３の層とにより配線を
形成するようになっている。
【００１０】
【作用】この発明は、上記した手段により、簡便な成膜
方法により配線を形成できるようになるため、配線とし
てアルミニウムよりも抵抗値の低い金属を用いることが
可能となるものである。
【００１１】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる半導体装置の
配線の作成工程を概略的に示すものである。
【００１２】たとえば、まず、半導体基板または回路基
板などのシリコン（Ｓｉ）基板１１上に、絶縁膜（Ｓｉ
Ｏ2 ）１２が堆積される。この絶縁膜１２には、所定の
配線パターンにしたがって凹状の溝１３が形成される
（同図（ａ））。
【００１３】次いで、その上に、スパッタ法またはＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により、たとえば合金系材料であるチタン
（Ｔｉ）および貴金属材料であるパラジウム（Ｐｄ）が
順に堆積される（同図（ｂ））。
【００１４】この場合、たとえば第１の層であるチタン
膜１４の厚さは約１００ｎｍとされ、第２の層であるパ
ラジウム膜１５の厚さは約５０ｎｍとされる。しかる
後、たとえば上記パラジウム膜１５を陰極とする電解鍍
金が行われ、上記パラジウム膜１５の上に、第３の層で
ある銀（Ａｇ）膜１６が形成される（同図（ｃ））。
【００１５】そして、上記溝１３を除いた部分の銀膜１
６などがポリッシングによって研磨されることにより、
溝状の配線１７が形成される。この後、たとえばアルゴ
ン（Ａｒ）や窒素（Ｎ2 ）などの不活性ガス雰囲気中に
おいて、約７００℃で焼鈍処理されることにより、チタ
ン膜１４とパラジウム膜１５とが合金化されて金属間化
合物１８が形成される（以上、同図（ｄ））。
【００１６】なお、不活性ガスによる焼鈍処理に限ら
ず、たとえば真空アニールなどの処理によっても合金化
は可能である。こうして、チタンおよびパラジウムの合
金（金属間化合物１８）と、アルミニウムよりも抵抗値
の低い銀による溝状の配線１７とからなる、多層構造の
配線が得られる。
【００１７】なお、上記の焼鈍処理においては、一旦、
パラジウム膜１５内より銀膜１６中にパラジウムが拡散
されて固溶体が形成されることにより、銀の比抵抗値が
増加されることが懸念される。
【００１８】しかし、焼鈍温度の上昇により、チタン膜
１４とパラジウム膜１５とが合金化されて金属間化合物
１８が形成されることで、増加された銀の比抵抗値は減
少されることになる。
【００１９】図２は、銀の比抵抗値の焼鈍温度に対する
依存特性を示すものである。ここでは、たとえばシリコ
ン基板１１上に、絶縁膜１２とチタン膜１４とをそれぞ
れ１００ｎｍ、パラジウム膜１５を５０ｎｍ、銀膜１６
を６００ｎｍの各膜厚で成膜したものをサンプルとし、
焼鈍温度（横軸）と成膜直後の比抵抗値に対する焼鈍後
の比抵抗値の比（縦軸）との関係が示されている。
【００２０】この図からも明らかなように、一旦は増加
した銀の比抵抗値が焼鈍温度の上昇にともなって徐々に
減少し、８００℃までアニールした後においては、アニ
ール前と同等の値となることが理解できる（図中の黒い
丸）。
【００２１】また、７００℃までアニールしたサンプル
を、再度、５００℃で処理した場合においては、比抵抗
値がさほど変化しないことも分かった（図中の黒い四
角）。次に、図３，図４を参照して、上記したチタン／
パラジウム／銀からなる配線の、焼鈍温度の上昇にとも
なう構造および深さ方向の組成変化について説明する。
【００２２】図３は、薄膜Ｘ線回折測定を行った際の結
果を示すものである。ここでは、たとえばシリコン基板
１１上に、絶縁膜１２とチタン膜１４とをそれぞれ１０
０ｎｍ、パラジウム膜１５を５０ｎｍ、銀膜１６を５０
０ｎｍの各膜厚で成膜したものをサンプルとしている。
【００２３】この場合、Ｘ線の波長（ＣｕＫα）λを
０．１５４０５ｎｍ、その入射角θを５°とした測定条
件の元で、角度を横軸に、Ｘ線の反射強度を縦軸に、成
膜直後と焼鈍温度が４００℃，６００℃，８００℃のと
きとをそれぞれ示している。
【００２４】図４は、オージェ（Ａｕｇｅｒ）分光分析
による、銀膜１６の深さ方向の組成分析結果を示すもの
である。この場合、図３に示した薄膜Ｘ線回折測定に用
いたものと同じものをサンプルに用い、横軸にスパッタ
リング時間（ｍｉｎ）を、縦軸に相対濃度（％）をと
り、成膜直後と焼鈍温度が４００℃，６００℃のときと
をそれぞれ示している。
【００２５】これらの図より、焼鈍温度が６００℃以上
でチタンおよびパラジウムによる金属間化合物１８の形
成が認められ、銀の中に固溶しているパラジウムも減少
していくことが判明した。
【００２６】すなわち、金属間化合物１８が形成される
際に、銀膜１６中に固溶しているパラジウムが吸い出さ
れることにより、一旦は増加された銀の比抵抗値は減少
されることになる。
【００２７】上記したように、簡便な成膜方法により配
線を形成できるようにしている。すなわち、簡便な成膜
法である電解鍍金によって銀による配線を形成できるよ
うにしている。これにより、エッチング加工が困難であ
るなどの理由から実現されていなかった、アルミニウム
よりも抵抗値の低い銀を配線に用いることが可能とな
る。したがって、配線の低抵抗化が図れ、デバイスの高
速化に容易に対応できるようになるとともに、半導体の
高集積化に対しても高い信頼性を確保し得るものであ
る。
【００２８】また、従来の製造においては、アルミニウ
ムの融点の関係上、さほど高温のプロセスを使用できな
かった。これに対し、本実施例の銀を用いた場合には、
この制約がなくなる。このため、プロセスの選択の自由
度を増すことができる。
【００２９】しかも、ポリッシングにより表面は平坦な
埋め込み型の配線を形成するようにしている。このた
め、多層配線構造とした場合にも、従来品にみられるよ
うな段差ｄ（図６参照）が生じることがない。したがっ
て、この段差ｄに起因する配線の段線などの不良を低減
できるなど、有用である。
【００３０】なお、上記実施例においては、チタン膜の
厚さを約１００ｎｍとし、パラジウム膜の厚さを約５０
ｎｍとした場合について説明したが、これに限らず、た
とえばチタンの膜厚を４０ｎｍとし、パラジウムの膜厚
を２０ｎｍとすることも可能である。
【００３１】図５は、銀の比抵抗値の焼鈍温度に対する
依存特性を、チタンとパラジウムの膜厚を変えて示すも
のである。ここでは、たとえばチタン膜１４を１００ｎ
ｍ、パラジウム膜１５を５０ｎｍの各膜厚で成膜したも
のを第１のサンプルとし、同じくチタン膜１４を４０ｎ
ｍ、パラジウム膜１５を２０ｎｍの各膜厚で成膜したも
のを第２のサンプルとし、同じくチタン膜１４を２０ｎ
ｍ、パラジウム膜１５を５０ｎｍの各膜厚で成膜したも
のを第３のサンプルとしている。
【００３２】また、そのときのシリコン基板１１上の絶
縁膜１２は１００ｎｍの膜厚で、銀膜１６は５００ｎｍ
の膜厚でそれぞれ成膜した。この場合、焼鈍温度（縦
軸）と成膜直後の比抵抗値に対する焼鈍後の比抵抗値の
比（縦軸）との関係が示されている。
【００３３】この図から、チタン膜１４を４０ｎｍ、パ
ラジウム膜１５を２０ｎｍの各膜厚で成膜したとき（第
２のサンプル）が、いずれの温度にてアニールした場合
においても、銀の比抵抗値が最も小さくなることが分か
った。
【００３４】このように、チタンの膜厚はパラジウムの
膜厚よりも厚い方が好ましい。また、チタンの膜厚とパ
ラジウムの膜厚とを等しくした場合にも、ある程度の効
果は期待できる。
【００３５】いずれにしても、パラジウムの膜厚は１０
０ｎｍ（≠０）以下にすることが望ましく、パラジウム
をチタンに対して十分に薄くするか、もしくはパラジウ
ムを銀に対して十分に薄くするようにすれば良い。
【００３６】また、焼鈍温度を７００℃（チタン膜の厚
さを約１００ｎｍ、パラジウム膜の厚さを約５０ｎｍと
した場合）としたが、焼鈍温度については、それぞれの
膜厚に応じて合金化に最適な温度とすれば良い。
【００３７】さらに、第３の層としての銀を鍍金により
成膜する場合について説明したが、銀はスパッタ法など
により成膜することも可能である。また、たとえば金
（Ａｕ）や銅（Ｃｕ）などを用いることも可能である。
いずれの場合にも、金属間化合物を形成する第１の層が
チタンに、第２の層がパラジウムに限定されるものでは
ない。その他、この発明の要旨を変えない範囲におい
て、種々変形実施可能なことは勿論である。
【００３８】
【発明の効果】以上、詳述したようにこの発明によれ
ば、より低抵抗で、信頼性の高い配線を簡単に形成する
ことが可能な半導体装置およびその製造方法を提供でき
る。
【図面の簡単な説明】
【図１】この発明の一実施例にかかる半導体装置の配線
の作成工程を概略的に示す断面図。
【図２】同じく、銀膜の比抵抗値の焼鈍温度に対する依
存特性について説明するために示す図。
【図３】同じく、薄膜Ｘ線回折測定の結果について説明
するために示す図。
【図４】同じく、オージェ分光分析による銀膜の深さ方
向の組成分析結果について説明するために示す図。
【図５】同じく、銀の比抵抗値の焼鈍温度に対する依存
特性を、チタンとパラジウムの膜厚を変えて説明するた
めに示す図。
【図６】従来技術とその問題点を説明するために示す配
線作成工程にかかる断面図。
【符号の説明】
１１…シリコン基板（基板）、１２…絶縁膜、１３…
溝、１４…チタン膜（第１の層）、１５…パラジウム膜
（第２の層）、１６…銀膜（第３の層）、１７…配線、
１８…金属間化合物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小榑 直明 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 辻村 学 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 大平 武征 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 井上 裕章 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 池田 幸雄 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板に、金属間化合物を形成しうる合金
    系材料からなる第１と第２の層、およびこの第２の層と
    全率固溶体を形成しうる第３の層をそれぞれ成膜し、前
    記第１，第２の層の合金化により金属間化合物相を形成
    してなる配線を有することを特徴とする半導体装置。
  2. 【請求項２】 前記第２の層が合金系材料である貴金属
    材料からなり、この層の上に前記第３の層を鍍金法によ
    り成膜することを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記第１，第２，第３の各層が、それぞ
    れチタン、パラジウム、銀であることを特徴とする請求
    項１に記載の半導体装置。
  4. 【請求項４】 前記パラジウムからなる第２の層の厚さ
    が、前記チタンからなる第１の層の厚さと同じか、もし
    くはそれ以下であることを特徴とする請求項３に記載の
    半導体装置。
  5. 【請求項５】 前記パラジウムからなる第２の層の厚さ
    が１００ｎｍ以下であることを特徴とする請求項４に記
    載の半導体装置。
  6. 【請求項６】 基板に配線用の溝部を形成し、 この溝部に対して、金属間化合物を形成しうる合金系材
    料からなる第１と第２の層、およびこの第２の層と全率
    固溶体を形成しうる第３の層を順に成膜し、 この後、前記第１，第２の層が金属間化合物を形成しう
    る温度にて焼鈍することにより、前記第１，第２の層を
    合金化し、 この合金化されてなる金属間化合物相と前記第３の層と
    により配線を形成してなることを特徴とする半導体装置
    の製造方法。
JP06093394A 1993-05-28 1994-03-30 半導体装置の製造方法 Expired - Lifetime JP3256623B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP06093394A JP3256623B2 (ja) 1993-05-28 1994-03-30 半導体装置の製造方法
US08/249,127 US5500559A (en) 1993-05-28 1994-05-25 Semiconductor device and method for manufacturing the same
DE69425348T DE69425348T2 (de) 1993-05-28 1994-05-27 Verbindungsschicht für Halbleiterbauelement und Verfahren zu ihrer Herstellung
EP94108251A EP0628998B1 (en) 1993-05-28 1994-05-27 Wiring layer for semi conductor device and method for manufacturing the same
KR1019940011715A KR0155004B1 (ko) 1993-05-28 1994-05-27 반도체장치 및 그의 제조방법
US08/544,453 US5656542A (en) 1993-05-28 1995-10-18 Method for manufacturing wiring in groove

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-127117 1993-05-28
JP12711793 1993-05-28
JP06093394A JP3256623B2 (ja) 1993-05-28 1994-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07130736A true JPH07130736A (ja) 1995-05-19
JP3256623B2 JP3256623B2 (ja) 2002-02-12

Family

ID=26401987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06093394A Expired - Lifetime JP3256623B2 (ja) 1993-05-28 1994-03-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5500559A (ja)
EP (1) EP0628998B1 (ja)
JP (1) JP3256623B2 (ja)
KR (1) KR0155004B1 (ja)
DE (1) DE69425348T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219920A (ja) * 1998-01-30 1999-08-10 Ebara Corp めっき装置
JP2000040742A (ja) * 1998-06-22 2000-02-08 Stmicroelectronics Inc ダマスク方法による銀メタリゼ―ション
CN111029417A (zh) * 2019-12-02 2020-04-17 上海集成电路研发中心有限公司 一种光电探测器及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
JP2679680B2 (ja) * 1995-04-24 1997-11-19 日本電気株式会社 半導体装置の製造方法
US6020266A (en) 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6169024B1 (en) 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
TWI251920B (en) * 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
WO2009058310A1 (en) 2007-10-30 2009-05-07 Visionware Llc Progressive reading and intermediate distance lens defined by employment of a zernike expansion
KR102165201B1 (ko) 2020-06-22 2020-10-13 주식회사 세화 프라이버시 필터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082568A (en) * 1977-05-10 1978-04-04 Joseph Lindmayer Solar cell with multiple-metal contacts
JPS5688339A (en) * 1979-12-21 1981-07-17 Hitachi Ltd Dhd-sealed semiconductor device
DE3511082A1 (de) * 1985-03-27 1986-10-02 Telefunken electronic GmbH, 7100 Heilbronn Solarzelle
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
JP2779207B2 (ja) * 1989-06-06 1998-07-23 富士通株式会社 半導体装置の製造方法
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
US5240497A (en) * 1991-10-08 1993-08-31 Cornell Research Foundation, Inc. Alkaline free electroless deposition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219920A (ja) * 1998-01-30 1999-08-10 Ebara Corp めっき装置
JP2000040742A (ja) * 1998-06-22 2000-02-08 Stmicroelectronics Inc ダマスク方法による銀メタリゼ―ション
CN111029417A (zh) * 2019-12-02 2020-04-17 上海集成电路研发中心有限公司 一种光电探测器及其制备方法

Also Published As

Publication number Publication date
DE69425348D1 (de) 2000-08-31
KR0155004B1 (ko) 1998-12-01
US5500559A (en) 1996-03-19
DE69425348T2 (de) 2001-01-25
JP3256623B2 (ja) 2002-02-12
EP0628998A1 (en) 1994-12-14
EP0628998B1 (en) 2000-07-26

Similar Documents

Publication Publication Date Title
KR910002455B1 (ko) 반도체장치 제조방법
EP0535864B1 (en) Fabrication of a conductive region in electronic devices
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
US6573607B2 (en) Semiconductor device and manufacturing method thereof
US20040147104A1 (en) Method of barrier-less integration with copper alloy
US6469609B2 (en) Method of fabricating silver inductor
US5656542A (en) Method for manufacturing wiring in groove
JPH0653163A (ja) 集積回路障壁構造体とその製法
JPH07130736A (ja) 半導体装置およびその製造方法
CN100350604C (zh) 具有双覆盖层的半导体器件的互连及其制造方法
EP0903781B1 (en) Method of forming embedded copper interconnections
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
US5953628A (en) Method for forming wiring for a semiconductor device
US20020081839A1 (en) Semiconductor device and method for manufacturing the same
JP4783833B2 (ja) 半導体装置
JP2819869B2 (ja) 半導体装置の製造方法
JP3137719B2 (ja) 半導体装置の製造方法
JP2753098B2 (ja) 半導体装置の製造方法
US20050064705A1 (en) Method for producing thin metal-containing layers having a low electrical resistance
JPH08250495A (ja) 積層配線膜の形成方法
JPH06163541A (ja) 集積回路装置及びその製造方法
JPH0487336A (ja) 半導体装置の配線形成方法
JP3039078B2 (ja) 半導体装置の製造方法
JPH04317332A (ja) 半導体装置及びその製造方法
JPH0587174B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 12

EXPY Cancellation because of completion of term