KR0155004B1 - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR0155004B1
KR0155004B1 KR1019940011715A KR19940011715A KR0155004B1 KR 0155004 B1 KR0155004 B1 KR 0155004B1 KR 1019940011715 A KR1019940011715 A KR 1019940011715A KR 19940011715 A KR19940011715 A KR 19940011715A KR 0155004 B1 KR0155004 B1 KR 0155004B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
metal
film
silver
Prior art date
Application number
KR1019940011715A
Other languages
English (en)
Inventor
마사히로 미야따
히로까즈 에자아
나오아끼 오구레
마나부 쓰지무라
다께유끼 오오다히라
히로아끼 이노우에
유끼오 이께다
Original Assignee
노리찌까 겐스께
가부시끼가이샤 도시바
후지무라 히로유끼
가부시끼가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노리찌까 겐스께, 가부시끼가이샤 도시바, 후지무라 히로유끼, 가부시끼가이샤 에바라 세이사꾸쇼 filed Critical 노리찌까 겐스께
Application granted granted Critical
Publication of KR0155004B1 publication Critical patent/KR0155004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체장치 및 그의 제조방법에서는, 절연막이 실리콘 기판위에 퇴적되며, 요홈이 소정된 배선패턴에 따라 절연막 내에 형성된다. 티탄과 팔라듐이 절연막위에 차례로 퇴적되어 각각 티탄막과 팔라듐막을 형성한다. 은막이 전기 도금에 의해 팔라듐 막위에 형성되고, 폴리슁에 의해 홈형상의 은 배선층이 형성된다.
얻어지는 구조체는 약 700℃의 온도에서 소둔되며, 금속간 화합물이 티탄막과 팔라듐막의 상호 합금화에 의해 형성된다. 결과적으로, 알루미늄 보다 낮은 비저항을 가진 매립형 배선층이 은 배선층과 금속간 화합물에 의해 구성된다.

Description

반도체장치 및 그의 제조방법
제1a 내지 1d도는 종래의 배선층형성 공정을 보여주는 단면도이고,
제2a 내지 2d도는 본 발명의 한 실시예에 의한 반도체장치의 배선층 형성 공정을 약시하는 단면도이고,
제3도는 은막의 비저항의 소둔온도 의존성을 보여주는 도면이고,
제4a 내지 4d도는 박막에 대한 X선 회절측정의 결과를 설명하는 도면이고,
제5a 내지 5c도는 오오저 전자 분광분석법을 사용하여 깊이 방향으로의 은막조성의 해석결과를 설명하는 도면이고,
제6도는 각각 다른 두께를 가진 티탄막과 팔라듐막에 대해 은막의 비저항의 소둔온도 의존성을 보여주는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 기판 2 , 12 : 절연막
3 : 합금 4 : 제1배선층
5 : 층간절연막 6 : 비아홀
7 : 제2배선층 13 : 홈
14 : 티탄막 15 : 팔라듐막
16 : 은막 17 : 홈형상배선층
본 발명은 반도체장치 및 그의 제조방법에 관한 것이다.
제1a도 내지 1d도는 반도체장치의 배선구조를 제조하는 종래 공정의 예를 보여준다.
먼저 절연막(2)을 반도체기판(1) 위에 열적으로 산화하여 형성시키고, 그런 뒤 알루미늄(A1) 또는 알루미늄(A1)을 주성분으로서 함유하는 합금을 스퍼터링에 의해 절연판(2)위에 형성시킨다(제1a도).
그렇게 형성된 합금(3)을 주지의 리토그래피 공정에 의해 소정형상을 갖도록 패터닝하여 제1배선층(4)을 형성한다(제1b도).
층간 절연막(5)을 얻어진 구조위에 퇴적하고 그런 뒤 via홀(6)을 막(5)에 형성한다(제1c도).
그런 뒤, 알루미늄 또는 알루미늄을 주성분으로 함유하는 합금으로 형성된 제2배선층(7)을 층간절연막(5)위에 형성시키고 via(6)을 통하여 제1배선층(4)에 접속한다(제1d도). 그래서 제2배선층(4)과 제1배선층(7)으로 된 다층배선층을 형성시킨다.
그러나, 배선층의 폭은 최근에 있어 반도체장치의 고집적도 공정에 따라 보다 좁아졌다. 그런이유 때문에, 알루미늄을 함유하는 종래의 배선층은 EM(electromigration)등의 신뢰성에 있어 거의 그 한계에 도달했다.
반도체장치의 고속동작에 수반하여 신호전송은 배선저항으로 인해 현저한 지연이 일어나므로, 배선저항을 더욱 감소시킬 필요가 있다.
LSI(Large Scale Integration Circuit)를 조립하는 종래기술에 의하면, 알루미늄보다 낮은 저항을 가진 Ag(은) 또는 Cu(구리)의 층의 형성이 가능하다. 그러나 은이나 구리는 에칭하기 곤란하기 때문에 이들중 어느것도 배선층형성에 사용되지 않았다.
따라서 고신뢰성의 배선구조를 가진 반도체장치 및 그의 제조방법을 제공하는 것이 본 발명의 목적이다.
본 발명의 한 양태에 따라, 기판위에 형성된 제1금속층; 제1금속층 위에 형성된 제2금속층; 및 제2금속층위에 형성되어 있고 제2금속층과 함께 연속(전율)고용체를 형성할 수 있는 성질을 가진 제3금속층으로 되어 있으며, 그리하여 제1금속층과 제2금속층의 금속간 화합물과 제3금속층이 배선층을 구성하는, 반도체장치가 제공된다.
본 발명의 다른 양태에 따라, 기판; 기판위에 형성된 절연막; 절연막위에 형성된 배선홈부분; 및 적어도 배선 홈부분에 형성된 제1금속층, 제1금속층위에 형성된 제2금속층 및 제2금속층위에 형성된 제3금속층을 포함하는 배선층으로 되어 있으며, 제1금속층과 제2금속층이 금속간 화합물을 구성하고 제3금속층은 제2금속층과 함께 연속고용체를 형성할 수 있는 성질을 갖고 있는, 반도체장치가 제공된다.
본 발명의 더욱 다른 양태에 따라, 기판위에 절연막을 형성하며; 절연막위에 배선홈부분을 형성하며; 배선 홈부분이 형성된 절연막위에 제1금속층을 형성하며; 제1금속층과 함께 금속간 화합물을 형성하도록 제1금속층위에 제2금속층을 형성하며; 제2금속층위에 제3금속층을 형성하고, 그리하여, 제2금속층과 함께 연속고용체를 형성할 수 있는 성질을 가진 이 제3금속층으로부터 배선층을 형성하며; 제1금속층과 제2금속층을 소둔하여 금속간 화합물을 형성하며; 금속간 화합물과 제3금속층에 의해 매립형배선층을 구성하는 단계들로 되어 있는, 반도체장치를 제조하는 방법이 제공된다.
본 발명의 추가의 목적과 이점은 다음의 설명에서 밝혀질 것이고, 부분적으로는 그 설명으로부터 자명할 것이며, 발명의 실시에 의해 알게 될 것이다. 본 발명의 목적과 이점은, 첨부된 특허청구의 범위에 특히 지적된 수단 및 조합에 의해 실현, 획득될 것이다.
본원에 포함되어 있고, 명세서의 일부를 이루는 첨부도면은 본 발명의 바람직한 실시예를 예시하며, 이 도면은 상기한 일반적설명 및 후술하는 바람직한 실시예의 상세한 설명과 함께 본 발명의 원리를 설명하게 될 것이다.
이제 본 발명의 실시예를 첨부도면을 참고하여 상술하겠다.
제2a도 내지 2d도는 반도체장치의 배선구조체를 형성하는 공정을 약시한다.
먼저 반도체기판, 회로기판과 같은 실리콘(Si)기판(11)위에 절연막(SiO2)(12)을 퇴적한다. 소정된 배선패터닝에 의해 절연막(12)에 요홈(13)을 형성한다(제2a도).
예컨대, 그런뒤에는 귀금속인 티탄(Ti)과 팔라듐(Pd)을 스퍼터링 또는 CVD(화학증착)에 의해 절연막(12)위에 순차로 퇴적하여 제1금속층인 티탄막(14)과 제2금속층인 팔라듐 막(15)을 형성한다(제2b도). 이 경우, 티탄막(14)의 두께는 약 100nm이고, 팔라듐막(15)의 두께는 약 50nm이다.
그런 뒤, 예컨대 팔라듐막(15)을 음극으로 사용하여 전기도금하여 이 막위에 제3금속층인 은(Ag)막(16)을 형성시킨다(제2c도).
홈(13)내에 형성된 은막부분 이외의 은막(16)을 연마에 의해 제거하여 홈형상의 배선층(17)을 형성한다.
그런뒤, 얻어진 구조체는 아르곤(Ar)과 질소(N2)와 같은 불활성가스의 분위기에서 약 700℃의 온도에서 소둔되고, 티탄막(14)과 팔라듐막(15)은 서로 합금화되어 금속간 화합물(18)을 형성한다(제2d도). 예컨대 막들(14 및 15)의 합금은 불활성가스 분위기에서의 소둔뿐아니라 진공소둔에 의해서도 얻어질 수 있다.
결과적으로 각각 티탄과 팔라듐의 합금(금속간 화합물 18)과 그 비저항(저항률)이 알루미늄의 비저항보다 낮은 은으로 된 홈형상의 배선층(17)을 가진 배선층(19)이 얻어진다.
상기한 본 발명의 다층배선층은, 층간 절연막이 퇴적하는 점, via홀이 형성되는 점 및 제2(상부)배선층이 형성되는 점에서 종래의 것과 유사하다.
상기한 소둔처리에 있어서, 팔라듐은 팔라듐막(15)으로부터 은막(16)내로 확산되어 고용체를 형성하기 때문에 은의 비저항은 증가할 것 같다. 그러나 상승되는 비저항은 소둔온도의 증가에 따라 티탄막(14)과 팔라듐막(15)에 의해 형성된 금속간 화합물(18)에 의해 저하된다.
제3도는 은의 비저항이 소둔온도에 어떻게 의존하는가를 보여준다.
이 도면에 있어서는, 100nm의 절연막(12), 100nm의 티탄막(14), 50nm의 팔라듐막(15) 및 600nm의 은막(16)이 실리콘기판(11)위에 형성된 것을 샘플로 사용하여, 소둔처리 후의 각 샘풍의 비저항대 막형성 직후의 각 샘플의 비저항의 비(종축)와 소둔온도(횡축)사이의 관계가 표시되어 있다.
제3도로부터 알수 있는 것처럼, 은의 비저항은 증가한 뒤 소둔온도의 상승에 따라 점차 감소한다. 소둔온도가 800℃에 도달한 뒤에는, 소둔하기 전에 설정된것과 같은 값에 유지된다(둥근흑점으로 표시됨). 또한 제3도로부터 볼 수 있는 것처럼, 700℃의 온도에서 소둔된 샘플이 500℃의 온도에서 재소둔될 때에 비저항치는 크게 변하지 않는다(정방형흑점으로 표시됨).
소둔운도의 상승과 더불어 상기한 티탄, 팔라듐 및 은으로 된 배선 층의 조직 및 조성의 변화를 이제 제4a도 내지 제4d도 및 5a도 내지 5c도를 참고하여 설명하겠다.
제4a도 내지 4d도는 박막에 대해 X선 회절측정을 하여 얻은 결과를 보여준다. 이들 도면에 있어서, 100nm의 절연막(12), 100nm의 티탄막(14), 50nm의 팔라듐막(15) 및 500nm의 은막을 각각 실리콘기판(11)위에 형성시킨 것을 샘플로 취하여, X선의 파장(CuKα)λ은 0.15405nm이고, 그의 입사각(θ)은 5°인 조건하에서, 횡축은 각도 및 종축은 X선의 반사강도를 나타낸다. 제4a도 내지 4d도는 상기막이 형성된 직후 그리고 소둔온도가 각각 400℃, 600℃ 및 800℃일때에 얻어진 측정결과를 보여준다.
제5a도 내지 5c도는 오오저(Auger)분광분석을 이용하여 깊이 방향으로의 은막(16)의 조성해석으로부터 얻어진 결과를 나타낸다.
이들 도면에서는 제4a도 내지 4d도에 표시된 것과 같은 샘플이 사용되었고 횡축은 스터퍼링시간(분)을 나타내고 종축은 상대농도(%)를 나타낸다. 제5a도 내지 5c도는 상기 막이 형성된 직후 및 소둔온도가 각각 400℃ 및 600℃때에 얻어진 해설결과를 나타낸다.
제4a도 내지 4d도 및 제5a도 내지 5c도로부터, 소둔온도가 600℃를 초과할 때 티탄과 팔라듐의 금속간 화합물(18)이 형성되며 은에 고용된 팔라듐이 감소한다는 것이 밝혀졌다. 환언하면, 금속간화합물(18)이 형성될 때에는, 은막(16)으로부터 팔라듐이 제거됨으로써 은의 증가된 비저항이 줄어든다.
상기와 같이 본 발명에 의하면, 간단한 방식으로 배선구조체가 얻어질 수 있다. 보다 상세하게는, 간단한 배선층형성 방법중의 하나인 전기도금에 의해 은의 배선층이 얻어질 수 있는 것이다.
종래에는 은이 에칭곤란으로 인해 사용되지 못했으나, 이 방법에 의해 알루미늄보다 비저항이 더 낮은 이 은을 사용할 수가 있다. 따라서, 배선층의 저항이 저하될 수 있고, 배선층이 고속반도체장치에 용이하게 적용되고 고 집적화에 있어 신뢰성을 개선할 수 있다.
반도체장치를 제조하는 종래법에서는, 알루미늄의 융점을 고려하여 고온처리가 채용될 수 없었다. 그러나, 본 발명에 있어서의 은이 사용된다면 온도제약이 제거될 수 있으며, 따라서 다양한 처리를 선택할 자유도가 증가될 수 있다. 그 위에, 본 발명의 다층배선 구조체의 표면은 연마(폴리슁)에 의해 평탄해지고 그 위에 매립형배선층이 형성되기 때문에, 제1c도에 표시된 종래구조의 단차(d)가 생기지 않을 것이다. 그래서 이 단차(d)로 인한 배선의 단선과 같은 결함은 결코 생기지 않게 된다.
상기 실시예에서, 티탄막의 두께는 약 100nm이고 팔라듐막의 두께는 약 50nm이다. 그러나, 티탄막의 두께를 40nm로 또한 팔라듐의 두께를 20nm로 설정할 수 있다.
제6도는 두께가 상이한 티탄 및 팔라듐막에 대해 은의 비저항이 처리온도에 어떻게 의존하는가를 보여준다.
예컨대 제1샘플로는 100nm의 티탄막(14)과 50nm의 팔라듐막(15)을 가진 층이 사용되었고, 제2샘플로는 40nm의 티탄막(14)과 20nm의 팔라듐막(15)을 가진 층이 사용되고, 제3샘플로는 20nm의 티탄막(14)과 50nm의 팔라듐막(15)을 가진 층이 사용되었다. 이들 각 샘플에서, 실리콘기판(11)위에 형성된 절연막(12)의 두께는 100nm이고, 은막(16)의 두께는 500nm이다. 제6도에서, 횡축은 소둔온도를 나타내고, 종축은 소둔처리후의 비저항대막 형성직후의 비저항의 비를 나타낸다.
제6도로부터 은의 비저항은 매 소둔온도에서 제2샘플을 사용할때에 최소가 된다는 것을 알 수 있다.
결과적으로, 티탄막은 팔라듐막보다 더 두꺼운 것이 바람직하다, 티탄막과 팔라듐막의 두께가 같더라도 어느 정도의 이점이 예상될 수 있다.
어느 경우에나, 팔라듐막의 두께는 100nm이하(≠0)인것이 바람직하고, 따라서 팔라듐막은 티탄막이나 은 막보다 충분히 얇게할 필요가 있다.
상기 실시예에서, (티탄막의 두께가 약 100nm이고 팔라듐막의 두께가 약 50nm일때)소둔온도는 700℃로 설정된다. 그러나 합금화의 최적온도는 각 개별두께에 따라 설정될 수 있다.
더구나, 은막은 제3금속층으로서 도금에 의해 형성된다. 그러나, 은막은 스퍼터링에 의해 형성될 수도 있다. 금(Au), 구리(Cu)등도은 대용이 될 수 있다. 어느 경우에나, 금속간 화합물 형성을 위한 제1금속층은 티탄에 한하지 않고, 또는 제2금속층은 팔라듐에 한하지 않는다.
제1, 제2 및 제3금속층의 각각은 합금으로도 또는 단일금속으로도 형성될 수 있다.
배선층의 저항을 더욱 저하시키고 그 신뢰성을 더욱 개선하기 위해서, 제1, 제2, 및 제3금속층에 추가하여 다른층이 형성될 수도 있다.
본 발명은 단순히 매립형배선층을 형성하기 위해 사용되는 것이 아니다.
본 발명의 요지의 범위에서 벗어남이 없이 여러 변경 및 수정을 할 수 있음은 말할 필요가 없다.
추가의 이점 및 변형은 이 분야의 기술자에게는 용이하게 알 수 있을 것이다. 따라서, 보다 넓은 양태에 있어서의 본 발명은 여기서 표시 및 설명된 특정상세, 대표적장치 및 예시된 실시예에 한정되지 않는다. 따라서, 첨부된 특허청구의 범위 및 그 대응물에 정의된바 전반적 발명개념의 사상 또는 범위로부터 벗어남이 없이 여러 변형이 가능할 것이다.

Claims (15)

  1. 기판과; 상기 기판상의 절연막과, 절연막은 배선홈부분을 구비하며; 상기 배선홈부분에 구현되고 제1금속 및 제2금속으로 구성된 금속간 화합물층과 금속간화합물층상에 제3금속으로 구성된 금속층을 포함하는 배선층으로 이루어지며, 상기 제3금속층은 은을 포함하고, 제3금속은 제2금속층과 함께 연속고용체를 형성할 수 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 금속간화합물의 제1금속의 양은 제2금속의 양보다 크거나 같은 것을 특징으로 하는 반도체장치.
  3. 기판과; 상기 기판상에 형성된 절연막과, 상기 절연막은 배선홈부분을 구비하며; 티탄 및 팔라듐으로 구성되는 금속간 화합물층과 상기 금속간화합물층상에 은으로 구성된 금속층을 포함하며, 상기 은은 팔라듐과 함께 연속고용체를 형성할 수 있는 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 금속간화합물층의 티탄의 양은 팔라듐의 양보다 크거나 같은 것을 특징으로 하는 반도체장치.
  5. 기판과; 상기 기판상에 형성된 절연막과; 적어도 상기 절여막 내에 형성된 배선홈부분내에 구혀되고 Ti 및 Pd층에 의해 형성되는 금속간화합물의 (Ti×Pd)층과 (Ti×Pd)층상에 형성되고 Pd층과 함께 연속고용체를 형성할 수 있는 Ag층을 포함하는 것을 특징으로 하는 반도체장치.
  6. 기판상에 절연막을 형성하는 단계; 상기 절연막의 표면상에 배선홈부분을 형성하는 단계; 상기 배선홈부분이 형성되는 상기 절연막상에 제1금속층을 형성하는 단계; 상기 제1금속층상에 제2금속층을 형성하는 단계, 상기 제2금속층은 제1금속층과 함께 금속간화합물을 형성할 수 있는 특성을 구비하며; 상기 제2금속층상에 제3금속층을 형성하는 단계, 상기 제3금속층은 상기 제2금속층과 함께 연속고용체를 형성할 수 있는 특성을 구비하며; 상기 배선홈부분 내부를 제외하고 상기 절연막상에 형성된 상기 제1금속층, 상기 제2금속층 및 상기 제3금속층을 제거하여 상기 배선홈부분 내에 잔류하는 상기 제3금속층으로부터 배선층을 형성하는 단계; 및 상기 제3금속층이 연속고용체를 형성하기 위해 상기 제2금속층과 화합될때에 상기 제3금속층의 저항 증가를 저지할 수 있는 온도에서 소둔하여 상기 제1금속층 및 상기 제2금속층으로부터 금속간화합물을 형성하는 단계로 이루어지며, 상기 금속간화합물과 상기 배선층은 상기 배선홈부분내로 매립된 매립형 배선층을 형성하고, 상기 절연막의 표면과 민면인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 제1금속층은 단일금속 및 그 금속을 함유한 합금중 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항 또는 제7항에 있어서, 상기 제1금속층은 티탄 및 티탄을 함유한 합금중 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항에 있어서, 상기 제2금속층은 단일금속 및 그 금속을 함유한 합금중 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제6항 또는 제9항에 있어서, 상기 제2금속층은 팔라듐 및 팔라듐을 함유한 합금중 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제6항에 있어서, 상기 제3금속층은 단일금속 및 그 금속을 함유한 합금중 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제6항 또는 제11항에 있어서, 상기 제3금속층은 은 및 은을 함유한 합금중 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제6항에 있어서, 상기 제2금속층은 상기 제1금속층의 두께보다 작거나 동일한 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제6항 또는 제13항에 있어서, 상기 제2금속층의 두께는 10nm보다 작은 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제6항, 제11항 및 제13항 중 어느 한 항에 있어서, 상기 제3금속층은 은 및 은을 함유한 합금중 하나를 포함하는 도금막인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019940011715A 1993-05-28 1994-05-27 반도체장치 및 그의 제조방법 KR0155004B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP12711793 1993-05-28
JP93-127117 1993-05-28
JP94-60933 1994-03-30
JP06093394A JP3256623B2 (ja) 1993-05-28 1994-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR0155004B1 true KR0155004B1 (ko) 1998-12-01

Family

ID=26401987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011715A KR0155004B1 (ko) 1993-05-28 1994-05-27 반도체장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5500559A (ko)
EP (1) EP0628998B1 (ko)
JP (1) JP3256623B2 (ko)
KR (1) KR0155004B1 (ko)
DE (1) DE69425348T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165201B1 (ko) 2020-06-22 2020-10-13 주식회사 세화 프라이버시 필터

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
JP2679680B2 (ja) * 1995-04-24 1997-11-19 日本電気株式会社 半導体装置の製造方法
US6020266A (en) 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
JP3778239B2 (ja) * 1998-01-30 2006-05-24 株式会社荏原製作所 めっき装置及びそれを用いた基板の加工方法
US6100194A (en) * 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6169024B1 (en) 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
TWI251920B (en) * 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
CA2704213A1 (en) 2007-10-30 2009-05-07 Visionware Llc Progressive reading and intermediate distance lens defined by employment of a zernike expansion
CN111029417A (zh) * 2019-12-02 2020-04-17 上海集成电路研发中心有限公司 一种光电探测器及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082568A (en) * 1977-05-10 1978-04-04 Joseph Lindmayer Solar cell with multiple-metal contacts
JPS5688339A (en) * 1979-12-21 1981-07-17 Hitachi Ltd Dhd-sealed semiconductor device
DE3511082A1 (de) * 1985-03-27 1986-10-02 Telefunken electronic GmbH, 7100 Heilbronn Solarzelle
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
JP2779207B2 (ja) * 1989-06-06 1998-07-23 富士通株式会社 半導体装置の製造方法
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
US5240497A (en) * 1991-10-08 1993-08-31 Cornell Research Foundation, Inc. Alkaline free electroless deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165201B1 (ko) 2020-06-22 2020-10-13 주식회사 세화 프라이버시 필터

Also Published As

Publication number Publication date
EP0628998A1 (en) 1994-12-14
EP0628998B1 (en) 2000-07-26
DE69425348T2 (de) 2001-01-25
US5500559A (en) 1996-03-19
JPH07130736A (ja) 1995-05-19
JP3256623B2 (ja) 2002-02-12
DE69425348D1 (de) 2000-08-31

Similar Documents

Publication Publication Date Title
JP3057054B2 (ja) 銅線の多層相互接続を形成する方法
US5656860A (en) Wiring structure for semiconductor device and fabrication method therefor
US4985750A (en) Semiconductor device using copper metallization
JP3404057B2 (ja) 電子デバイスの製造方法
US4910169A (en) Method of producing semiconductor device
US5656542A (en) Method for manufacturing wiring in groove
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
KR0155004B1 (ko) 반도체장치 및 그의 제조방법
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
US7101790B2 (en) Method of forming a robust copper interconnect by dilute metal doping
US6469609B2 (en) Method of fabricating silver inductor
US5266519A (en) Method for forming a metal conductor in semiconductor device
KR100303221B1 (ko) 반도체 장치
US5278448A (en) Semiconductor device and method of fabricating the same
EP0903781B1 (en) Method of forming embedded copper interconnections
US5430258A (en) Copper interconnection structure and method of preparing same
US6462417B1 (en) Coherent alloy diffusion barrier for integrated circuit interconnects
JPH06232128A (ja) 半導体装置およびその製造方法
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
KR100613290B1 (ko) 반도체 소자의 다마신 구조 형성 방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05251567A (ja) 半導体装置
JPH05129301A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120608

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 16

EXPY Expiration of term