JPH05129301A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05129301A JPH05129301A JP28777791A JP28777791A JPH05129301A JP H05129301 A JPH05129301 A JP H05129301A JP 28777791 A JP28777791 A JP 28777791A JP 28777791 A JP28777791 A JP 28777791A JP H05129301 A JPH05129301 A JP H05129301A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- barrier metal
- alloy
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層配線において、配線のカバレッジの低下を
防止し、エレクトロマイグレーションを抑制する。 【構成】Ｓｉ基板上１０１上に、酸化膜１０２を形成
し、フォトエッチングによって、コンタクト開孔部を設
ける。次に、バリアメタル層としてＴｉＮ１０３を形成
し、さらにＡｌ合金膜１０４を形成し、フィトエッチン
グによって所望のパターンを形成する。最後に、前記の
配線層の表面を無電解のＣｕメッキ膜１０５層で覆い多
層配線層を形成する。こうして得られた多層配線層は、
無電解Ｃｕメッキによって、配線層のカバレッジを向上
させ、エレクトロマイグレーションを抑制することがで
きる。
防止し、エレクトロマイグレーションを抑制する。 【構成】Ｓｉ基板上１０１上に、酸化膜１０２を形成
し、フォトエッチングによって、コンタクト開孔部を設
ける。次に、バリアメタル層としてＴｉＮ１０３を形成
し、さらにＡｌ合金膜１０４を形成し、フィトエッチン
グによって所望のパターンを形成する。最後に、前記の
配線層の表面を無電解のＣｕメッキ膜１０５層で覆い多
層配線層を形成する。こうして得られた多層配線層は、
無電解Ｃｕメッキによって、配線層のカバレッジを向上
させ、エレクトロマイグレーションを抑制することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体装置の配線構造に関する。
に半導体装置の配線構造に関する。
【０００２】
【従来の技術】従来の半導体装置及びその製造方法は、
バリアメタル膜形成後、その上層にＡｌ合金をスパッタ
して形成した二層構造であったため、微細化が進み高ア
スペクト比になるにつれてＡｌ合金膜のカバレッジが低
下し、そのために上層の段差も厳しくなっていた。ま
た、Ａｌのエレクトロマイグレーションも限界であり信
頼性の低下が懸念された。
バリアメタル膜形成後、その上層にＡｌ合金をスパッタ
して形成した二層構造であったため、微細化が進み高ア
スペクト比になるにつれてＡｌ合金膜のカバレッジが低
下し、そのために上層の段差も厳しくなっていた。ま
た、Ａｌのエレクトロマイグレーションも限界であり信
頼性の低下が懸念された。
【０００３】このことを従来の工程を追って説明する
と、図３でまずＳｉ基板３０１上に絶縁膜として酸化膜
３０２を形成し、フォトエッチングによってコンタクト
開孔部を設ける。
と、図３でまずＳｉ基板３０１上に絶縁膜として酸化膜
３０２を形成し、フォトエッチングによってコンタクト
開孔部を設ける。
【０００４】続いて、第一のバリアメタルとしてＴｉＮ
３０３を形成し、さらにその上層に第一のＡｌ合金膜３
０４を形成する。こうして得られた配線層を、フォトエ
ッチングによって所望のパターンに形成する。
３０３を形成し、さらにその上層に第一のＡｌ合金膜３
０４を形成する。こうして得られた配線層を、フォトエ
ッチングによって所望のパターンに形成する。
【０００５】次に、層間絶縁膜として、酸化膜３０５を
形成し、フォトエッチングによってホール開孔部を設け
る。
形成し、フォトエッチングによってホール開孔部を設け
る。
【０００６】続いて、第二のバリアメタルとして前記絶
縁膜上にＴｉＮ３０６を形成し、さらにその上層に第二
のＡｌ合金膜３０７を形成する。こうして得られた第二
の配線層をフォトエッチングによって所望のパターンに
形成する。
縁膜上にＴｉＮ３０６を形成し、さらにその上層に第二
のＡｌ合金膜３０７を形成する。こうして得られた第二
の配線層をフォトエッチングによって所望のパターンに
形成する。
【０００７】以上が従来の工程である。
【０００８】
【発明が解決しようとする課題】しかし、前述の従来の
技術では、微細化による高アスペクト比にともないＡｌ
合金膜のカバレッジが低下し、そのために上層の段差も
厳しくなっていた。またエレクトロマイグレーション耐
性も低下してしまうと言う課題があった。
技術では、微細化による高アスペクト比にともないＡｌ
合金膜のカバレッジが低下し、そのために上層の段差も
厳しくなっていた。またエレクトロマイグレーション耐
性も低下してしまうと言う課題があった。
【０００９】そこで、本発明はこのような課題を解決す
るもので、その目的とするところは、Ａｌ合金膜を形成
後、その多層配線層表面全体を無電解のＣｕメッキ膜で
覆うことによって、配線のカバレッジの低下を防止し、
また、マイグレーションの抑制にも効果があり、より信
頼性の高い半導体装置を形成することにある。
るもので、その目的とするところは、Ａｌ合金膜を形成
後、その多層配線層表面全体を無電解のＣｕメッキ膜で
覆うことによって、配線のカバレッジの低下を防止し、
また、マイグレーションの抑制にも効果があり、より信
頼性の高い半導体装置を形成することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
複数の配線層を有する半導体装置において、高融点金属
化合物及びＡｌ合金配線層の表面全体を無電解Ｃｕメッ
キ層で覆った多層配線層であることを特徴とする。
複数の配線層を有する半導体装置において、高融点金属
化合物及びＡｌ合金配線層の表面全体を無電解Ｃｕメッ
キ層で覆った多層配線層であることを特徴とする。
【００１１】また本発明の半導体装置の製造方法は、
ａ）半導体基板上に絶縁膜として酸化膜を形成し、フォ
トエッチングによってコンタクト開孔部を設ける工程
と、ｂ）前記Ｓｉ基板及び前記酸化膜上に、第一のバリ
アメタルとして高融点金属化合物膜を形成する工程と、
ｃ）前記第一のバリアメタル膜上に、第一のＡｌ合金膜
を形成する工程と、ｄ）フォトエッチングによって所望
の配線パターンを形成する工程と、ｅ）前記第一のバリ
アメタル膜及び第一のＡｌ合金膜の表面全体に、無電解
メッキによって、第一のＣｕメッキ膜を形成する工程
と、ｆ）層間絶縁膜として酸化膜を形成し、フォトエッ
チングによって前記第一の配線膜上にホール開孔部を設
ける工程と、ｇ）前記層間絶縁膜上に、第二のバリアメ
タルとして高融点金属化合物膜を形成する工程と、ｈ）
前記第二のバリアメタル上に第二のＡｌ合金膜を形成す
る工程と、ｉ）フォトエッチングによって所望の配線パ
ターンを形成する工程と、ｊ）前記第二のバリアメタル
膜及び第二のＡｌ合金膜の表面全体に、無電解メッキに
よって、第二のＣｕメッキ膜を形成する工程とを有する
ことを特徴とする。
ａ）半導体基板上に絶縁膜として酸化膜を形成し、フォ
トエッチングによってコンタクト開孔部を設ける工程
と、ｂ）前記Ｓｉ基板及び前記酸化膜上に、第一のバリ
アメタルとして高融点金属化合物膜を形成する工程と、
ｃ）前記第一のバリアメタル膜上に、第一のＡｌ合金膜
を形成する工程と、ｄ）フォトエッチングによって所望
の配線パターンを形成する工程と、ｅ）前記第一のバリ
アメタル膜及び第一のＡｌ合金膜の表面全体に、無電解
メッキによって、第一のＣｕメッキ膜を形成する工程
と、ｆ）層間絶縁膜として酸化膜を形成し、フォトエッ
チングによって前記第一の配線膜上にホール開孔部を設
ける工程と、ｇ）前記層間絶縁膜上に、第二のバリアメ
タルとして高融点金属化合物膜を形成する工程と、ｈ）
前記第二のバリアメタル上に第二のＡｌ合金膜を形成す
る工程と、ｉ）フォトエッチングによって所望の配線パ
ターンを形成する工程と、ｊ）前記第二のバリアメタル
膜及び第二のＡｌ合金膜の表面全体に、無電解メッキに
よって、第二のＣｕメッキ膜を形成する工程とを有する
ことを特徴とする。
【００１２】
【作用】本発明の上記の構成によれば、Ａｌ合金膜形成
後、配線層全体を無電解Ｃｕメッキ膜で覆うことによっ
て、配線層のカバレッジを向上させ、また、エレクトロ
マイグレーション耐性にも強いより信頼性の高い半導体
装置を構成できる。
後、配線層全体を無電解Ｃｕメッキ膜で覆うことによっ
て、配線層のカバレッジを向上させ、また、エレクトロ
マイグレーション耐性にも強いより信頼性の高い半導体
装置を構成できる。
【００１３】
【実施例】本発明の半導体装置は、図１に示される構造
をしている。
をしている。
【００１４】１０１はＳｉ基板、１０２は酸化膜の二酸
化珪素、１０３は窒化チタン（ＴｉＮ）、１０４はＡｌ
合金膜、１０５はＣｕメッキ膜、１０６は酸化膜の二酸
化珪素、１０７は窒化チタン（ＴｉＮ）、１０８はＡｌ
合金膜、１０９はＣｕメッキ膜である。以下詳細は図２
（ａ）〜図２（ｈ）を追いながら説明していく。
化珪素、１０３は窒化チタン（ＴｉＮ）、１０４はＡｌ
合金膜、１０５はＣｕメッキ膜、１０６は酸化膜の二酸
化珪素、１０７は窒化チタン（ＴｉＮ）、１０８はＡｌ
合金膜、１０９はＣｕメッキ膜である。以下詳細は図２
（ａ）〜図２（ｈ）を追いながら説明していく。
【００１５】まず、Ｓｉ基板２０１全体に絶縁膜として
酸化膜２０２を形成し、フォトエッチングによってコン
タクト開孔部を設ける。（図２（ａ）） 次に、第一のバリアメタル層としてＴｉＮ２０３を（１
００ｎｍ）形成し、さらにその上層に第一のＡｌ合金膜
２０４を（５００ｎｍ）形成する。（図２（ｂ））次
に、フォトエッチングによって所望のパターンを形成す
る。（図２（ｃ）） 続いて、無電解のＣｕメッキを行い、前記第一のバリア
メタル及び第一のＡｌ合金膜の表面全体のみに、第一の
Ｃｕメッキ膜２０５を形成する。（図２（ｄ）） 次に、層間絶縁膜として酸化膜２０６を形成する。この
際、酸化膜の形成方法としては、ＴＥＯＳ（Ｓｉ（ＯＣ
2Ｈ5）4）を用いて、プラズマ中で酸化膜を５００ｎ ｍ
形成する。こうして形成された層間絶縁膜に、フォトエ
ッチングによって前記第一の配線上にホール開孔部を設
ける。（図２（ｅ）） 続いて、前記層間絶縁膜上に、第二のバリアメタルとし
てＴｉＮ２０７を１００ｎｍ形成し、さらにその上層に
第二のＡｌ合金膜２０８を８００ｎｍ形成し（図２
（ｆ））、フォトエッチングによって所望のパターンを
形成する。（図２（ｇ）） 最後に、無電解のＣｕメッキを行い、前記第二のバリア
メタル膜及び第二のＡｌ合金膜の表面全体に、第二のＣ
ｕメッキ膜２０９を形成する。（図２（ｈ）） こうして得られた本発明半導体装置は、従来の半導体装
置に比べると、Ａｌ合金膜の表面全体に無電解のＣｕメ
ッキ膜で覆うことによって、配線層のカバレッジを向上
させ、エレクトロマイグレーションを抑制できる。
酸化膜２０２を形成し、フォトエッチングによってコン
タクト開孔部を設ける。（図２（ａ）） 次に、第一のバリアメタル層としてＴｉＮ２０３を（１
００ｎｍ）形成し、さらにその上層に第一のＡｌ合金膜
２０４を（５００ｎｍ）形成する。（図２（ｂ））次
に、フォトエッチングによって所望のパターンを形成す
る。（図２（ｃ）） 続いて、無電解のＣｕメッキを行い、前記第一のバリア
メタル及び第一のＡｌ合金膜の表面全体のみに、第一の
Ｃｕメッキ膜２０５を形成する。（図２（ｄ）） 次に、層間絶縁膜として酸化膜２０６を形成する。この
際、酸化膜の形成方法としては、ＴＥＯＳ（Ｓｉ（ＯＣ
2Ｈ5）4）を用いて、プラズマ中で酸化膜を５００ｎ ｍ
形成する。こうして形成された層間絶縁膜に、フォトエ
ッチングによって前記第一の配線上にホール開孔部を設
ける。（図２（ｅ）） 続いて、前記層間絶縁膜上に、第二のバリアメタルとし
てＴｉＮ２０７を１００ｎｍ形成し、さらにその上層に
第二のＡｌ合金膜２０８を８００ｎｍ形成し（図２
（ｆ））、フォトエッチングによって所望のパターンを
形成する。（図２（ｇ）） 最後に、無電解のＣｕメッキを行い、前記第二のバリア
メタル膜及び第二のＡｌ合金膜の表面全体に、第二のＣ
ｕメッキ膜２０９を形成する。（図２（ｈ）） こうして得られた本発明半導体装置は、従来の半導体装
置に比べると、Ａｌ合金膜の表面全体に無電解のＣｕメ
ッキ膜で覆うことによって、配線層のカバレッジを向上
させ、エレクトロマイグレーションを抑制できる。
【００１６】また、無電解メッキは、Ｃｕの他にもＮ
ｉ、Ｃｏ等でも効果がある。
ｉ、Ｃｏ等でも効果がある。
【００１７】
【発明の効果】以上に述べた本発明によれば、従来の構
造に比べて、Ａｌ合金膜の表面全体に無電解のＣｕメッ
キ膜で覆うことによって、配線層のカバレッジを向上さ
せ、エレクトロマイグレーションを抑制できる、より信
頼性の優れた半導体装置を提供できる。
造に比べて、Ａｌ合金膜の表面全体に無電解のＣｕメッ
キ膜で覆うことによって、配線層のカバレッジを向上さ
せ、エレクトロマイグレーションを抑制できる、より信
頼性の優れた半導体装置を提供できる。
【図１】図１は、本発明の半導体装置を示す主要断面
図。
図。
【図２】（ａ）〜（ｈ）は、本発明の製造工程の断面
図。
図。
【図３】図３は、従来の半導体装置を示す断面図。
１０１、２０１、３０１・・・Ｓｉ基板 １０２、２０２、３０２・・・酸化膜（ＳｉＯ2） １０３、２０３、３０３・・・窒化チタン（ＴｉＮ） １０４、２０４、３０４・・・Ａｌ合金膜 １０５、２０５ ・・・Ｃｕメッキ膜 １０６、２０６、３０５・・・酸化膜（ＳｉＯ2） １０７、２０７、３０６・・・窒化チタン（ＴｉＮ） １０８、２０８、３０７・・・Ａｌ合金膜 １０９、２０９ ・・・Ｃｕメッキ膜
Claims (2)
- 【請求項１】複数の配線層を有する半導体装置におい
て、高融点金属化合物及びＡｌ合金配線層の表面全体を
無電解Ｃｕメッキ層で覆った多層配線層であることを特
徴とする半導体装置。 - 【請求項２】ａ）半導体基板上に絶縁膜として酸化膜を
形成し、フォトエッチングによってコンタクト開孔部を
設ける工程と、ｂ）前記Ｓｉ基板及び前記酸化膜上に、
第一のバリアメタルとして高融点金属化合物膜を形成す
る工程と、ｃ）前記第一のバリアメタル膜上に、第一の
Ａｌ合金膜を形成する工程と、ｄ）フォトエッチングに
よって所望の配線パターンを形成する工程と、ｅ）前記
第一のバリアメタル膜及び第一のＡｌ合金膜の表面全体
に、無電解メッキによって、第一のＣｕメッキ膜を形成
する工程と、ｆ）層間絶縁膜として酸化膜を形成し、フ
ォトエッチングによって前記第一の配線膜上にホール開
孔部を設ける工程と、ｇ）前記層間絶縁膜上に、第二の
バリアメタルとして高融点金属化合物膜を形成する工程
と、ｈ）前記第二のバリアメタル膜上に第二のＡｌ合金
膜を形成する工程と、ｉ）フォトエッチングによって所
望の配線パターンを形成する工程と、ｊ）前記第二のバ
リアメタル膜及び第二のＡｌ合金膜の表面全体に、無電
解メッキによって、第二のＣｕメッキ膜を形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777791A JPH05129301A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777791A JPH05129301A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129301A true JPH05129301A (ja) | 1993-05-25 |
Family
ID=17721617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777791A Pending JPH05129301A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129301A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295353A (en) * | 1990-06-06 | 1994-03-22 | Kabushiki Kaisha Komatsu Seisakusho | Controlling arrangement for travelling work vehicle |
-
1991
- 1991-11-01 JP JP28777791A patent/JPH05129301A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295353A (en) * | 1990-06-06 | 1994-03-22 | Kabushiki Kaisha Komatsu Seisakusho | Controlling arrangement for travelling work vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553756B2 (en) | Process for producing semiconductor integrated circuit device | |
| EP1992012B1 (en) | Novel structure and method for metal integration | |
| US7867895B2 (en) | Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric | |
| US20080128907A1 (en) | Semiconductor structure with liner | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JP2006324584A (ja) | 半導体装置およびその製造方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2009016790A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05129301A (ja) | 半導体装置及びその製造方法 | |
| US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH05291410A (ja) | 半導体装置の製造方法 | |
| KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH06291194A (ja) | 半導体装置の製造方法 | |
| KR100567539B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100237018B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH11121615A (ja) | 半導体装置及びその製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JP2000236020A (ja) | 半導体装置及びその製造方法 |