JPS5998535A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPS5998535A
JPS5998535A JP20757682A JP20757682A JPS5998535A JP S5998535 A JPS5998535 A JP S5998535A JP 20757682 A JP20757682 A JP 20757682A JP 20757682 A JP20757682 A JP 20757682A JP S5998535 A JPS5998535 A JP S5998535A
Authority
JP
Japan
Prior art keywords
insulating film
metal
hole
film
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20757682A
Other languages
English (en)
Other versions
JPS6362101B2 (ja
Inventor
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20757682A priority Critical patent/JPS5998535A/ja
Publication of JPS5998535A publication Critical patent/JPS5998535A/ja
Publication of JPS6362101B2 publication Critical patent/JPS6362101B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体集積回路の製造方法に係り、特に断線の
ない多層配線構造を有する半導体集積回路の製造方法に
関する。
(従来技術) 半導体集積回路の高集積化、高速化には配線層の微細化
と多層化が不可欠である。
第1図は従来の半導体集積回路における2層配線構造の
平面図、第2図は第1図におけるA−A’線断面の模式
図を示す。
これらの図において、1は半導体基体、2は第1層目の
配線層、3は層間絶縁膜、4は第1層目の配線層と第2
層目の配線層を接続するために、層間絶縁膜中に設けら
れたスルーホール、5は第2層目の配線層を示す。
このような多層配線構造の形成方法はつぎのとおりであ
る1、 (1)まず半導体基体1上の全面に導電層を形成した後
、その不要部分を除去することによシ第1層目の配線層
2を形成する。この状態では、配線層20箇所は高く、
他の部分は低く、シたがって表面に段差を生じている。
(2)次に、全表面に層間絶縁膜3を形成する。このよ
うに眉間絶縁膜3を形成した後で4、前記(1)の工程
で生じた段差は依然として残っている。
(3)つソいて、第1層目の配線層2と、後で形成され
る第2層目の配線とを接続する場所の、層間絶縁膜3に
スルーホール4を形成する。
これにより表面の凸部に新な段差を生ずる。
(4)次に、第2の配線層5を形成するため、全表面上
に導電層を形成した後、所望のパターンに配線を形成す
る1゜ 以上の工程によって、第1図に示した多層配線構造が形
成される。しかし、従来法による多層配線構造では、前
記の眉間絶縁膜3のスルーホール4の部分に残っている
段差により、第2層目の配線層5が断線を生じやすくな
り、歩留りや信頼性の低下を引起こし易いという欠点が
ある。
また、配線の層数が、2以上に多くなる場合には、表面
の凹凸や段差が重なり合うことがあり、配線の断線を生
じたシ、その後形成されるフォトレジスト層の厚みの不
均一に起因する微細なノくターンの露光不均一によって
、スルーホール内の接続不完全を生じたりしやすいとい
う欠点がおる。
この対策として、スルーホールの段差部をテーパーエツ
チングして傾斜をなだらかにする方法、スルーホール形
成用のホトレジストを用いて、スルーホール内に、金属
膜をリフトオフ法で充填する方法(特開昭56−135
944 )、スルーホール内を選択的にメッキして充填
する方法(%開閉56−138942)等々が提案され
ている。
しかし、これらの従来法では、パターンの面積が大きく
なったり、工程が複雑になったり、あるいはスルーホー
ル壁面への充填が良くない等の欠点がある。
(目 的) 本発明の目的は、この様な従来技術によるスルーホール
部段差による配線の断線、各配線層の接続不良などを防
止した多層配線構造を有する半導体集積回路の製造方法
を提供するにある。
(概 要) 本発明の特徴は、気相反応によシ層間絶縁膜のスルーホ
ール内に選択的に金属を充填し、眉間絶縁膜の表面を#
t y平担にしてから、その全面に金属膜を堆積して配
線パターンを形成することにある。
(実施例) 以下本発明を実施例により詳細に説明する。
第3図(&)は半導体基体21に第1層目の配線層22
を形成した状態を示す、、ここで示す半導体基体21は
、シリコン単結晶中に所定パターンのh接合、バッジペ
ージ冒ン膜及びコンタクトホールを形成した状態をさす
第1層目の配線層22は、例えば、アルミニウムs シ
リコン(4N)をスパッタ法で堆積シーt”彫成するこ
とができ、その厚さ0.8μmである1゜次に、眉間絶
縁膜23として、プラズマ励起の気相化学反応により、
0.2μm厚さのシリコン酸化膜23&と0.7μm厚
さのリンガラス膜23bを連続して堆積させた〔第3図
(b)〕。
次に、四フフ化炭素と酸素を用いたプラズマエツチング
により、第1層目の配線層22上の必要個所に3μm角
のスルーホール24を形成した〔第3図(C) ) 、
、 次に、後述するような気相反応により、スルーホール2
4内に選択的に金属を充填し〔第3図(d)1引続いて
基体21の全面一すなわち、層間絶縁膜23$−よび充
填金属25Aの全面に金属膜25を堆積させた〔第3図
(e)〕。
スルーホール24内への選択的な金属の充填と、それに
連続して行なう層間絶縁膜23および充填金属25Aの
全面への金属膜25の堆積は、下記の様な気相反応によ
り実施される。
第4図は、気相反応による金属膜形成装置を示す、) 充分な気密性を有する透明石英製の、反応容器31の内
部に配置されたグラファイト製加熱支持台32に、半導
体基体33が載置される。この半導体基体33は、第3
図Cc)に示すスルーホール24を形成したものである
反応容器31には、図から明らかなように、高M度水素
34、アルゴン35、六フッ化タングステン36の各ガ
ス供給系が取り付けられている。
これらのガス供給系において、Fはフィルタであり、L
Mは流量計、36Aは六フッ化タングステンのボンベで
ある。また、第4図中の30は高周波誘導加熱用コイル
である。
このような金属膜形成装置による金属膜形成工程はつぎ
のとおりである。
まず、反応容器31内を水素で置換し、次いで加熱支持
台32を、高周波誘導加熱コイル30に通電することに
よって、365℃に加熱する。この状態で、ガス供給系
34および36から、水素および六7ツ化タングステン
を流入させる。
本発明者の実験では、六フッ化タングステンは、所定の
蒸気圧が得られる様に、28℃に設定した恒温水槽にボ
ンベ36Aを浸し、フローメータLMを経由して、20
m1/−の割合で反応容器31内に供給した。この時の
六7ツ化タングステンの水素還元反応は次式で示される
WFg(g) + a H,(g)−+ W(s) +
 a HF (g)前記式の反応によって生成される7
ツ化水素(HF)により、眉間絶縁膜23の表面側にあ
るリンガラス層23b f)表面がエツチングされるの
で、タングステン(ト)の堆積は、スルーホール24の
底部の金属表面にのみ限定される。すなわち、上記の反
応の利用により、スルーホール24内への金属(タング
ステン)の選択堆積ができる。
前述のように、反応によりエツチングされ、スルーホー
ル部への選択膜形成が可能な眉間絶縁膜は、リンガラス
の他にシリコン酸化膜、ボロンガラス、パイレックスガ
ラス、ソーダガラス等がある。シリコン窒化膜、アルミ
ナ等の絶縁膜はエツチングされず不適尚である。1 タングステン膜の堆積速度は、シリコン、アルミニウム
、り/ゲステン、ステンレス鋼等の上では0.4μm/
― であり、リンガラス膜のエツチング速度は0.01
μW′−である。したがって、約2分間の反応により、
スルーホール24にタングステン膜を充填することがで
きる。
次いで、反応容器31内をアルゴンで置換してから、六
7ツ化タングステンを、30m1/−の割合で再び流入
させる。六フッ化タングステンの熱分解反応は次式で示
される。明らかなように、この場合は、フッ化水素は生
成しない。
wF’s(g)→W(s)+3Fm(g)このため、リ
ンガラス層の表面はエツチングされず、基板全面にタン
グステン膜が堆積する。熱分解によるタングステン膜の
堆積速度は0.2μW′−である。
以上の工程によシ、スルーホール24への金属の選択的
な充填と、基板全面一すなわち、層間絶縁膜23とスル
ーホール24内の堆積金属25Aとの表面への金属膜形
成が、連続して−すなわち、半導体基体33を反応容器
外へ取り出したりすることなしに、実行できる。
この反応において重要な点は、(i)反応ガスの種類と
流量、および(2)反応温度である。
上述からも明らかなように、本発明は、六フフ化タング
ステンの水素還元と熱分解を併用している点が特徴であ
る。
水素還元法の場合は、水素雰囲気中の六フッ化タングス
テンの供給量が0.05%より大きい範囲では、タング
ステン膜堆積速度の反応ガス流量依存性は小さい。一方
、熱分解法の場合は、アルゴン雰囲気中の六フッ化タン
グステンの供給量が1.5%以下になると、タングステ
ン膜の堆積速度が急激に低下する。
それ故、六フッ化タングステンガスの供給量は正確に制
御しなければならない。
また、タングステン膜堆積時の反応温度(基板温度は、
350℃以上が望ましい。
その理由は、′M5図から分るように、350℃以上の
反応温度で堆積させたタングステン膜の抵抗率は、バル
クのそれ(第5図中の点線で示す)に比べて1.5倍程
度で一定であるが、350℃以下の範囲では、反応温度
が低くなる程、堆積膜の抵抗率が急激に大きくなるから
である。抵抗率が大きいということは、膜の構成も緻密
でなくなっていると推測される。
なお、第5図において、横軸は反応温度(ト)であり、
縦軸は堆積タングステン膜の抵抗率(μΩ−副)である
また、第6図は反応温度(横軸;℃)と、タングステン
膜を堆積したシリコンウェハの反り(すなわち、曲率半
径)(縦軸;5+)との関係を示す実測結果である。
この図から、反応温度が320℃以下に低下した場合に
は、半導体基板の反りが大きくなり、したがって、曲率
半径が小さくなっていることが分る。
以上のことから、この場合の反応温度の下限は、350
℃以上に選ぶ必要があることが分る。
つぎに1上記反応温度の上限は、基板内部の拡散プロフ
ィールの乱れや、第1層目の配線材料と基板や層間絶縁
膜との反応の進行状況によって決定される。
本実施例の場合では、第1層目の配線材料にアルミニウ
ムを用いていることにより、反応温度は500℃以下、
できれば450℃以下が望ましい。この様な低温で、選
択堆積と、全面堆積とが容易に可能な反応ガスとしては
、六7ツ化夕/グステ/が適している1゜ 以上詳述したように、本発明によれば簡単な工程で精度
よく断線のない多層配線構造が形成できる。
本発明の実施例として、以上では二層配線の場合を説明
したが、よシ高次の多層配線にも、本発明が適用できる
ことは容易に理解されるであろう。
また、第1層目の配線材料にアルミニウム・シリコン合
金を用いているが、他の材料でもよいことは明らかであ
る。さらに、六フッ化タングステンの代りに7フ化モリ
ブデンを用いることもできる。
(効 果) 以上の説明から明らかなように、本発明によれば、層間
絶縁膜に穿設したスルーホールを、金属で完全に充填す
ることができるので、層間絶縁層の表面に凹凸が生ずる
のを完全に防止することができる。したがって、凹凸の
発生によっても九らされる従来技術の欠点を改善するこ
とができる。
さらに、前記スルーホールの金属による充填と、その後
の、前記金属および眉間絶縁層の表面全面への金属I−
の堆積とを、連続して一換言すれば、半導体基体を反応
容器から取9出すことなしに、一工程で実現できるので
、製造工程が簡略化され、能率化される利点がある。
【図面の簡単な説明】
第1図は従来の多JIII配線構造を説明するための平
面図、第2図は第1図のA −A’線にそう断面図、第
3図は本発明による多層配線構造の製造工程での断面図
、第4図は本発明に用いた製造装置の模式図、第5図は
反応温度と堆積タングステン膜抵抗率との関係を、膜厚
をパラメータとして示す図、第6図は反心温度とタング
ステン膜を堆積したシリコンウェハの曲率半径(反り)
との関係を、膜厚をパラメータとして示す図である。 1.21・・・半導体基体、2.22・・・第1層目の
配線層、3.23・・・層間絶縁膜、4.24・・・ス
ルーホール、5.25・−・第2層目の配線層、25A
・・・充填金属 代理人弁理士  平 木 道 人 第1図 第2図 第3図 2

Claims (1)

  1. 【特許請求の範囲】 (1) (a)半導体基体上に配線層を形成する工程と
    、伽)該配線層上に眉間絶縁膜を形成する工程と、(e
    )上記層間絶縁膜に前記配線層の所定箇所を露出するス
    ルーホールを形成する工程と。 0)前記スルーホールに、気相反応により選択的に金属
    を充填し、更に連続して基体上の眉間絶縁膜表面全面に
    、気相反応によシ金属層を堆積して多層配線層を形成す
    る工程と、からなることを特徴とする多層配線構造を有
    する半導体集積回路の製造方法。 (2、特許請求の範囲第1項において、層間絶縁膜の表
    面はシリコン酸化膜を主体とする層であり、気相反応の
    原料ガスは六7ツ化夕/ゲステンであることを特徴とす
    る多層配線構造を有する半導体集積回路の製造方法。 (3)特許請求の範囲第1項において、スルーホールに
    充填される金属、および層間絶縁膜表面の全面に堆積さ
    れる金属が、共にタングステンであることを特徴とする
    多層配線構造を有する半導体集積回路の製造方法。
JP20757682A 1982-11-29 1982-11-29 半導体集積回路の製造方法 Granted JPS5998535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20757682A JPS5998535A (ja) 1982-11-29 1982-11-29 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20757682A JPS5998535A (ja) 1982-11-29 1982-11-29 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS5998535A true JPS5998535A (ja) 1984-06-06
JPS6362101B2 JPS6362101B2 (ja) 1988-12-01

Family

ID=16542037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20757682A Granted JPS5998535A (ja) 1982-11-29 1982-11-29 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS5998535A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065549A (ja) * 1983-09-20 1985-04-15 Nippon Gakki Seizo Kk 多層配線形成法
JPS61119059A (ja) * 1984-11-14 1986-06-06 Toshiba Corp 半導体装置の製造方法
JPS61133646A (ja) * 1984-12-03 1986-06-20 Toshiba Corp 半導体装置の製造方法
JPS6213051A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法
JPH01308050A (ja) * 1987-06-01 1989-12-12 General Electric Co <Ge> アルミニウム物質との低抵抗接点形成方法と、この方法による低抵抗接点と集積回路用多層構造体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517156A (ja) * 1974-06-10 1976-01-21 Gen Foods Corp
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517156A (ja) * 1974-06-10 1976-01-21 Gen Foods Corp
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065549A (ja) * 1983-09-20 1985-04-15 Nippon Gakki Seizo Kk 多層配線形成法
JPS61119059A (ja) * 1984-11-14 1986-06-06 Toshiba Corp 半導体装置の製造方法
JPH0334855B2 (ja) * 1984-11-14 1991-05-24 Tokyo Shibaura Electric Co
JPS61133646A (ja) * 1984-12-03 1986-06-20 Toshiba Corp 半導体装置の製造方法
JPS6213051A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法
JPH01308050A (ja) * 1987-06-01 1989-12-12 General Electric Co <Ge> アルミニウム物質との低抵抗接点形成方法と、この方法による低抵抗接点と集積回路用多層構造体

Also Published As

Publication number Publication date
JPS6362101B2 (ja) 1988-12-01

Similar Documents

Publication Publication Date Title
US5305519A (en) Multilevel interconnect structure and method of manufacturing the same
EP0216157B1 (en) A method of depositing metal contact regions on a silicon substrate
JPH08181210A (ja) 半導体装置の製造方法
JPH08148563A (ja) 半導体装置の多層配線構造体の形成方法
JPS5998535A (ja) 半導体集積回路の製造方法
US20030098766A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP3133842B2 (ja) 多層配線構造の製造方法
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
JPS61237452A (ja) 半導体集積回路の多層配線の製造方法
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JPS60117719A (ja) 半導体装置の製造方法
EP0275299A1 (en) Semiconductor devices having improved metallization
US20030109133A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JPH04209555A (ja) 電子ボードの多層ネットワークの金属層を相互接続する方法
JPH0765179B2 (ja) 化学的気相成長方法
US20030098767A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JPH03234020A (ja) 半導体装置の製造方法
JPS61139026A (ja) 半導体装置の製造方法
KR19990077894A (ko) 상호접속 시스템 및 그 제조 방법
JPH0864676A (ja) 半導体装置の製造方法
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JPH0210724A (ja) 半導体基板上へのタングステンの同形析出方法
JPS63190358A (ja) 半導体素子の製造方法
JPH0684797A (ja) 半導体装置の製造方法
JPH08195439A (ja) 半導体装置の製造方法