JPH03234020A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03234020A
JPH03234020A JP3011990A JP3011990A JPH03234020A JP H03234020 A JPH03234020 A JP H03234020A JP 3011990 A JP3011990 A JP 3011990A JP 3011990 A JP3011990 A JP 3011990A JP H03234020 A JPH03234020 A JP H03234020A
Authority
JP
Japan
Prior art keywords
contact
insulating film
contact hole
metal film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3011990A
Other languages
English (en)
Inventor
Takuya Honda
卓也 本田
Atsushi Sasaki
篤 佐々木
Takao Setoyama
孝男 瀬戸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3011990A priority Critical patent/JPH03234020A/ja
Publication of JPH03234020A publication Critical patent/JPH03234020A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (II要〕 コンタクトホールを形成し、その穴埋めを行なう゛卜導
体装置の製造方法に関し、 コンタクトホール面積が縮小しても上下配線間とのコン
タクトを確実に行うことを目的とし、半導体基板上に絶
@膜及び配線を構成する金属膜を所定数積層する第1の
工程と、該積層表面より所定の下層まで所定数のコンタ
クトホールを形成する第2の工程と、該」ンタクトホー
ル内で導電材料を選択成長させる第3の工程と、を含む
ように構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にコンタクト
ホールを形成し、その穴埋めを行う半導体装置の製造方
法に関する。
近年、ICやLSIの高集積化による金属配線のIII
化に伴い、コンタクトホール部での金属膜のステップカ
バリッジ率が低下し、信頼性が著しく低下してきている
。従って、微細化によるコンタクトホール面積が縮小し
ても、ステップカバリッジ率や信頼性が低下しないこと
が望まれている。
そのため、コンタクトホール面積が縮小しても配線を確
実にコンタクトさせる必要がある。
〔従来の技術〕
第8図に従来の半導体装置の一部のf14部断面図を示
す。第8図における半導体装置は、半導体基板30上に
アルミニウム(A2)の第1の金属膜31がエツチング
により所定パターンで配線形成される。また、第1の金
属膜31上に、酸化シリコン(SiO)やりん化けい素
ガラス(PSG)等の絶縁膜32を形成する。そして、
所定のコンタクト位置にコンタクトホール33a・〜3
3Cを穿設し、このコンタクトホール33a〜33cに
おいてタングステン(W)やタングステンシリサイド(
WSix)等の金属348〜34cを選択成長させて、
穴埋めを行う。続いて、表面を平滑し、その上に第1の
金属131と同様の第2の金属膜35がエツチングによ
り所定パターンで配線形成される。
これにより、第1の金属膜31と第2の金属膜35とは
、]ンタクトホール338〜33Gを穴埋めした金属3
4a〜34cによりコンタクトしている。
〔発明が解決しようとする課題〕 ところで、第1及び第2の金属膜31.35のコンタク
トは、金属34a〜34cとの接触によりなされており
、コンタクトホール面積が大きいほど確実にコンタクト
されることとなる。しかし、今後さらにパターンの微細
化が進むと、コンタクトホール面積がさらに縮小されて
いくことから、上層の金属膜(配線)間とのコンタクト
が困難になるという問題がある。
そこで、本発明は上記課題に鑑みなされたもので、コン
タクトホール面積が縮小しても上下配線間とのコンタク
トを確実に行う半導体装置の製造方法を提供することを
目的とする。
〔課題を解決するための手段〕
第1図に本発明の原理説明図を示す。第1図において、
第1の工程1では、半導体基板上に絶縁膜及び配線を構
成する金属膜を所定数積層する。
第2の工程2では、該積層表面より所定の下層まで所定
数のコンタクトホールを形成する。そして、第3の工程
3では、該」ンタクトホール内で導電材料を選択成長さ
せる。
〔作用〕
第1図に示すように、所定数の絶縁膜及び金属膜を積層
した後に、コンタクトホールを形成し、導電材料を選択
成長させている。すなわち、コンタクトホールは上層の
金属膜を貫通しており、これに導電材料が穴埋めされて
いる。従って、上層の金属膜と導電材料とは、該金属膜
の貫通された孔の全側面で接続されることとなる。
これにより、該接続面積を」ンタクトホール面積以上と
することが可能となり、コンタクトホール面積の縮小化
が進んでも、上下の金属膜(配線)間のコンタクトを確
実に行うことが可能となる。
〔実施例〕
第2図に本発明の第1の実施例の側部断面図を示す。第
2図は半導体装置の一部の銅部所面図であり、半導体基
板4上に所定パターンの第1の金属lll5(配線)が
形成されている。第1の金属膜5上に、第1の絶縁11
16.第2の金属117(配線)及び第2の絶縁膜8が
順次積層されている。そして、第2の絶縁膜8の積層表
面より第1の金属膜5Fまでコンタクトホール9が形成
され、このコンタクトホール9内に、例えばWやWSi
Xの導電材料10によつ−で穴埋めされている。
次に、第3図に上記第1の実施例の製造工程図を示す。
第3図において、まず、半導体基板4上に所定パターン
(配線)の第1の金属膜5(例えば、アルミニウム)を
エツチングにより形成し、その上に例えばPSGやSi
O等の第1の絶縁膜6を成長により形成する(第3図(
A))。そして、第1の絶縁膜6上に、第1の金属膜5
と同様の所定パターン(配線)の第2の金属膜7をエツ
チングにより形成し、その上に第1の絶縁膜6と同様の
第2の絶縁膜8を成長により形成する(第3図(B))
、つぎに、第2の絶縁膜8上(積層表面)の所定位置に
、第2の絶縁膜8.第2の金属膜7及び第1の絶縁膜6
をエツチングにより所定数のコンタクトホール9を形成
する(第3図(C))。そして、」ンタクトホール9内
で導電材料(W、WSix等の金属>10を選択成長さ
せて穴埋めを行うものである(第3図(D))。
第3図(D)(第2図)からも明らかなように、第2の
金ji17のコンタクトホール部の全銅面7aでS層材
料10と接続され、その接続面積により確実に上下の第
1及び第2の金属l!5.7IWがコンタクトされる。
また、コンタクトホール9の形成及び導電材料10の選
択成長は、それぞれ−回の工程でよいことから、製造−
[程が削減される。
なお、第4図に上記第1の実施例の変形例の側部断面図
を示す。第4図(A)は、第2の絶縁膜8上に第2の金
属1111を1ツチングにより形成し、第3の金属膜1
16第2及び第1の絶縁膜8゜7を1ツチングによりコ
ンタクトホール9を形成して選択成長により導電材料1
1で穴埋めを行うことによって、上下第1及び第3の金
属s!5゜11をコンタクトしたものである1、また、
第4図(B)は、第4図(A)と同様に、第3の金属膜
11を形成し、第1の金属膜5と第2金属膜7及び第1
の金属膜5と第3の金gA膜11をコンタクトしたもの
である。この場合、コンタクトホール9は第3の金属膜
11の形成後に一度に行われる。
次に、第5図に本発明の第2の実施例の側部断面図を示
す。第5図は第2図と同様の構成であるが、コンタクト
ホール9を形成する際に、第2の絶縁膜8の開口部を第
2の金属117の開口部より大きくなるように形成させ
、該第2の絶縁膜8まで導電材料10を選択成長させた
ものである。これにより、第2の金属膜7と導電材料1
0の接続は、第2の金属膜7のコンタクトホール部の側
面7a及びその上面部7bとなり、接続面積が拡大して
より確実に第1及び第2の金属115.7のコンタクト
が図られる。
第6図に上記第2の実施例の製造[程図を承す1゜第6
図において、まず、半導体厚板41に所定パターン(配
線)の第1の金属膜5をエツチングにより形成し、その
上に第1の絶縁膜6を成長により形成する〈第6図(A
))。そして、第1の絶縁膜6上−に、所定パターン(
配II)の第2の金属l17をエツチングにより形成す
る〈第6図(B))。
この場合、第2の金属膜7は、第7図に示すようなコン
タクトホール形成のための開口部12が形成される。ま
た、該第2の金属膜7上に第2の絶縁膜8を成長により
形成する(第6図(B))。
つぎに、積層表面の所定位置に、第2及び第1の絶縁膜
8,6をエツチングにより所定数のコンタクトホール9
を形成する(第6図(C))。この場合、第2の絶縁膜
8のコンタクトホール部の開口部13は第2の金属膜7
の開口部12より大きく形成される(第6図(C))。
そして、コンタクトホール9内で導電材料10を選択成
長させて、穴埋めを行うものである(第6図(D))。
次に、上記第1及び第2の実施例における導電材料10
の選択成長について説明する。llF材料10は前述の
如く、例えばWv′JWSixの金属が採用されるが、
これに限らず選択成長が可能であれば如何なる金属でも
よい。選択成長は、例えばコールドウオール平行平板型
ロードロックタイプの反応装置を用い、反応ガスとして
フッ化タングステン(WFs)、モノシラン(Si H
4>、ジボラン(Bz Hz ) 、ホスフィン(PH
3)、水素(H2)を用い、キャリアーガスとしてヘリ
ウム(He )又はアルゴン(Ar >を用いる。また
、各反応ガスの流量を1〜20SCC;M、Fヤリアー
ガスの流量を0.5〜28LMとし、成長温度を室温〜
460℃、成長圧力を0.2〜0.3Torrとして行
われる。
なお、上記第1及び第2の実施例では、導電材料10の
選択成長を第1の金属膜5上より行っているが、コンタ
クトホール9を第1の金属膜5中まで深く形成し、この
部分より選択成長を行ってもよい。また、第1及び第2
の金属膜5,7間の」ンタクトについて示したが、第2
の金属7と半導体基板4問にコンタクトホール9を形成
してコンタクトさせてらよい。
〔発明の効果〕
以上のように本発明によれば、コンタクトさせる所定層
にコンタクトホールを貫通させ、導電材料を選択成長さ
ゼて電気的接続を行わせることにより、接続面績を拡大
することができ、配線の微繻化に伴うコンタクトホール
面積が縮小しても、上下の配線を確実にコンタクトさせ
ることができる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の第1の実施例の側部断面図、第3図”
は第1の実施例の製造工程図、第4図は第1の実施例の
変形例を示した側部断面図、 第5図は本発明の第2の実施例の側部断面図、第6図は
第2の実施例の製造工程図、 第7図は間口部が形成された金属膜の一部平面図、 第8図は従来の半導体装置の一部の側部断面図である。 図において、 1は第1の工程、 2は第2の工程、 3は第3の1程、 4は半導体基板、 5は第1の金属膜、 6は第1の絶縁膜、 7は第2の金属膜、 8は第2の絶縁膜、 9はコンタクトホール、 10は導電材料 を示す。 本発明の詳細な説明図 第1図 本発明の第1の実施例の側部断画図 第2図 第1の実施例の製造工程図 第3図 (A) (B) 第1の実施例の変形例を示した側部断面図画 図 本発明の第2の実施例の側部断面図 第5図 □6

Claims (1)

  1. 【特許請求の範囲】 半導体基板(4)上に絶縁膜(6、8)及び配線を構成
    する金属膜(5、7)を所定数積層する第1の工程(1
    )と、 該積層表面より所定の下層まで所定数のコンタクトホー
    ル(9)を形成する第2の工程(2)と、該コンタクト
    ホール(9)内で導電材料(10)を選択成長させる第
    3の工程(3)と、 を含むことを特徴とする半導体装置の製造方法。
JP3011990A 1990-02-09 1990-02-09 半導体装置の製造方法 Pending JPH03234020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3011990A JPH03234020A (ja) 1990-02-09 1990-02-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3011990A JPH03234020A (ja) 1990-02-09 1990-02-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03234020A true JPH03234020A (ja) 1991-10-18

Family

ID=12294895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3011990A Pending JPH03234020A (ja) 1990-02-09 1990-02-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03234020A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101264A (ja) * 2003-09-25 2005-04-14 Casio Comput Co Ltd Cmosトランジスタ及びcmosトランジスタの製造方法
JP2006319307A (ja) * 2005-05-11 2006-11-24 Samsung Sdi Co Ltd 半導体装置及びその製造方法
JP2008277798A (ja) * 2007-04-06 2008-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
JP2010103433A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2011253898A (ja) * 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及び製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101264A (ja) * 2003-09-25 2005-04-14 Casio Comput Co Ltd Cmosトランジスタ及びcmosトランジスタの製造方法
JP2006319307A (ja) * 2005-05-11 2006-11-24 Samsung Sdi Co Ltd 半導体装置及びその製造方法
JP4663530B2 (ja) * 2005-05-11 2011-04-06 三星モバイルディスプレイ株式會社 半導体装置及びその製造方法
JP2008277798A (ja) * 2007-04-06 2008-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
JP2010103433A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2011253898A (ja) * 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及び製造方法

Similar Documents

Publication Publication Date Title
JPS60115245A (ja) 半導体装置の製造方法
JPH02220464A (ja) 半導体装置及びその製造方法
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
JPH03234020A (ja) 半導体装置の製造方法
JPH063804B2 (ja) 半導体装置製造方法
JPS6070743A (ja) 半導体装置の製造方法
JP3087692B2 (ja) 半導体装置の製造方法
JPS6276537A (ja) 半導体装置の製造方法
JPH05109715A (ja) 半導体装置の製造方法
JPH0621236A (ja) 半導体装置およびその製造方法
JPH04260354A (ja) 半導体装置の製造方法
JPS61214449A (ja) 半導体素子の製造方法
JPH0272630A (ja) 半導体装置の製造方法
JPS61239646A (ja) 多層配線の形成方法
JPH06236928A (ja) 半導体装置およびその製造方法
JP2606080B2 (ja) 半導体装置の製造方法
JP3254763B2 (ja) 多層配線形成方法
JPS62111448A (ja) スル−ホ−ルの形成方法
JPH05304216A (ja) 半導体装置
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPH065711A (ja) 半導体装置の製造方法
JPH06151429A (ja) 半導体装置およびその製造方法
JPH01143238A (ja) 半導体装置の製造方法
JPH01244646A (ja) 半導体装置の製造方法